CN106165065B - 用于产生掩模的高密度配准映射图的方法、系统及计算机程序产品 - Google Patents

用于产生掩模的高密度配准映射图的方法、系统及计算机程序产品 Download PDF

Info

Publication number
CN106165065B
CN106165065B CN201580018393.1A CN201580018393A CN106165065B CN 106165065 B CN106165065 B CN 106165065B CN 201580018393 A CN201580018393 A CN 201580018393A CN 106165065 B CN106165065 B CN 106165065B
Authority
CN
China
Prior art keywords
mask
registration
point
inspection
instruments
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201580018393.1A
Other languages
English (en)
Other versions
CN106165065A (zh
Inventor
F·拉斯克
M·M·丹尼斯帕纳
P·苏布拉马尼扬
熊亚霖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KLA Corp
Original Assignee
KLA Tencor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KLA Tencor Corp filed Critical KLA Tencor Corp
Publication of CN106165065A publication Critical patent/CN106165065A/zh
Application granted granted Critical
Publication of CN106165065B publication Critical patent/CN106165065B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
    • G03F1/68—Preparation processes not covered by groups G03F1/20 - G03F1/50
    • G03F1/82—Auxiliary processes, e.g. cleaning or inspecting
    • G03F1/84—Inspecting
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)
  • Image Processing (AREA)
  • Preparing Plates And Mask In Photomechanical Process (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

本发明揭示一种用于产生用于掩模的高密度配准映射图的方法及系统。数据准备模块产生所述掩模的多个锚点。另外，所述数据准备模块产生多个样本点。也在所述数据准备模块中产生权重，且所述权重随后被用于数据融合模块中。根据所产生的配方，在掩模坐标系中用配准工具来测量锚点的位置。根据所产生的配方，在掩模坐标系中用检验工具来确定样本点的位置。将所述锚点的所述测量的位置及所述样本点的所述测量的位置传递到数据融合模块，其中确定配准映射图。

Description

用于产生掩模的高密度配准映射图的方法、系统及计算机程 序产品
相关申请案的交叉参考
本申请案主张2014年4月2日申请的第61/974,001号美国临时申请案的优先权，所述申请案以全文引用的方式并入本文中。
技术领域
本发明涉及一种用于产生掩模的高密度配准映射图的方法。
此外，本发明涉及一种用于产生掩模的高密度配准映射图的系统。
此外，本发明涉及一种安置在非暂时性计算机可读媒体上的计算机程序产品。
背景技术
掩模(也可被称作光掩模或光罩)是物理存储图案的装置。通过光刻法将图案转印到晶片。
掩模配准计量及掩模检验传统上归因于其内在冲突的要求已彼此脱离。
掩模配准通常使用分步方法实施且涉及将光罩定位在成像光学器件下方持续一段时间以通过聚焦步骤成像。在配准测量期间，通过非常精密地调节测量腔室的温度及使用高精度位移计量而将光罩的位置固持到精密的绝对准确度界限。此类方法虽然保证有关绝对准确度的精密界限，但是不适于高处理量，因此限制光罩上可被测量的点的数目。
举例来说，第8,582,113号美国专利案揭示一种用于相对于坐标系确定结构在物体上的位置的装置。将物体放置在测量台上，所述测量台可在一个平面中移动。提供至少一个光学布置，所述至少一个光学布置包括用于反射光照明及/或透射光照明的照明设备。
另外，数个其它美国专利案，如US 8,248,618、US 8,352,886或US 7,823,295揭示用于确定结构在掩模上的位置的装置或方法。
另一方面，用使用时间延迟积分(TDI)传感器的扫描方法实施掩模检验。绝对位置准确度在掩模检验期间较不重要，这是因为主要动机是对掩模上的缺陷进行检测及分类。来自掩模检验的图像条形区也被划分为子补块，所述子补块通过算法再对准以移除低频率图像偏移(例如归因于温度波动的图像偏移)，从而进一步减小绝对准确度。
在美国专利案US 8,855,400、美国专利申请案US 2014/0217298、美国专利案US8,498,468或美国专利案US 7,564,545 B2中揭示掩模检验系统。
尤其，美国专利案US 8,624,971揭示一种用于检验晶片/掩模/光罩的表面的检验系统。模块阵列可包含多个TDI传感器模块，每一TDI传感器模块具有TDI传感器及用于驱动及处理TDI传感器的多个局部电路。多个TDI传感器模块可经定位以捕获相同检验区域或不同检验区域。传感器模块的间隔可经布置以在一个道中提供检验区域的100％涵盖或提供对于完全涵盖需要两个或两个以上道的部分涵盖。
用于掩模配准计量或掩模检验系统的本系统或方法未提供完整的掩模配准映射图测量。单单计量系统并未快到足以覆盖完整掩模。另一方面，单单检验系统未准确到足以用于配准计量。旧方法归因于对光罩的较高密度配准映射图的需求而失效，所述需求又归因于随着特征大小缩小而对晶片上叠加及CD均匀度两者的更高需求。因此，使用来自配准计量的有限数目个样本，归因于光罩的不充分涵盖，合格掩模被拒绝或不合格掩模被接受。
发明内容
因此，本发明的目标是提供一种用于完整掩模配准映射图测量的方法，其快到足以涵盖完整掩模且准确到足以用于配准计量。
此目标通过一种用于产生掩模的高密度配准映射图的方法实现，所述方法包括下列步骤(注意步骤d)及e)+f)是可互换的)：
a)在数据准备软件模块中，从掩模的图案设计数据库及从配准工具的噪声模型产生多个锚点及配准工具的配方；
b)在数据准备软件模块中，从掩模的图案设计数据库及从检验工具的噪声模型产生多个样本点及检验工具的配方；
c)在数据准备模块中产生每一锚点的权重；
d)根据所产生的配方用配准工具测量锚点在掩模坐标系中的位置；
e)用检验系统扫描掩模的完整(或部分)区域并提取每一补块的位置测量；
f)根据所产生的配方用检验工具相对于相同或邻近条形区上的样本点测量锚点在掩模坐标系中的位置；及
g)将锚点的所测量的位置及样本点的所测量的位置传递到数据融合模块，以在每一锚点的所产生的权重对相邻样本点的影响下确定一组经校正的配准测量点。应注意，数据融合模块可被嵌入到检验工具中或作为单独模块。
还应注意，所述方法进一步包括：将包含位置及图像呈现参数的有关锚点测量的信息从配准工具传递到检验工具以改进准确度。
本发明的进一步目标是提供一种用于完整掩模配准映射图测量的系统，其快到足以涵盖完整掩模且准确到足以用于配准计量。
此目标通过一种用于产生掩模的高密度配准映射图的系统实现，所述系统包括：
·数据准备软件模块，其产生多个锚点、多个样本点、多个权重及至少一个第一配方及至少一个第二配方；
·配准工具，其连接到所述数据准备模块以相对于所述至少一个第一配方确定锚点在掩模上的位置的数据；
·检验工具，其连接到所述数据准备模块以相对于所述至少一个第二配方确定样本点在掩模上的位置的数据；
·数据融合软件模块，其连接到所述配准工具、所述检验工具及所述数据准备软件模块以便结合权重产生具有一组经校正的配准点的至少一个配准映射图。
注意，配准工具可将从掩模(例如，图像呈现模型)得知的额外数据提供到检验工具(或数据融合模块)以改进准确度。
本发明方法及系统的优点是获得光罩的较高密度配准映射图，其又满足随着特征大小缩小而对叠加及CD均匀度的更高需求。因此，整个掩模经检验为在掩模配准误差预算内，从而导致无合格掩模被拒绝及无不合格掩模被接受。
根据所述方法的一个实施例，掩模的配准映射图的图形表示是显示在显示器上。图形表示展示所述组经校正配准点，其中每一配准点具有误差条。
在实施例中，基于计量及检验工具两者上的预期测量误差来确定样本点、锚点及权重。在优选实施例中，所产生的锚点的数目小于所产生的样本点的数目。优选地产生大约103个锚点及/或产生大约106个样本点。所产生的样本点可高达108个或甚至更多。
在实施例中，根据所产生的权重，由数据融合模块将由检验工具测量的样本点投放在整个掩模上方，到如由配准工具建立的掩模坐标系中，以获得掩模的配准映射图。先前确定的权重优选地用于确定特定锚点对掩模坐标系中的邻近样本点的影响。优选地根据预定内插方案来针对样本点之间的潜在误差建立界限。优选地，通过使用影响函数来实现预定内插。
在实施例中，用户可在一组不同的点内的样本点内将所显示的配准映射图重新网格化。所述组不同的点优选地是在规则间隔的网格上。
在用于产生掩模的高密度配准映射图的本发明系统的实施例中，数据准备模块具有至少第一输入，所述第一输入用于提供掩模设计数据以便搜索适当的锚点以及样本点。用于锚点及样本点的设计数据被呈现在配准工具及检验工具中，以用于位置测量。数据准备模块的第二输入提供配准工具及检验工具的噪声模型。
根据本发明的优选实施例，第一配方模块被连接到数据准备模块的锚点输出，且被连接到配准工具的输入。第二配方模块被连接到数据准备软件模块的样本点输出，且被连接到检验工具的输入。
在实施例中，数据融合软件模块经配置以经由配准工具的输出取得锚点的所测量的位置的数据。经由检验工具的输出，取得所测量的样本点的数据。一组经校正的配准点连同权重一起产生。根据本发明的可行实施例，显示器被连接到数据融合模块，以用于显示整个掩模内锚点之间的受限内插误差。
在实施例中，锚点的数目小于样本点的数目。
根据本发明的另一方面，提供一种计算机程序产品，所述计算机程序产品安置在非暂时性计算机可读媒体上。计算机程序产品包括计算机可执行过程步骤，所述计算机可执行过程步骤可操作以控制计算机进行以下动作：获得多个锚点在掩模坐标系中的位置，所述位置由配准工具根据配准工具的预定配方而测量；获得多个样本点以及锚点在掩模坐标系中的位置，所述位置由检验工具根据检验工具的预定配方而测量；及在计量及检验工具两者中从锚点的权重及所测量的锚点的位置计算样本点的校正函数。将校正函数应用到样本点以提供完整掩模的经校正配准映射图。
在实施例中，从数据准备软件模块获得权重、配准工具的配方及检验工具的配方。
在实施例中，所测量的锚点的位置及所测量的样本点的位置的数据用于连同权重一起产生整个掩模内的锚点之间的一组经校正配准点受限内插误差。
本发明寻求实现完整掩模配准映射图测量。计量系统未快到足以涵盖完整掩模。检验系统未准确到足以用于配准计量。本发明提出一种方式来组合计量系统及检验系统两者以便获取掩模的完整掩模配准映射。
本发明的关键优点是客户在无任何额外检验或配准开销及在不使用现存资本设备的情况下获得密集分布的配准映射图的能力。唯一的额外要求是数据准备模块及数据融合模块。用足够的软件模块，连同对配准工具及检验工具的现存软件的修改实现预处理及后处理，以根据需要实现数据采集。
本发明的新颖特征是使用来自掩模配准工具的(几个)锚点与来自掩模检验工具的更大量样本点的组合形成高密度配准映射图。此外，新颖特征是使用数据准备模块(预处理器)允许锚点及样本点的适当定位(位置)的确定及锚点的影响函数的权重以在最终密度配准映射图中实现最大准确度。数据融合模块(后处理器)的使用是新的，其将样本点投放在由配准工具赋予的掩模的坐标系中。算法用于限制锚点之间的内插误差，且因此整个掩模是新的。这允许可能取决于掩模设计的锚点选择脱离可能依据使用情况的输出数据。
随着掩模上的特征(结构)持续缩小及对晶片叠加的要求变得更严格，掩模的高密度配准映射图变得非常重要。掩模相对于彼此的配准影响CD均匀度及叠加两者，且因此是确保半导体制造的足够良率的关键度量。此外，多重图案化的出现甚至对单层内的掩模叠加具有极大要求。这些高密度配准映射图的使用是多管齐下的。本发明允许对掩模制造机(mask writer)的反馈。此外，增强制造中对掩模的接受或拒绝以及对掩模的鉴定。掩模前馈到扫描仪是可能的。另外，其允许确定EUV掩模基底上图案的放置。
附图说明
下文中，将进一步参考附图描述本发明及其优点，其中：
图1是具有多个补块的掩模(光罩、光掩模)的示意图；
图2是具有多个随机分布的锚点的单个补块的示意放大图；
图3是具有由检验工具界定的条形区的掩模的示意图；
图4是具有输入及输出的数据准备模块的示意图；
图5是用于产生掩模的高密度配准映射图的本发明系统的示意设置；
图6是具有误差向量的掩模的稀疏配准映射图，其具有由系统的配准工具确定的X坐标分量及Y坐标分量；
图7是由检验工具取得的具有多个条形区的掩模的图像；
图8是可能的影响函数，其展示一锚点对邻近样本点具有的权重；
图9是另一可能的影响函数，其展示一锚点对邻近样本点具有的权重；及
图10是掩模上的一组经校正密集的配准点误差向量的图形表示。
具体实施方式
在图中，相似参考数字用于相似元件或具有相似功能的元件。此外，为简明起见，图中仅展示论述相应图所需的那些参考数字。
为了避免说明书过度冗长，无需描述经完整地并入其中的众所周知的现有技术坐标测量机器或计量系统(例如科磊公司(KLA Tencor)的IPRO系列)。举例来说，IPRO6是掩模配准计量工具，其经设计以准确测量且验证1X nm节点的掩模的图案放置性能。其赋予掩模图案放置误差的广泛特征化，其是场内晶片叠加误差的直接贡献者。
这同样适用于被完整地并入其中的掩模检验工具(例如科磊公司(KLA Tencor)的TERONTM系列)。TeronTM光罩缺陷检验系统提供技术以结合掩模劣化的掩模监测及检测图案化或开放区域中的良率关键掩模缺陷(例如浊度生长缺陷或污染)来支持IC晶片厂。Teron系列掩模缺陷检验系统可产生配准数据以及检验数据。来自此类系统的配准数据数目大(每个掩模百万点的数量级)，但与配准工具相比通常在绝对准确度方面更受限。
图1展示掩模2的示意性表示，其具有经形成于其上的多个补块3，补块3涵盖待于晶片(未展示)上成像的结构(未展示)。补块3沿掩模2上的x坐标X方向及y坐标y方向而布置。
图2是单个补块3的示意放大图，其中多个锚点5被界定于补块3内。此处所展示的锚点5的随机分布不应被视为对本发明的限制。技术人员清楚锚点5也可沿掩模2上的x坐标X方向及y坐标y方向布置在均匀间隔的网格上。锚点可由特别设计的目标或装置上图案或其任何混合组成。
图3是掩模2的示意性表示，其中多个补块3被放置于其上。例如，用使用TDI传感器(未展示)的扫描方法来执行检验工具30(参见图5)的检验。绝对准确度在掩模检验期间较不重要，这是因为主要动机是对掩模2上的缺陷进行检测及分类。扫描方法提供来自掩模2的图像条形区6，所述图像条形区也可被划分为子补块，所述子补块通过算法再对准以移除低频率图像偏移(例如归因于温度波动的图像偏移)。温度波动将进一步减小绝对准确度。掩模2上的关注区域7界定其中产生掩模2的高密度配准映射图的区域。关注区域7也可为掩模2的整个表面。应理解，关注区域7可采用任何形式而不背离本发明的精神及范围。
图4是用于如图5中所展示的本发明系统100中的数据准备模块10的详细视图。数据准备模块10是预处理模块，其本质上产生掩模检验以及掩模配准的所需配方。这些配方为适于与检验工具30的第一配方产生模块32及配准工具20的第二配方产生模块22集成的形式。此外，数据准备模块10也产生权重17，权重17适合用于数据融合模块40中，其用于进一步增强结果质量/不确定性。数据准备模块10也具有至少第一输入11及至少第二输入12。在此处所展示的实施例中，数据准备模块10经由第一输入11接收掩模的数据库呈现图像。所呈现图像用于配准工具20及检验工具30两者。经由第二输入12，数据准备模10接收配准工具20及检验工具30的噪声模型。应理解，可不只是利用到数据准备模块10的第一或第二输入，而不背离本发明的精神及范围。
如用于产生图5的掩模的高密度配准映射图的本发明系统100的示意性实施例中所展示，到数据准备模块10的第一输入11及第二输入12本质上用作受限优化器。在图5中所展示的实施例中，数据准备模块10用其第一输出34连接到第一配方产生模块32。数据准备模块10的第二输出24连接到第二配方产生模块22。第一配方产生模块32及第二配方产生模块22被视为受限优化器。根据此处所展示的实施例，第二配方产生模块22为配准工具20产生锚点5，且用所产生的配方实施锚点5的配准。第一配方产生模块32为检验工具30产生样本点(未展示)。使用所产生的配方，检验工具30在掩模2上实施样本点的检验。根据由第二配方产生模块22确定的配方实施检验。
应注意，锚点5及样本点均无需在均匀间隔的网格上。这些点的位置以及权重17由那些位置上检验工具对计量中的每一者的预期测量误差的评估以及对掩模2的关注区域7内的叠加热点等等的考虑而确定。
在图5中所展示的实施例中，配准工具20经由第二配方产生模块22连接到数据准备模块10。检验工具30经由第一配方产生模块32连接到数据准备模块10。接着，检验工具30进行检验且产生各种补块3，补块3被评估来确定样本点相对于相同/邻近条形区6上的样本点的相对位置。所有这些测量在如由检验工具30确定的掩模2的坐标系8上完成。具有扩增的软件的检验工具30可产生配准数据以及检验数据。来自检验工具30的配准数据数目大(每个掩模百万个点的数量级)，但是与配准工具20相比通常在绝对准确度方面更受限。
配准工具20具有扩增的软件来产生锚点5的配准数据。锚点5数目通常为大约一千个，但是配准工具20可按半导体的下几个节点所要求的需求准确度测量其位置。
由配准工具20建立掩模坐标系。同时，也根据预定的内插方案针对样本点之间的潜在误差建立界限。接着，客户可选择在不同组的点内的样本点内对配准映射图进行重新网格化(例如，在规则间隔的网格上)。
数据融合模块40被连接到配准工具20、检验工具30及数据准备模块10。先前由数据准备模块10确定权重17。权重17被用作影响函数(参见图8及图9)来确定锚点5(锚点5的配准由配准工具20确定)对邻近样本点(由检验工具30确定)的影响。
作为来自配准工具20的输出，可获得如图6中揭示的锚点5的配准的图形表示27。锚点5用误差条15展示，其指示在x坐标方向X及在y坐标方向Y上的配准偏差。具有误差条15的掩模2的图像展示在显示器19上，其中彩色区域16提供如下指示：在具有相同色彩的彩色区域16内，误差条15主要定向在预定方向范围内。
图7是由检验工具取得的具有多个条形区6的掩模2的图像37。图像37含有分布在整个掩模2内的样本点。
如图5中所展示，数据融合模块40接收配准工具20的数据输出26及检验工具30的数据输出36。来自检验工具30的数据含有整个掩模2内的样本点。接着，这些样本点在数据融合模块40中与锚点5的位置组合(或融合)，锚点5的位置由配准工具20在掩模2坐标系8中确定。数据准备模块10也产生权重17，权重17适合用于数据融合模块40中，数据融合模块40用于进一步提高结果质量/不确定性。
在图8及图9中展示两个可能的权重(影响函数)。权重17说明锚点5在x坐标X方向及y坐标Y方向上对邻近样本点的影响。确定锚点5上的定位或位置及其权重17的整个过程实施在数据准备模块10中(参见图5)。如上所描述，数据准备模块10考虑配准工具20及检验工具30的噪声模型以及掩模2上的图像图案。
图10是掩模2上具有误差条15的一组经校正的配准点的图形表示。如上文所描述(参见图5)，数据融合模块40实施后处理，其从配准工具20(锚点5)及检验工具30(条形区6)两者取得配准数据连同由数据准备模块10产生的权重17。在此处所展示的实施例中，锚点5被放置在规则网格上。数据融合模块40的输出提供一组经校正的配准点18，配准点18也被放置在规则网格上。这些配准点18可(但不限于)基本上保留在与由检验工具30产生的配准点相同的位置处且具有来自应用到其的配准工具20的(经加权)校正。连同配准映射图50，数据融合模块40也针对每一配准点18与其邻近点之间的区域产生配准准确度的误差条15，因此保证整个掩模2内的受限准确度优值。
据信，由上述描述将理解本发明的方法及系统及其许多随附优点，且应明白在不背离所揭示标的物或不牺牲其所有材料优点的情况下，可对组件的形式、构造及布置作出各种改变。所描述的形式仅仅是解释性的。
元件符号列表
2 掩模
3 补块
5 锚点
6 条形区
7 关注区域
8 掩模坐标系
10 数据准备模块
11 第一输入
12 第二输入
14 第三数据输出
15 误差条
16 彩色区域
17 权重
18 配准点
19 显示器
20 配准工具
22 第二配方产生模块
24 第二输出
26 配准工具的数据输出
27 图形表示
30 检验工具
32 第一配方产生模块
34 第一输出
36 检验工具的数据输出
37 图像
40 数据融合模块
50 配准映射图
100 系统
X X坐标
Y Y坐标

Claims (21)

1.一种用于产生用于掩模的高密度配准映射图的方法，其包括：
a)在数据准备模块中，从所述掩模的设计数据库及从配准工具的噪声模型产生多个锚点及所述配准工具的配方；
b)在所述数据准备模块中，从所述掩模的所述设计数据库及从检验工具的噪声模型产生多个样本点及所述检验工具的配方；
c)在所述数据准备模块中产生权重；
d)根据所述配准工具的所述配方，用所述配准工具来测量所述锚点在掩模坐标系中的位置；
e)根据所产生的所述检验工具的所述配方，用所述检验工具相对于相同或邻近条形区上的样本点来测量所述样本点在所述掩模坐标系中的位置；
f)将所述锚点的所述位置及所述样本点的所述位置传递到数据融合模块，以在锚点的所述权重对相邻样本点的影响下，确定一组经校正的配准点。
2.根据权利要求1所述的方法，其中在显示器上显示所述掩模的所述配准映射图的图形表示，所述图形表示展示所述组经校正配准点，其中每一配准点具有误差向量。
3.根据权利要求1所述的方法，其中所述样本点、所述锚点及所述权重由掩模误差增强函数确定。
4.根据权利要求1所述的方法，其中所述锚点的数目小于所述样本点的数目。
5.根据权利要求4所述的方法，其中产生大约103个锚点。
6.根据权利要求4所述的方法，其中产生大约106个样本点。
7.根据权利要求1所述的方法，其中根据所述权重，由所述数据融合模块将由所述检验工具测量的所述样本点投放到所述掩模的整体上方，到如由所述配准工具建立的掩模坐标系中，以获得所述掩模的所述配准映射图。
8.根据权利要求7所述的方法，其中所述权重用于确定特定锚点对所述掩模坐标系中的所述相邻样本点的影响。
9.根据权利要求7所述的方法，其中根据预定内插方案，针对样本点之间的潜在误差建立界限。
10.根据权利要求9所述的方法，其中通过使用影响函数来实现所述预定内插。
11.根据权利要求2所述的方法，其中用户可在一组不同的点内的所述样本点内，将显示在所述显示器上的所述显示的配准映射图重新网格化。
12.根据权利要求11所述的方法，其中所述组不同的点在规则间隔的网格上。
13.一种用于产生用于掩模的高密度配准映射图的系统，其包括：
数据准备软件模块，其产生多个锚点、多个样本点、多个权重及至少一个第一配方及至少一个第二配方；
配准工具，其连接到所述数据准备软件模块，以相对于所述至少一个第一配方确定所述锚点在所述掩模上的位置的数据以及从所述掩模得知的图像呈现参数；
检验工具，其连接到所述数据准备软件模块，以相对于所述至少一个第二配方确定所述样本点在所述掩模上的位置的数据；及
数据融合软件模块，其连接到所述配准工具、所述检验工具及所述数据准备软件模块，以便结合所述权重产生具有一组经校正的配准点的至少一个配准映射图。
14.根据权利要求13所述的系统，其中所述数据准备软件模块具有：至少第一输入，其用于提供掩模设计数据以便针对所述配准工具及所述检验工具呈现所述掩模的图像；及第二输入，其用于提供所述配准工具及所述检验工具的噪声模型。
15.根据权利要求13所述的系统，其中第一配方模块被连接到所述数据准备软件模块的锚点输出且被连接到所述配准工具的输入，且第二配方模块被连接到所述数据准备软件模块的样本点输出且被连接到所述检验工具的输入。
16.根据权利要求13所述的系统，其中所述数据融合软件模块经配置以经由所述配准工具的输出取得所述锚点的所述位置的所述数据，及经由所述检验工具的输出取得所述样本点的所述位置的所述数据，且连同所述权重一起产生一组经校正的配准点。
17.根据权利要求16所述的系统，其中显示器被连接到所述数据融合模块，以用于显示所述掩模的整体上方的内锚点之间的受限内插误差。
18.根据权利要求13所述的系统，其中所述锚点数目小于所述样本点数目。
19.一种用于计算用于掩模的高密度配准映射图的方法，其包括以下步骤：
获得多个锚点在掩模坐标系中的位置，所述位置由配准工具根据所述配准工具的预定配方而测量；
获得多个样本点在所述掩模坐标系中的位置，所述位置由检验工具根据所述检验工具的预定配方而测量；以及
结合锚点的权重对相邻样本点的影响，从所述锚点的所述位置及所述样本点的所述位置计算配准映射图。
20.根据权利要求19所述的方法，其中从数据准备软件模块获得所述权重、所述配准工具的所述预定配方及所述检验工具的所述预定配方。
21.根据权利要求19所述的方法，其中所述锚点的所述位置及所述样本点的所述位置的数据用于连同所述权重一起产生所述掩模的整体上方的锚点之间的一组经校正的配准点以及受限内插误差。
CN201580018393.1A 2014-04-02 2015-04-02 用于产生掩模的高密度配准映射图的方法、系统及计算机程序产品 Active CN106165065B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US201461974001P 2014-04-02 2014-04-02
US61/974,001 2014-04-02
PCT/US2015/024060 WO2015153872A1 (en) 2014-04-02 2015-04-02 A method, system and computer program product for generating high density registration maps for masks

Publications (2)

Publication Number Publication Date
CN106165065A CN106165065A (zh) 2016-11-23
CN106165065B true CN106165065B (zh) 2019-08-30

Family

ID=54241286

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201580018393.1A Active CN106165065B (zh) 2014-04-02 2015-04-02 用于产生掩模的高密度配准映射图的方法、系统及计算机程序产品

Country Status (6)

Country Link
US (1) US20150310160A1 (zh)
JP (1) JP6570010B2 (zh)
KR (1) KR102330732B1 (zh)
CN (1) CN106165065B (zh)
TW (1) TWI640843B (zh)
WO (1) WO2015153872A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10162928B2 (en) * 2015-12-02 2018-12-25 Taiwan Semiconductor Manufacturing Company, Ltd. Method of designing a semiconductor device, system for implementing the method and standard cell
US10296702B2 (en) 2017-03-15 2019-05-21 Applied Materials Israel Ltd. Method of performing metrology operations and system thereof
US10120973B2 (en) * 2017-03-15 2018-11-06 Applied Materials Israel Ltd. Method of performing metrology operations and system thereof
DE102017219217B4 (de) 2017-10-26 2021-03-25 Carl Zeiss Smt Gmbh Masken für die Mikrolithographie, Verfahren zur Bestimmung von Kantenpositionen der Bilder der Strukturen einer derartigen Maske und System zur Durchführung eines derartigen Verfahrens
WO2022009392A1 (ja) * 2020-07-09 2022-01-13 株式会社日立ハイテク 欠陥検査装置、欠陥検査方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006313353A (ja) * 2005-05-05 2006-11-16 Asml Masktools Bv 近傍の影響を考慮した光学的近接効果補正を実行する装置、方法およびコンピュータ・プログラム製品
JP2013045372A (ja) * 2011-08-25 2013-03-04 Dainippon Printing Co Ltd 画像評価方法、描画条件選択方法、画像評価プログラム、描画条件選択プログラム
CN103366375A (zh) * 2013-07-15 2013-10-23 中国科学院自动化研究所 基于动态有向图的图像集配准方法
CN106154768A (zh) * 2016-07-01 2016-11-23 无锡中微掩模电子有限公司 一种基于掩模板的集成电路基板二次曝光方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3730263B2 (ja) * 1992-05-27 2005-12-21 ケーエルエー・インストルメンツ・コーポレーション 荷電粒子ビームを用いた自動基板検査の装置及び方法
US6539106B1 (en) * 1999-01-08 2003-03-25 Applied Materials, Inc. Feature-based defect detection
JP3808817B2 (ja) * 2002-09-05 2006-08-16 株式会社東芝 マスク欠陥検査方法、半導体装置の製造方法、マスク欠陥検査装置、欠陥影響度マップ作成方法およびプログラム
US9002497B2 (en) * 2003-07-03 2015-04-07 Kla-Tencor Technologies Corp. Methods and systems for inspection of wafers and reticles using designer intent data
WO2006046236A1 (en) * 2004-10-26 2006-05-04 May High-Tech Solutions, Ltd. Method and apparatus for residue detection on a polished wafer
JP4203498B2 (ja) * 2005-09-22 2009-01-07 アドバンスド・マスク・インスペクション・テクノロジー株式会社 画像補正装置、パターン検査装置、画像補正方法、及び、パターン欠陥検査方法
US7676077B2 (en) * 2005-11-18 2010-03-09 Kla-Tencor Technologies Corp. Methods and systems for utilizing design data in combination with inspection data
KR100819803B1 (ko) * 2006-04-06 2008-04-07 삼성테크윈 주식회사 솔더 페이스트 검사 방법
US8624971B2 (en) 2009-01-23 2014-01-07 Kla-Tencor Corporation TDI sensor modules with localized driving and signal processing circuitry for high speed inspection
US8825051B2 (en) * 2009-05-01 2014-09-02 Qualcomm Incorporated Idle handoff to hybrid femto cell based on system selection database
KR101195263B1 (ko) * 2010-04-13 2012-11-14 에스케이하이닉스 주식회사 포토마스크의 이미지 배치 에러 보정 방법
JP5860646B2 (ja) * 2011-09-16 2016-02-16 株式会社ニューフレアテクノロジー 位置ずれマップ作成装置、パターン検査システム、及び位置ずれマップ作成方法
US9599575B2 (en) * 2012-02-07 2017-03-21 Applied Materials Israel, Ltd. System, a method and a computer program product for CAD-based registration
US8855399B2 (en) * 2012-02-07 2014-10-07 Applied Materials Israel, Ltd. System, a method and a computer program product for CAD-based registration
TWI618050B (zh) * 2013-02-14 2018-03-11 杜比實驗室特許公司 用於音訊處理系統中之訊號去相關的方法及設備

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006313353A (ja) * 2005-05-05 2006-11-16 Asml Masktools Bv 近傍の影響を考慮した光学的近接効果補正を実行する装置、方法およびコンピュータ・プログラム製品
JP2013045372A (ja) * 2011-08-25 2013-03-04 Dainippon Printing Co Ltd 画像評価方法、描画条件選択方法、画像評価プログラム、描画条件選択プログラム
CN103366375A (zh) * 2013-07-15 2013-10-23 中国科学院自动化研究所 基于动态有向图的图像集配准方法
CN106154768A (zh) * 2016-07-01 2016-11-23 无锡中微掩模电子有限公司 一种基于掩模板的集成电路基板二次曝光方法

Also Published As

Publication number Publication date
KR20160142354A (ko) 2016-12-12
JP2017516130A (ja) 2017-06-15
WO2015153872A1 (en) 2015-10-08
TW201543184A (zh) 2015-11-16
JP6570010B2 (ja) 2019-09-04
KR102330732B1 (ko) 2021-11-23
TWI640843B (zh) 2018-11-11
US20150310160A1 (en) 2015-10-29
CN106165065A (zh) 2016-11-23

Similar Documents

Publication Publication Date Title
CN106165065B (zh) 用于产生掩模的高密度配准映射图的方法、系统及计算机程序产品
CN107004038B (zh) 使用内建目标将检验对准到设计
US9097978B2 (en) Method and apparatus to characterize photolithography lens quality
US10026011B2 (en) Mask inspection apparatus, mask evaluation method and mask evaluation system
US8090192B2 (en) Pattern misalignment measurement method, program, and semiconductor device manufacturing method
CN106796724A (zh) 自动化图案保真度测量计划产生
US9892503B2 (en) Monitoring changes in photomask defectivity
US20160217240A1 (en) Methodology Of Incorporating Wafer Physical Measurement With Digital Simulation For Improving Semiconductor Device Fabrication
TW201719783A (zh) 用於模型化基礎臨界尺寸測量之技術及系統
KR20170129892A (ko) 설계에 대한 검사의 서브-픽셀 정렬
JP2007102153A (ja) 画像補正装置、パターン検査装置、画像補正方法、及びレチクル
JP5860646B2 (ja) 位置ずれマップ作成装置、パターン検査システム、及び位置ずれマップ作成方法
JP4243268B2 (ja) パターン検査装置、及びパターン検査方法
US20100021040A1 (en) Pattern evaluation apparatus and pattern evaluation method
JP4235634B2 (ja) 参照画像作成装置、パターン検査装置、参照画像作成方法、及び、パターン検査方法
JP5391774B2 (ja) パターン検査装置及びパターン検査方法
JP5346696B2 (ja) 繰り返しパターンを有する物体を評価するための方法及びシステム
US9424636B2 (en) Method for measuring positions of structures on a mask and thereby determining mask manufacturing errors
JP4431591B2 (ja) 試料検査装置、及び試料検査方法
JP4599810B2 (ja) 重ね合わせ検査方法
CN109690750A (zh) 用于散焦检测的方法
Tamamushi et al. In-die mask registration measurement with existing inspection tools

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant