CN107993927A - 提高晶圆混合键合强度的方法 - Google Patents
提高晶圆混合键合强度的方法 Download PDFInfo
- Publication number
- CN107993927A CN107993927A CN201711154806.6A CN201711154806A CN107993927A CN 107993927 A CN107993927 A CN 107993927A CN 201711154806 A CN201711154806 A CN 201711154806A CN 107993927 A CN107993927 A CN 107993927A
- Authority
- CN
- China
- Prior art keywords
- wafer
- bonded
- carried out
- hybrid
- improving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 43
- 238000007731 hot pressing Methods 0.000 claims abstract description 5
- 239000004065 semiconductor Substances 0.000 claims description 3
- 235000012431 wafers Nutrition 0.000 description 47
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 238000000137 annealing Methods 0.000 description 4
- 239000012212 insulator Substances 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000000227 grinding Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 230000002459 sustained effect Effects 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- 239000011135 tin Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/185—Joining of semiconductor bodies for junction formation
- H01L21/187—Joining of semiconductor bodies for junction formation by direct bonding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
本发明公开了一种提高晶圆混合键合强度的方法，其特征在于，方法包括：提供需要进行键合的晶圆；将晶圆的键合界面对准后，对晶圆进行键合工艺和热退火工艺；其中，在进行键合工艺的过程中，对晶圆进行热压，并且在进行热退火工艺的过程中，继续对晶圆进行加压。使用本发明的方法后，能够有效提高混合键合的强度，降低了由此造成的产品良率缺失和报废隐患。
Description
技术领域
本发明涉及一种晶圆混合键合的方法，特别涉及一种提高晶圆混合键合强度的方法。
背景技术
三维集成电路需要在两片晶圆键合的同时实现数千个芯片的内部互连，而这些需要对两片晶圆进行导电性键合，一般导电性连接可通过单纯的金属键合工艺和键合强度更高的混合键合工艺来实现，由于单纯的金属键合工艺所能达到的强度并不理想，所以混合键合工艺是目前三维集成电路中键合工艺的首选。
混合键合技术是通过在晶圆的键合界面上的同时设置有金属和绝缘物的键合工艺，并在键合过程中需要将两片晶圆的键合界面上的金属与金属对齐、绝缘物与绝缘物对齐，并在一定的温度条件下进行键合。
现有技术的键合步骤分为：提供需要进行键合的晶圆；将晶圆的键合界面对准后，对晶圆进行键合工艺和热退火工艺；在进行键合工艺的过程中，对晶圆进行热压，而在热退火工艺的过程中，只进行常压退火，不在晶圆上施加压力。这种方法的混合键合强度相对较低难以满足减薄制程的需求，导致键合后的晶圆片分离，降低了器件良率，增大了生产成本，造成了技术瓶颈。
公开于该背景技术部分的信息仅仅旨在增加对本发明的总体背景的理解，而不应当被视为承认或以任何形式暗示该信息构成已为本领域一般技术人员所公知的现有技术。
发明内容
本发明的目的在于提供一种提高晶圆混合键合强度的方法，从而克服现有技术的缺点。
为实现上述目的，本发明提供了一种提高晶圆混合键合强度的方法，其特征在于，方法包括：提供需要进行键合的晶圆；将晶圆的键合界面对准后，对晶圆进行键合工艺和热退火工艺；其中，在进行键合工艺的过程中，对晶圆进行热压，并且在进行热退火工艺的过程中，继续对晶圆进行加压。
优选地，上述技术方案中，晶圆通过卡盘夹紧。
优选地，上述技术方案中，通过卡盘向晶圆施加压力。
优选地，上述技术方案中，晶圆是半导体。
优选地，上述技术方案中，晶圆个数为两个。
优选地，上述技术方案中，对晶圆加压具体为：向晶圆施加大小相等方向相反且均指向键合界面的力。
与现有技术相比，本发明具有如下有益效果：使用本发明的方法后，能够有效提高混合键合(hybrid bonding)的强度，降低了由此造成的产品良率缺失和报废隐患。
附图说明
图1是根据本发明的一个实施例的提高晶圆混合键合强度的方法的示意图。
具体实施方式
下面结合附图，对本发明的具体实施方式进行详细描述，但应当理解本发明的保护范围并不受具体实施方式的限制。
除非另有其它明确表示，否则在整个说明书和权利要求书中，术语“包括”或其变换如“包含”或“包括有”等等将被理解为包括所陈述的元件或组成部分，而并未排除其它元件或其它组成部分。
以下介绍现有技术的混合键合的方法：提供两片需要进行键合的硅片，其中，每片硅片的键合界面上既包含金属又包含绝缘物；将两片硅片的键合界面对准后，对该两片硅片进行键合工艺和退火工艺。在进行键合工艺，需要对两片硅片进行加温和加压操作，而在热退火工艺的过程中，只进行常压退火，不在晶圆上施加压力。具体步骤为：首先提供两片需要进行键合的硅片，分别为第一硅片和第二硅片，每片硅片内均包含有位于衬底上的金属器件层，在金属器件层的顶部(即晶圆的键合界面)上设置有金属和绝缘物，金属可以是铜、钨、锡中的任意一种或多种的组合。然后，将上述的两片硅片中金属与金属对齐，绝缘物与绝缘物对齐后，进行混合键合工艺以及热退火工艺，在上述两个工艺过程中，分别在两片硅片的背面施加一对大小相等方向相反并指向键合界面的压力，在压力的作用下，可以将第一硅片和第二硅片的键合界面对准并保持相对的固定，避免产生较大的滑动。键合界面的制备具体包括，在第一硅片中的金属器件层的顶部，制备若干金属块，该若干金属块之间均间隔一定空隙。制备绝缘物层覆盖上述的金属块和暴露的金属器件层的顶部，在该步骤中，对制备工艺进行控制，使得所制备的绝缘物层中，位于暴露的金属器件层的顶部的部分的表面高于上述的金属块的顶部。对上述制备的绝缘物层进行研磨，并使研磨停止于金属块的顶部，从而使得研磨后的绝缘物层的顶部与若干金属块的顶部位于同一高度。
图1是本发明的一个实施例的提高晶圆混合键合强度的方法的示意图。本发明的一个实施例的方法包括：提供需要进行键合的晶圆；晶圆分别为上晶圆5和下晶圆6，将上晶圆5和下晶圆6的键合界面对准后，对晶圆进行键合工艺和热退火工艺；其中，在进行键合工艺的过程中，对晶圆进行热压(在图中，箭头1表示压力，箭头2表示加热)，并且在进行热退火工艺的过程中，继续对晶圆进行加压。在一个实施例中，晶圆通过卡盘夹紧，卡盘分为上卡盘3和下卡盘4。在一个实施例中，通过上卡盘3和下卡盘4向晶圆施加压力。在一个实施例中，晶圆是半导体。在一个实施例中，晶圆个数为两个，分别为上晶圆5和下晶圆6。在一个实施例中，对晶圆加压具体为：向晶圆施加大小相等方向相反且均指向键合界面的力。
前述对本发明的具体示例性实施方案的描述是为了说明和例证的目的。这些描述并非想将本发明限定为所公开的精确形式，并且很显然，根据上述教导，可以进行很多改变和变化。对示例性实施例进行选择和描述的目的在于解释本发明的特定原理及其实际应用，从而使得本领域的技术人员能够实现并利用本发明的各种不同的示例性实施方案以及各种不同的选择和改变。本发明的范围意在由权利要求书及其等同形式所限定。
Claims (5)
1.一种提高晶圆混合键合强度的方法，其特征在于，所述方法包括：
提供需要进行键合的晶圆；
将所述晶圆的键合界面对准后，对所述晶圆进行键合工艺和热退火工艺；
其中，在进行所述键合工艺的过程中，对所述晶圆进行热压，并且在进行热退火工艺的过程中，继续对所述晶圆进行加压。
2.如权利要求1所述的方法，其特征在于，所述晶圆通过所述卡盘夹紧。
3.如权利要求2所述的方法，其特征在于，通过所述卡盘向所述晶圆施加压力。
4.如权利要求1所述的方法，其特征在于，所述晶圆是半导体。
5.如权利要求1所述的方法，其特征在于，所述晶圆个数为两个。
如权利要求1所述的方法，其特征在于，对所述晶圆加压具体为：向所述晶圆施加大小相等方向相反且均指向所述键合界面的力。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711154806.6A CN107993927A (zh) | 2017-11-20 | 2017-11-20 | 提高晶圆混合键合强度的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201711154806.6A CN107993927A (zh) | 2017-11-20 | 2017-11-20 | 提高晶圆混合键合强度的方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107993927A true CN107993927A (zh) | 2018-05-04 |
Family
ID=62031579
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201711154806.6A Pending CN107993927A (zh) | 2017-11-20 | 2017-11-20 | 提高晶圆混合键合强度的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107993927A (zh) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109585346A (zh) * | 2019-01-02 | 2019-04-05 | 长江存储科技有限责任公司 | 晶圆键合装置及晶圆键合方法 |
| WO2019218306A1 (en) * | 2018-05-17 | 2019-11-21 | Yangtze Memory Technologies Co., Ltd. | Methods and systems for adjusting wafer deformation during wafer bonding |
| US10840205B2 (en) | 2017-09-24 | 2020-11-17 | Invensas Bonding Technologies, Inc. | Chemical mechanical polishing for hybrid bonding |
| US11011494B2 (en) | 2018-08-31 | 2021-05-18 | Invensas Bonding Technologies, Inc. | Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics |
| US11158573B2 (en) | 2018-10-22 | 2021-10-26 | Invensas Bonding Technologies, Inc. | Interconnect structures |
| US11393779B2 (en) | 2018-06-13 | 2022-07-19 | Invensas Bonding Technologies, Inc. | Large metal pads over TSV |
| US11728313B2 (en) | 2018-06-13 | 2023-08-15 | Adeia Semiconductor Bonding Technologies Inc. | Offset pads over TSV |
| US11804377B2 (en) | 2018-04-05 | 2023-10-31 | Adeia Semiconductor Bonding Technologies, Inc. | Method for preparing a surface for direct-bonding |
| US11929347B2 (en) | 2020-10-20 | 2024-03-12 | Adeia Semiconductor Technologies Llc | Mixed exposure for large die |
| US12125784B2 (en) | 2023-08-17 | 2024-10-22 | Adeia Semiconductor Bonding Technologies Inc. | Interconnect structures |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104167372A (zh) * | 2014-08-08 | 2014-11-26 | 武汉新芯集成电路制造有限公司 | 一种混合键合方法 |
| CN105006440A (zh) * | 2015-06-24 | 2015-10-28 | 武汉新芯集成电路制造有限公司 | 一种真空键合大气加压混合键合方法 |
| US9466538B1 (en) * | 2015-11-25 | 2016-10-11 | Globalfoundries Inc. | Method to achieve ultra-high chip-to-chip alignment accuracy for wafer-to-wafer bonding process |
-
2017
- 2017-11-20 CN CN201711154806.6A patent/CN107993927A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104167372A (zh) * | 2014-08-08 | 2014-11-26 | 武汉新芯集成电路制造有限公司 | 一种混合键合方法 |
| CN105006440A (zh) * | 2015-06-24 | 2015-10-28 | 武汉新芯集成电路制造有限公司 | 一种真空键合大气加压混合键合方法 |
| US9466538B1 (en) * | 2015-11-25 | 2016-10-11 | Globalfoundries Inc. | Method to achieve ultra-high chip-to-chip alignment accuracy for wafer-to-wafer bonding process |
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10840205B2 (en) | 2017-09-24 | 2020-11-17 | Invensas Bonding Technologies, Inc. | Chemical mechanical polishing for hybrid bonding |
| US11552041B2 (en) | 2017-09-24 | 2023-01-10 | Adeia Semiconductor Bonding Technologies Inc. | Chemical mechanical polishing for hybrid bonding |
| US11804377B2 (en) | 2018-04-05 | 2023-10-31 | Adeia Semiconductor Bonding Technologies, Inc. | Method for preparing a surface for direct-bonding |
| US10553565B2 (en) | 2018-05-17 | 2020-02-04 | Yangtze Memory Technologies Co., Ltd. | Methods and systems for adjusting wafer deformation during wafer bonding |
| WO2019218306A1 (en) * | 2018-05-17 | 2019-11-21 | Yangtze Memory Technologies Co., Ltd. | Methods and systems for adjusting wafer deformation during wafer bonding |
| US11749645B2 (en) | 2018-06-13 | 2023-09-05 | Adeia Semiconductor Bonding Technologies Inc. | TSV as pad |
| US11955445B2 (en) | 2018-06-13 | 2024-04-09 | Adeia Semiconductor Bonding Technologies Inc. | Metal pads over TSV |
| US11393779B2 (en) | 2018-06-13 | 2022-07-19 | Invensas Bonding Technologies, Inc. | Large metal pads over TSV |
| US11728313B2 (en) | 2018-06-13 | 2023-08-15 | Adeia Semiconductor Bonding Technologies Inc. | Offset pads over TSV |
| US11011494B2 (en) | 2018-08-31 | 2021-05-18 | Invensas Bonding Technologies, Inc. | Layer structures for making direct metal-to-metal bonds at low temperatures in microelectronics |
| US11158573B2 (en) | 2018-10-22 | 2021-10-26 | Invensas Bonding Technologies, Inc. | Interconnect structures |
| US11756880B2 (en) | 2018-10-22 | 2023-09-12 | Adeia Semiconductor Bonding Technologies Inc. | Interconnect structures |
| CN109585346A (zh) * | 2019-01-02 | 2019-04-05 | 长江存储科技有限责任公司 | 晶圆键合装置及晶圆键合方法 |
| CN109585346B (zh) * | 2019-01-02 | 2021-05-18 | 长江存储科技有限责任公司 | 晶圆键合装置及晶圆键合方法 |
| US11929347B2 (en) | 2020-10-20 | 2024-03-12 | Adeia Semiconductor Technologies Llc | Mixed exposure for large die |
| US12125784B2 (en) | 2023-08-17 | 2024-10-22 | Adeia Semiconductor Bonding Technologies Inc. | Interconnect structures |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107993927A (zh) | 提高晶圆混合键合强度的方法 | |
| CN104167372A (zh) | 一种混合键合方法 | |
| CN103035482B (zh) | 硅片的临时键合方法 | |
| CN105140144A (zh) | 一种介质加压热退火混合键合方法 | |
| JP2008507844A (ja) | 複数の電子アセンブリの製造方法 | |
| US10535595B2 (en) | Conductive base embedded interconnect | |
| TW201946130A (zh) | 半導體裝置製造方法 | |
| CN104979226B (zh) | 一种铜的混合键合方法 | |
| TWI682512B (zh) | 熱壓結合器及其操作方法，以及用於細間距覆晶組裝的互連方法 | |
| CN106469688A (zh) | 半导体装置以及半导体装置的制造方法 | |
| JP2014120639A (ja) | パワーモジュール半導体装置 | |
| Roshanghias et al. | Thermosonic direct Cu pillar bonding for 3D die stacking | |
| CN102131353A (zh) | 连接组件的方法、电路组件的组合体和电路 | |
| US20140224409A1 (en) | Sintering Utilizing Non-Mechanical Pressure | |
| TWI798420B (zh) | 半導體裝置製造方法 | |
| EP0596393A1 (en) | Method of applying bumps on a semiconductor device and connecting it with a printed circuit board | |
| US20030059981A1 (en) | Semiconductor device, method of producing the same and semiconductor production equipment for carrying out the method | |
| Massa et al. | Process development for flip chip bonding with different bump compositions | |
| CN109671642A (zh) | 整平装置和整平一待整平物的方法 | |
| CN101587846B (zh) | 接合晶片的装置及方法及整平接合晶片的方法 | |
| KR20170011427A (ko) | 반도체 패키지의 범프 본딩 방법 및 이를 수행하기 위한 장치 | |
| CN111115549B (zh) | 低温封装结构及方法 | |
| US11488921B2 (en) | Multi-chip device, method of manufacturing a multi-chip device, and method of forming a metal interconnect | |
| CN202534636U (zh) | 半导体封装用间隔件的测试设备 | |
| JP6455837B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180504 |