CN107949902B - 用于材料移除的半导体装置处理方法 - Google Patents

用于材料移除的半导体装置处理方法 Download PDF

Info

Publication number
CN107949902B
CN107949902B CN201680051785.2A CN201680051785A CN107949902B CN 107949902 B CN107949902 B CN 107949902B CN 201680051785 A CN201680051785 A CN 201680051785A CN 107949902 B CN107949902 B CN 107949902B
Authority
CN
China
Prior art keywords
etching solution
semiconductor substrate
pool
air knife
air
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680051785.2A
Other languages
English (en)
Other versions
CN107949902A (zh
Inventor
T.L.奥尔森
W.B.罗杰斯
F.阿尔达斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Decca Technology Inc
Original Assignee
Decca Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Decca Technology Inc filed Critical Decca Technology Inc
Publication of CN107949902A publication Critical patent/CN107949902A/zh
Application granted granted Critical
Publication of CN107949902B publication Critical patent/CN107949902B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30604Chemical etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19Manufacturing methods of high density interconnect preforms
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67784Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations using air tracks
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/03Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/76Apparatus for connecting with build-up interconnects
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568Temporary substrate used as encapsulation process aid
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/034Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/034Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/03452Chemical vapour deposition [CVD], e.g. laser CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/034Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346Plating
    • H01L2224/03462Electroplating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/034Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346Plating
    • H01L2224/03464Electroless plating
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/036Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361Physical or chemical etching
    • H01L2224/03614Physical or chemical etching by chemical means only
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/038Post-treatment of the bonding area
    • H01L2224/0381Cleaning, e.g. oxide removal step, desmearing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/03Manufacturing methods
    • H01L2224/039Methods of manufacturing bonding areas involving a specific sequence of method steps
    • H01L2224/0391Forming a passivation layer after forming the bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05101Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/05111Tin [Sn] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05139Silver [Ag] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144Gold [Au] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001Internal layers
    • H01L2224/05099Material
    • H01L2224/051Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155Nickel [Ni] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/742Apparatus for manufacturing bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7501Means for cleaning, e.g. brushes, for hydro blasting, for ultrasonic cleaning, for dry ice blasting, using gas-flow, by etching, by applying flux or plasma
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7565Means for transporting the components to be connected
    • H01L2224/75651Belt conveyor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/76Apparatus for connecting with build-up interconnects
    • H01L2224/7665Means for transporting the components to be connected
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93Batch processes
    • H01L2224/94Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape
    • H01L2924/1816Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Abstract

本发明题为“用于材料移除的半导体装置处理方法”。本发明公开了一种从半导体基材上方移除材料层的至少一部分的方法,该方法可包括将蚀刻溶液分配在半导体基材上方以在材料层上形成蚀刻溶液池,其中蚀刻溶液池的覆盖区小于半导体基材的覆盖区。蚀刻溶液池以及半导体基材可相对于彼此移动。可用至少一个空气刀在半导体基材上限定蚀刻溶液池的池边界,使得蚀刻溶液池在蚀刻溶液池的覆盖区内蚀刻半导体基材上方的材料层。蚀刻溶液以及由蚀刻溶液池蚀刻的材料层的至少一部分可用至少一个空气刀移除。

Description

用于材料移除的半导体装置处理方法
相关申请
本专利申请要求2016年7月8日提交的美国临时专利申请62/189,952的权益,该临时专利申请的全部公开内容据此以引用方式并入本文。
技术领域
本公开整体涉及半导体装置以及用于从基材移除材料的方法,诸如从基材或半导体基材移除导电晶种层或光致抗蚀剂材料的非期望部分,该基材或半导体基材为诸如原生半导体晶圆、重构半导体晶圆、板材、扇出晶圆或板材、嵌入式晶粒板、芯片载体基材、印刷电路板(PCB)、印刷布线板、或它们的衍生物。用于从基材移除材料的方法也可适用于其他程序,诸如制造用于TV面板的液晶显示器(LCDs)、或其他类似应用,并且不限于晶圆级处理。
背景技术
半导体装置常见于现代电子产品中。半导体装置具有不同的电部件数量和密度。离散半导体装置通常含有一种类型的电部件,例如,发光二极管(LED)、小信号晶体管、电阻器、电容器、电感器、以及功率金属氧化物半导体场效晶体管(MOSFET)。集成半导体装置通常含有数百至数百万个电部件。集成半导体装置的示例包括微控制器、微处理器、电荷耦合装置(CCD)、太阳能电池、以及数字微镜装置(DMD)。
半导体装置执行多种多样的功能,诸如信号处理、高速计算、传输以及接收电磁信号、控制电子装置、将日光转变成电力、以及创建用于电视显示器的视觉投影。半导体装置见于娱乐、通信、功率转换、网络、计算机、以及消费性产品领域中。半导体装置也见于军事应用、航空、汽车、工业控制器、以及办公室设备中。
半导体装置利用半导体材料的电性质。半导体材料的原子结构允许通过施加电场或基极电流或通过掺杂程序来操纵其导电性。掺杂引入杂质至半导体材料中以操纵和控制半导体装置的导电性。
半导体装置含有有源和无源电结构。有源结构(包括双极性和场效晶体管)控制电流的流动。通过改变掺杂的电平以及电场或基极电流施加的电平,晶体管促进或限制电流的流动。无源结构(包括电阻器、电容器、以及电感器)创建执行各种电功能所需的电压与电流之间的关系。无源结构和有源结构电连接以形成电路,其使得半导体装置能够执行高速计算和其他有用的功能。
通常使用两个复杂的制造程序来制造半导体装置,即,前段制造和后段制造,各自可能涉及数百个步骤。前段制造涉及在半导体晶圆的表面上形成多个半导体晶粒。每个半导体晶粒通常是相同且含有通过电连接有源和无源部件而形成的电路。后段制造涉及从晶圆成品单切单个半导体晶粒以及封装该晶粒以提供结构支撑和环境隔离。如本文中所使用,术语“半导体晶粒”是指该词语的单数形式和复数形式两者,并且因此可指单个半导体装置和多个半导体装置两者。
半导体制造的一个目标是生产较小的半导体装置。较小装置通常消耗较少电力、具有较高性能,并且可更有效率地生产。此外,较小半导体装置具有较小的覆盖区,这对于较小终端产品而言是期望的。较小的半导体晶粒尺寸可通过改善前段程序来实现,从而产生具有较小、较高密度的有源和无源部件的半导体晶粒。后段程序可通过改善电互连和封装材料而产生具有较小覆盖区的半导体装置封装。
半导体晶粒的后段处理包括多种表面安装技术(SMT),其用于将半导体晶粒或集成电路连接至基材和PCB的表面而无需使用PCB中的通孔。四面扁平封装(QFP)使用包括从封装的四个侧边中的每个侧边延伸的引线的SMT,该引线有时称为“鸥翼引线”。QFP引线在该封装内的半导体晶粒与该QFP所安装的PCB或基材之间提供电输入/输出(I/O)互连。其他SMT封装是以无引线方式制造的,并且通常称为扁平无引线封装。扁平无引线封装的示例为四面扁平无引线(QFNs)封装和双面扁平无引线(DFN)封装。QFN封装常规地包括通过线接合连接至引线架的半导体晶粒,该引线架用于封装的I/O互连。
前段制造和后段制造均可包括将材料从半导体装置或半导体基材移除的程序或步骤,诸如导电层如晶种层的非期望部分的移除,或另一非期望材料诸如光敏或光致抗蚀剂材料的全部或部分的移除。传统上,非期望材料的移除已利用激光烧蚀或蚀刻而实现。非期望材料的蚀刻传统上已在浴中执行或通过在盆中旋转来执行。
将蚀刻溶液施用至待移除的材料传统上已通过将待移除的材料(连同该材料已形成于上的晶圆或板材)浸入容纳在大盆或大槽中的蚀刻溶液的浴中实现。该浴中的蚀刻溶液传统上容纳在于该浴内,以避免蚀刻溶液的泄漏和浪费,并且在一些浸没系统的情况下,也可包括在该晶圆或板材进入和离开该浴的地方包括滚动密封。滚动密封将压力施加至插入该浴中的板材、晶圆、或其他物体。传统上,结构支撑件(诸如伪金属特征)添加或包括在晶圆或板材上,以在晶圆和晶圆结构穿过每个滚动密封时防止来自滚动密封的压力使晶圆或晶圆结构断裂或损坏。
在一些情况下,使用盆并旋转晶圆的蚀刻程序还已用于处理半导体晶圆。考虑到程序时间可能超过10分钟并且可能需要对于多个盆和相关自动化进行显著的资本设备投资,因而用于蚀刻半导体晶圆的盆式方法明显更加昂贵。在一些情况下,盆式方法的确具有单次使用化学溶液的程序控制和维护优点,从而免于与浸没方法相关联的再循环浴的维护。
发明内容
半导体制造存在一个改良的机会。因此,在一个方面中,一种从半导体装置移除材料的方法可包括提供半导体基材,该半导体基材包括长度L、第一表面以及与第一表面相对的第二表面。材料层可形成于该半导体基材的第一表面上方。输送器可具有设置在该输送器上方的第一空气刀和设置在该输送器上方并与第一空气刀偏移距离D的第二空气刀,该距离D小于该半导体基材的长度L。该半导体基材可放置在输送器上,其中材料层取向成背离输送器,该半导体基材放置在输送器上并在第一空气刀之前且在第二空气刀之前。该半导体基材可沿输送器且在第一空气刀下方前进,使得半导体基材的一部分设置在第一空气刀与第二空气刀之间。蚀刻溶液池可通过将蚀刻溶液分配到半导体基材的设置在第一空气刀与第二空气刀之间的部分上方的材料层上而形成。设置在第一空气刀与第二空气刀之间的材料层的一部分可用该蚀刻溶液池来蚀刻。蚀刻溶液池以及被该蚀刻溶液池蚀刻的该材料层的至少一部分可通过使半导体基材沿输送器移动并经过第二空气刀而从半导体基材的表面移除。
从半导体装置移除材料的方法可进一步包括:半导体基材包括原生半导体晶圆、重构半导体晶圆、板材、扇出晶圆或板材、嵌入式晶粒板、芯片载体基材、印刷电路板(PCB)、或印刷布线板。第一空气刀和第二空气刀可由包括1mm至20mm的宽度和大于200mm的长度的空气流形成,其中空气流以大于或等于每秒0.1米的速度移动。蚀刻溶液池可以在每分钟50至100毫米范围内的速率跨半导体基材移动,以向该材料层提供充分时间以及对该蚀刻溶液池的充分暴露以在15至300秒内完全移除。第一空气刀和第二空气刀可搅动在待被移除的材料层上的蚀刻溶液池以改善蚀刻。
在另一个方面中,一种从半导体基材上方移除材料层的至少一部分的方法可包括将蚀刻溶液分配在半导体基材上方以在半导体基材上方的材料层上形成蚀刻溶液池,其中蚀刻溶液池的覆盖区小于半导体基材的覆盖区,以及进行使蚀刻溶液池相对于半导体基材移动或使半导体基材相对于蚀刻溶液池移动中的至少一者。可用至少一个空气刀在半导体基材上限定蚀刻溶液池的池边界,使得蚀刻溶液池在蚀刻溶液池的覆盖区内蚀刻在半导体基材上方的材料层。蚀刻溶液以及被该蚀刻溶液池蚀刻的材料层的至少一部分可用至少一个空气刀移除。
从半导体基材上方移除材料层的至少一部分的方法可进一步包括:半导体基材包括原生半导体晶圆、重构半导体晶圆、板材、扇出晶圆或板材、嵌入式晶粒板、芯片载体基材、印刷电路板(PCB)、或印刷布线板。进行使蚀刻溶液池相对于半导体基材移动或使半导体基材相对于蚀刻溶液池移动中的至少一者可进一步包括:将半导体基材放置在使半导体基材相对于至少一个空气刀的固定位置移动的输送器上。进行使蚀刻溶液池相对于半导体基材移动或使半导体基材相对于蚀刻溶液池移动中的至少一者可进一步包括使至少一个空气刀相对于半导体基材的固定位置移动。进行使蚀刻溶液池相对于半导体基材移动或使半导体基材相对于蚀刻溶液池移动中的至少一者可进一步包括使至少一个空气刀在第一方向上移动并使半导体基材在与第一方向基本上相反的第二方向上移动。围限半导体基材上的蚀刻溶液可通过第一空气刀和与第一空气刀偏移的第二空气刀来进行。第一空气刀和第二空气刀可由包括1mm至20mm的宽度和大于200mm的长度的空气流形成,其中空气流以大于或等于每秒0.1米的速度移动。蚀刻溶液以及被该蚀刻溶液池蚀刻的材料层的至少一部分可由第二空气刀移除。
在另一个方面中,一种从半导体基材上方移除材料层的至少一部分的方法可包括提供第一空气刀、提供与第一空气刀偏移的第二空气刀,该偏移在第一空气刀与第二空气刀之间限定蚀刻区域,以及使半导体基材、第一空气刀、或第二空气刀中的至少一者移动,使得半导体基材穿过蚀刻区域。蚀刻溶液可在蚀刻区域中被分配到半导体基材上方的材料层上以形成蚀刻溶液池。在蚀刻区域内的材料层的一部分可用该蚀刻溶液池蚀刻,并且该蚀刻溶液池以及被该蚀刻溶液池蚀刻的材料层的至少一部分可从半导体基材移除。
从半导体基材上方移除材料层的至少一部分的方法可进一步包括:半导体基材包括原生半导体晶圆、重构半导体晶圆、板材、扇出晶圆或板材、嵌入式晶粒板、芯片载体基材、印刷电路板(PCB)、或印刷布线板。进行使蚀刻溶液池相对于半导体基材移动或使半导体基材相对于蚀刻溶液池移动中至少一者可进一步包括:将半导体基材放置在使半导体基材相对于至少一个空气刀的固定位置移动的输送器上。进行使蚀刻溶液池相对于半导体基材移动或使半导体基材相对于蚀刻溶液池移动中的至少一者可进一步包括使至少一个空气刀相对于半导体基材的固定位置移动。进行使蚀刻溶液池相对于半导体基材移动或使半导体基材相对于蚀刻溶液池移动中的至少一者可进一步包括使至少一个空气刀在第一方向上移动并使半导体基材在与第一方向基本上相反的第二方向上移动。第一空气刀和第二空气刀可由包括1mm至20mm的宽度和大于200mm的长度的空气流形成,其中该空气流以大于或等于每秒0.1米的速度移动。该方法可进一步包括用第一空气刀和第二空气刀围限半导体基材上的蚀刻溶液池,以及由第二空气刀移除蚀刻溶液池以及被蚀刻的材料层的至少一部分。
参照具体实施方式和附图以及权利要求书,前述和其他方面、特征和优点对于本领域的普通技术人员将是显而易见的。
附图说明
图1A至1C示出原生晶圆或基材,其包括多个半导体晶粒和设置在该多个半导体晶粒上方的导电层。
图2A至2E示出嵌入式晶粒板或基材,其包括耦接至导电互连的多个半导体晶粒和设置在该多个半导体晶粒上方的导电层。
图3A至3E示出将蚀刻溶液池用于从基材的表面移除材料的各个阶段。
图4A至4F示出将蚀刻溶液池用于从基材的表面移除材料的各个阶段相片。
具体实施方式
在下列说明中参照说明书附图,本公开包括一个或多个方面或实施方案,其中类似的标号表示相同或相似的元件。本领域技术人员将了解,本说明意在涵盖如在本公开的实质和范围内所可能包括的替代方案、修改、以及等同物,如由受以下公开和附图所支持的所附权利要求和其等同物限定的。在本说明中,为了提供本公开的充份理解,提出了许多具体细节,诸如具体构型、组成、以及程序等。在其他情况中,为了不混淆本公开,未描述熟知的程序和制造技术的具体细节。此外,图中所示的各种实施方案是说明性代表并且不必按比例绘制。
本公开、其方面以及具体实施方式不限于本文公开的特定设备、材料类型、或其他系统部件示例、或方法。设想到与制造和封装一致的本领域已知的许多附加部件、制造和组装程序与本公开的具体实施一起使用。因此,例如,虽然公开了具体实施方式,但是此类实施方式和实施的组件可包括如本领域中已熟知的用于此类系统和实施的部件的任何部件、型号、类型、材料、版本、量、等等,此类系统和实施的部件与意图的操作一致。
本文中所使用的字词“示例性”、“示例”、或其各种形式意指用作示例、实例、或图解阐释。本文描述为“示例性”或“示例”的任何方面或设计不必被视为优选的或优于其他方面或设计。另外,示例仅为了清楚和理解的目的而提供并且并非意在以任何方式限制或限定所公开的目标物或本公开的相关部分。应当理解,可以呈现具有不同范围的无数附加或替代示例,但已为了简洁的目的而省略。
半导体装置通常使用两个复杂的制造程序制造:前段制造和后段制造。前段制造涉及在半导体晶圆的表面上形成多个晶粒。该晶圆上的每个晶粒含有电连接以形成功能电路的有源电部件和无源电部件。有源电部件(诸如晶体管和二极管)具有控制电流的流动的能力。无源电部件(诸如电容器、电感器、电阻器和变压器)创建执行电路功能所需的电压与电流之间的关系。
无源部件和有源部件通过一系列程序步骤形成于半导体晶圆的表面上方,包括掺杂、沉积、光刻法、蚀刻、以及平坦化。掺杂通过诸如离子注入或热扩散的技术而引入杂质至半导体材料中。掺杂程序修改有源装置中的半导体材料的导电性,将半导体材料转变成绝缘体、导体,或响应于电场或基极电流而动态地改变半导体材料导电性。晶体管含有被布置为所需的不同类型和掺杂程度的区域,以在施加电场或基极电流时使得晶体管能够促进或限制电流的流动。
有源部件和无源部件由具有不同电性质的材料的层形成。可通过各种沉积技术来形成层,沉积技术部分地根据沉积的材料的类型来决定。例如,薄膜沉积可涉及化学气相沉积(CVD)、物理气相沉积(PVD)、电解电镀、以及无电解电镀程序。每个层通常被图案化以形成有源部件的部分、无源部件的部分、或部件之间的电连接的部分。
可使用光刻法将层图案化,光刻法涉及将光敏材料(例如,光致抗蚀剂)沉积于待图案化的层上方。使用光将图案从光罩转移至光致抗蚀剂。在一个实施方案中,使用溶剂移除光致抗蚀剂图案的经受光的部分,从而暴露待图案化的下方层的部分。在另一实施方案中,使用溶剂移除光致抗蚀剂图案的未经受光的部分(负光致抗蚀剂),从而暴露待图案化的下方层的部分。移除光致抗蚀剂的其余部分,从而留下经图案化的层。另选地,一些类型材料通过使用诸如无电解和电解电镀的技术将该材料直接沉积于通过先前沉积/蚀刻程序形成的区或空隙中而图案化。
图案化是移除半导体晶圆表面上的顶部层的部分的基本操作。可使用光刻法、光罩、掩蔽、氧化物或金属移除、摄影和模板印刷、以及显微蚀刻来移除半导体晶圆的部分。光刻法包括将图案形成于比例光罩或光罩中;以及转移该图案至半导体晶圆的表面层。光刻法以两步骤式程序在半导体晶圆的表面上形成有源和无源部件的水平尺寸。首先,将比例光罩或光罩上的图案转移至光致抗蚀剂层。光致抗蚀剂是在受曝光时经历结构和性质改变的光敏材料。改变光致抗蚀剂的结构和性质的程序作为负型作用光致抗蚀剂或正型作用光致抗蚀剂发生。其次,将光致抗蚀剂层转移至晶圆表面中。转移在蚀刻移除半导体晶圆的顶部层的未被光致抗蚀剂覆盖的部分时发生。光致抗蚀剂的化学使得该光致抗蚀剂基本上保持完好,并且在移除半导体晶圆的顶部层的未被光致抗蚀剂覆盖的部分时,抵抗被化学蚀刻溶液移除。可根据使用的特定抗蚀剂和期望结果来修改形成、曝光以及移除光致抗蚀剂的程序,以及修改移除半导体晶圆的一部分的程序。
在负型作用光致抗蚀剂中,光致抗蚀剂被曝光,并且在已知为聚合的程序中从可溶状况改变至不可溶状况。在聚合中,未聚合材料曝光或暴露于能量源,并且聚合物形成交联材料,该交联材料为抗蚀剂。在大多数负型抗蚀剂中,聚合物为聚异戊二烯。用化学溶剂或显影剂移除可溶部分(即,未曝光的部分)在抗蚀剂层中留下对应于比例光罩上的不透明图案的孔洞。图案存在于不透明区域中的光罩称为清场光罩。
在正型作用光致抗蚀剂中,光致抗蚀剂被曝光并且在已知为光溶解的程序中从相对非可溶状况改变至更可溶状况。在光溶解中,相对不可溶抗蚀剂被曝光于适当的光能量并且转换成较可溶状态。在显影程序中,可通过溶剂移除光致抗蚀剂的经光溶解部分。基本正光致抗蚀剂聚合物为苯酚-甲醛聚合物,还称为苯酚-甲醛酚醛树脂。用化学溶剂或显影剂移除可溶部分(即,被曝光的部分)在抗蚀剂层中留下对应于比例光罩上的透明图案的孔洞。图案存在于透明区域中的光罩称为暗场光罩。
在移除半导体晶圆的未被光致抗蚀剂覆盖的顶部部分之后,移除光致抗蚀剂的其余部分,从而留下经图案化的层。另选地,一些类型材料通过使用诸如无电解和电解电镀的技术将该材料直接沉积到通过先前沉积/蚀刻程序形成的区或空隙中而图案化。
将材料的薄膜沉积于现有图案上方可增大下方图案并创建非均匀平坦表面。均匀平坦的表面对于生产较小且更致密堆栈的有源部件和无源部件而言可能是有利的或必须的。可使用平坦化来从晶圆的表面移除材料并且生产均匀平坦表面。平坦化涉及用抛光垫抛光晶圆的表面。在抛光期间将研磨材料和腐蚀性化学品添加至晶圆的表面。或者,将机械研磨用于平坦化而不使用腐蚀性化学品。在一些实施方案中,单纯机械研磨通过使用带式研磨机、标准晶圆背磨机、或其他类似机器来实现。组合的研磨机械作用和化学腐蚀作用移除任何不规则形貌,从而导致均匀平坦的表面。
后段制造是指将晶圆成品切割或单切成单个半导体晶粒,然后封装半导体晶粒以达到结构支撑和环境隔离。为了单切半导体晶粒,可沿晶圆的被称为锯道或划线的非功能区域切割晶圆。使用激光切割工具或锯刃来单切晶圆。在单切之后,将单个半导体晶粒安装至封装基材,该封装基材包括用于与其他系统部件互连的接针或接触垫。接着,形成于半导体晶粒上方的接触垫连接至封装内的接触垫。可用焊料凸块、柱形凸块、导电膏、重分布层、或线接合来制作电连接。将包封材料或其他模制材料沉积于封装上方以提供物理支撑和电隔离。接着,将封装成品插入电系统中,并且使半导体装置的功能可供其他系统组件使用。
电系统可为使用该半导体装置来执行一种或多种电功能的独立式系统。或者,电系统可为较大系统的次部件。例如,电系统可为移动电话、个人数字助理(PDA)、数字视频摄影机(DVC)、或其他电子通信装置的一部分。或者,电系统可为可插入计算机中的图形卡、网络接口卡、或其他信号处理卡。半导体封装可包括微处理器、存储器、特殊应用集成电路(ASIC)、逻辑电路、模拟电路、RF电路、离散装置、或其他半导体晶粒或电部件。微型化和重量减轻对于产品的市场接受度而言可能是有利或必要的。半导体装置之间的距离必须缩短以实现更高密度。
通过将一个或多个半导体封装组合在单基材上方,制造商可将预先制作的部件并入电子装置和系统中。因为半导体封装包括精密的功能,电子装置可使用较不昂贵的部件和流线型生产程序来制造。所得装置不太可能发生故障并且制造较不昂贵,从而降低消费者的成本。
图1A至1C示出多个半导体晶粒,其已根据以上所概述的前段制造方法和程序形成。更具体地,图1A示出半导体晶圆或半导体基材10,其具有用于结构支撑的基底基材材料12,诸如但不限于硅、锗、砷化镓、磷化铟、或碳化硅。通过如上所述的非作用晶粒间晶圆区或锯道16分开的多个半导体晶粒或部件14形成在晶圆10上。锯道16提供切割区以将半导体晶圆10单切成单个半导体晶粒14。
图1B示出半导体晶圆10的一部分的剖视图。每个半导体晶粒14具有背侧或背表面18和与该背侧相背对的有源表面20。有源表面20含有模拟电路或数字电路,该模拟电路或数字电路实施为形成在晶粒内的有源装置、无源装置、导电层、以及介电层,并且根据晶粒的电设计和功能而电互连。例如,电路可包括形成在有源表面20内的一个或多个晶体管、二极管、以及其他电路组件,以实施模拟电路或数字电路,诸如DSP、ASIC、存储器、或其他信号处理电路。半导体晶粒14也可含有用于RF信号处理的IPD,诸如电感器、电容器、以及电阻器。
导电层或接触垫22使用PVD、CVD、电解电镀、无电解电镀程序、或其他适合的金属沉积程序形成在有源表面20上方。导电层22可为铝(Al)、铜(Cu)、锡(Sn)、镍(Ni)、金(Au)、银(Ag)、或其他适合的导电材料的一个或多个层。导电层22用作接触垫或接合垫,其电耦接或连接至有源表面20上的电路。导电层22可形成为并排设置成距半导体晶粒14的边缘第一距离的接触垫,如图1B所示。或者,导电层22可形成为偏移排列成多列的接触垫,使得第一列接触垫距晶粒的边缘第一距离设置,并且与该第一列交替排列的第二列接触垫距晶粒的边缘第二距离设置。
图1C示出可选的绝缘层或钝化层26,其适形地施加在有源表面20上方和导电层22上方。绝缘层26可包括使用PVD、CVD、网版印刷、旋转涂布、喷洒涂布、烧结、热氧化、或其他适合的程序施加的一个或多个层。绝缘层26可含有但不限于下列的一个或多个层:二氧化硅(SiO2)、氮化硅(Si3N4)、氮氧化硅(SiON)、五氧化二钽(Ta2O5)、氧化铝(Al2O3)、聚合物、聚酰亚胺、苯环丁烯(BCB)、聚苯并唑(polybenzoxazoles,PBO)、或具有类似绝缘和结构性质的其他材料。或者,半导体晶粒14不使用任何PBO层来进行封装,并且绝缘层26可由不同材料形成或完全省略。在另一个实施方案中,绝缘层26包括形成在有源表面20上方且不设置在导电层22上方的钝化层。当绝缘层26存在且形成在导电层22上方时,则形成完全穿过绝缘层26的开口,以暴露导电层22的至少一部分供后续机械互连和电互连。或者当省略绝缘层26时,将导电层22暴露用于后续电互连而无需形成开口。
图1C还示出晶种层或导电层28形成在导电层22上方且耦接或连接至导电层22。可使用图案化和金属沉积程序(诸如印刷、PVD、CVD、溅镀、电解电镀、无电解电镀、金属蒸镀、金属溅镀、或其他适合的金属沉积程序)将晶种层28直接形成在导电层22上。晶种层28可为Al、Cu、Sn、Ni、Au、Ag、Ti/Cu、TiW/Cu、或耦合剂/Cu的一个或多个层。晶种层28可通过溅镀、通过无电解电镀、通过沉积层压Cu箔并结合无电解电镀、或其他适合的程序来沉积。在一个实施方案中,晶种层28可为平坦或基本上平坦的,覆盖整个绝缘层26、绝缘层26中的开口、以及接触垫22。晶种层28也可覆盖半导体晶粒14和锯道16。
图1C进一步示出导电层、导电图案、或RDL 30形成或设置在晶种层28上方以形成导电互连结构,诸如RDL、迹线、接触垫,或者扇入、扇出或其他互连结构的其他部分。导电层30可为Al、Cu、Sn、Ni、Au、Ag、或其他适合的导电材料的一个或多个层。导电层30的沉积可使用包括晶种层28作为添加程序的部分的类晶圆处理,诸如PVD、CVD、电解电镀、无电解电镀程序、或其他适合的程序。在一个实施方案中,导电层30通过使用导电层30作为电镀表面的电镀程序而形成于晶种层28上方。导电层30可在接触垫22和其他后续形成的封装结构之间提供机械和电互连,该机械和电互连包括提供用于在半导体晶粒14与最终半导封装外部的点之间的电信号传输的凸块或封装互连结构。
可将不在导电层30的覆盖区内的晶种层28的一部分移除以提供电绝缘,并避免含有半导体晶粒14的最终封装沿导电层30短路。在一些情况中,绝缘光敏材料或抗蚀剂层可形成在晶种层28上方并限定导电层30将形成于其内的区域或路径。在将导电层30形成在晶种层28上之后,绝缘层可通过剥除程序来移除。同样地,通过移除导电层30而暴露的晶种层28的部分可通过蚀刻程序来移除。换句话讲,不在导电层30的覆盖区内或未经导电层30覆盖的晶种层28的部分可通过蚀刻程序来移除。在移除晶种层28的部分之后,晶种层28的覆盖区和导电层30的覆盖区可为彼此相同或基本上相同,如图1C中所示。关于用于移除半导体基材上的层的程序的附加细节,诸如晶种层28的移除和绝缘层从晶种层28的表面上方的移除,诸如通过剥除或蚀刻,参照图3A至3E在下文中讨论。
图1C进一步示出可利用研磨机34对晶圆10进行可选的研磨操作以平坦化背表面18并减小晶圆10的厚度。也可使用化学蚀刻以移除和平坦化晶圆10的一部分。在对半导体晶粒10和半导体晶粒14进行后续处理之前或之后,也可使用锯片或激光切割工具通过锯道16将晶圆10单切成单个半导体晶粒14。
图2A示出半导体晶粒14,其类似于来自图1A和1B的半导体晶粒14,其中电互连结构38可以可选地耦接到半导体晶粒14。电互连结构38可形成为铜圆柱、铜柱、或铜杆,并且设置在接触垫22上方并耦接或连接至接触垫22。可使用图案化和金属沉积程序(诸如印刷、PVD、CVD、溅镀、电解电镀、无电解电镀、金属蒸镀、金属溅镀、或其他适合的金属沉积程序)将互连结构38直接形成于接触垫22上。互连结构38可为Al、Cu、Sn、Ni、Au、Ag、钯(Pd)或其他适合的导电材料的一个或多个层并且可包括一个或多个UBM层。在一个实施方案中,光致抗蚀剂层可沉积于半导体晶粒14和接触垫22上方。可通过蚀刻显影程序曝光和移除光致抗蚀剂层的一部分。之后电互连接构38可使用选择性电镀程序在光致抗蚀剂的经移除部分中以及接触垫22上方形成为铜柱。可移除光致抗蚀剂层,从而留下互连结构38,其提供相对于有源表面20和绝缘层26(如果存在)的后续机械和电互连并提供间距。优选的是,互连结构包括在10至100微米(μm)、20μm至50μm的范围内、或约35μm的高度。
具有可选电互连结构38的半导体晶粒14可设置在板材或嵌入式晶粒板50内并且形成该板材或嵌入式晶粒板50的部分。粘合剂41能够可选地设置在半导体晶粒14的背侧18上。粘合剂41可为热环氧化物、环氧树脂、B阶段环氧膜、具有可选丙烯酸聚合物的紫外线(UV)B阶段膜、或其他适合的材料。在一个实施方案中,在半导体晶粒14安装在临时载体上方或安装至该临时载体之前,粘合剂41可设置在背侧18上方,该临时载体可用于嵌入式晶粒板50的形成。
半导体晶粒14可由板材50内的空间或间隙40隔开,空间40提供用于随后形成的扇出互连结构的区域。间隙40的尺寸包括足够空间用于可选地安装半导体装置或待包括于最终半导体装置或封装(诸如FOWLP)内的部件。空间40可用包封材料42维持并在半导体晶粒14之间填充,包封材料42可使用膏印刷、压缩模制、转移模制、液体包封材料模制、层压、真空层压、旋转涂布、或其他适合的施用器来沉积。包封材料42可为聚合物复合材料,诸如含填料的环氧树脂、含填料的环氧丙烯酸酯、或含适当填料的聚合物。包封材料42可形成为单材料,其设置在半导体晶粒14和电互连结构38上方和周围。包封材料42可与电互连结构38的侧壁39接触,并且还设置在互连结构38之间。
板材50可以可选地进行固化程序以固化包封材料42。板材50可包括具有任何形状和尺寸的覆盖区或形状因子。在一些情况中,板材50可包括类似于基材10的形状因子的形状因子(诸如300毫米(mm)半导体晶圆)并包括具有300mm的直径的圆形覆盖区。板材50(如基材10)可具有任何期望的尺寸或形状,诸如圆形、方形、或矩形,此类形状可由任何期望的尺寸形成。
图2A还示出板材50可利用研磨机34进行可选的研磨操作以将表面平坦化并减小板材的厚度。也可使用化学蚀刻以移除并将板材50中的包封材料42的一部分平坦化。因此,互连结构38的表面可相对于包封材料42在板材50的外表面或周边暴露,以在半导体晶粒14与随后形成的互连结构之间提供电连接。
图2B示出晶种层或导电层62形成在板材50上方。晶种层62可为Al、Cu、Sn、Ni、Au、Ag、Ti/Cu、TiW/Cu、或耦合剂/Cu的一个或多个层。晶种层62通过溅镀、通过无电解电镀、通过沉积层压Cu箔并结合无电解电镀、或其他适合的程序来沉积。在一个实施方案中,晶种层62可为平坦的并且覆盖板材50的整个覆盖区。因此,导电层62可覆盖以下两者:半导体晶粒14上方的顶部表面或区域,以及设置在半导体晶粒的覆盖区外部的周围区,诸如间隙40。
图2B进一步示出绝缘或钝化层64适形地施加在板材50上方并接触导电层62。绝缘层64可为使用PVD、CVD、网版印刷、旋转涂布、喷洒涂布、烧结、或热氧化施加的一个或多个层。绝缘层64含有SiO2、Si3N4、SiON、Ta2O5、Al2O3、聚酰亚胺、BCB、PBO、光敏层、或其他具有类似绝缘和结构性质的材料的一个或多个层。在一个实施方案中,绝缘层64为干膜抗蚀剂层。
图2C示出绝缘层64可被图案化,并且绝缘层64的一部分可通过蚀刻、激光钻孔、机械钻孔、或其他适合的程序来移除,以形成完全穿过绝缘层64的开口66并且暴露导电层62。绝缘层64可经图案化以利于导电层、导电图案层、或RDL 68的后续形成。导电层68可包括可形成在绝缘层64中的开口66内的垫体和迹线,作为用于半导体晶粒14的扇出互连结构的部分。
图2D(接续自图2C)示出板材50的一部分的剖视图,其中导电层68经图案化并设置在包封材料42、互连件38、以及晶种层62上方,以形成RDL而作为互连结构的部分。导电层68可为Al、Cu、Sn、Ni、Au、Ag、或其他适合的导电材料的一个或多个层。导电层68的沉积或形成可在模制板材上使用利用晶种层28作为添加程序的部分的类晶圆处理,诸如PVD、CVD、电解电镀、无电解电镀程序、或其他适合的程序。在一个实施方案中,导电层68通过使用导电层62作为电镀表面的电镀程序而形成于晶种层62上方。导电层68可在电互连结构38和后续形成的凸块或封装互连结构之间提供机械和电互连,此类凸块或封装互连结构提供用于在半导体晶粒14与最终半导封装外部的点之间的电信号传输。
图2E示出在移除绝缘层64并移除晶种层62的通过开口66暴露的部分或未在绝缘层64的覆盖区内所含有的部分之后的板材50。晶种层62的未由导电层68覆盖的部分被移除,以利于在不造成穿过晶种层62的封装内的电短路的状况下,后续通过电镀程序形成附加导电结构。在一个实施方案中,绝缘层64为通过剥除程序移除的抗蚀剂层,并且导电层62为通过蚀刻程序移除的晶种层。无论哪种情况,晶种层62和绝缘层64的期望部分的移除可通过使用蚀刻溶液池或剥除溶液池来实现,如以下参照图3A至3E和4A至4F所更详细描述。
图3A示出基板70可用作使用蚀刻溶液池或剥除溶液池90的方法的部分,该方法用于蚀刻或移除在半导体制造的情况中使用的材料72。尽管不限于半导体制造或半导体封装,但为了论述的方便简单起见,蚀刻溶液池90的使用关于半导体制造中的常规蚀刻程序以及关于将蚀刻溶液池90用于改良的半导体制造方法而在下文描述。然而,用于蚀刻或剥离溶液池90的此类途径和方法也可适用于其他程序,诸如在制造用于TV面板的液晶显示器(LCD)、或其他类似应用中的程序,并且不限于晶圆级处理或半导体装置。
图3A(接续自图1C或2E)示出基材70,其包括半导体基材、原生半导体晶圆、重构半导体晶圆、板材、扇出晶圆或板材、嵌入式晶粒板、芯片载体基材、PCB、印刷布线板、或它们的衍生物,并且可相似或相同于晶圆10或板材50。基材70包括第一或顶部表面72和与该第一表面相对的第二或底部表面74。基材70包括长度L,当形成包括圆形覆盖区的基材70时,长度L等于基材70的直径。
材料或材料层76可由设置在基材70上方和设置在第一表面72上方的一个或多个层形成。材料76也可形成在第一表面74上方或直接接触第一表面74。材料76可包括导电层、导电晶种层、绝缘层、光致抗蚀剂材料、或光致抗蚀剂材料的一个或多个层,并且可相似或相同于晶种层28、形成在晶种层28上方的绝缘层、晶种层62、或绝缘层64中的一者或多者。因此,虽然待移除的非期望材料76在例如半导体制造或封装的情况中,可包括用于形成电镀重分布层(RDL)的导电晶种层,但材料76无需限于晶种层,或者限于用于半导体产品的制备或制造方法。
图3A还示出输送器80,可将基材70放置至其上以用于输送或移动基材70供后续处理。在一些情况中,输送器80可包括多个滚筒或滚轮82,其旋转以使基材70沿输送器80前进。滚筒82可耦接至允许输送器80输送物体(诸如基材70)的一个或多个移动驱动元件,诸如转轴。基材70可仅安置在输送器80上方或放置在输送器80上方而没有附加机械附接,并且可通过因基材70的底部表面74与输送器80之间的接触而引起的摩擦力,使基材70沿输送器80前进。或者,可使用附加机械附接(诸如夹具),以及使基材70沿期望路径并以期望速度前进的输送器80的任何期望布置。在一些情况中,超过基材70与输送器之间的摩擦力的有限、最低、或无附加附接机构可用于限制处理时间,并消除或缩短将基材70耦接至输送器80所需的时间。作为非限制性示例,图3A至3E中所示的输送器80使物体从输送器80左侧移动至输送器80右侧,虽然仍可使用其他布置,诸如右至左或其他布置。
输送器80可包括宽度Wc,其基本上等于或大于将使用的一个或多个基材70的尺寸,诸如针对单基材70,宽度Wc大于或等于200mm、300mm、或600mm、或更大,并且针对要以并排布置进行处理的多个基材70,宽度Wc则更宽。输送器80可包括宽度Wc,其基本上等于、小于、或大于第一空气刀生成器100、第二空气刀生成器102、第一空气刀104、或第二空气刀106中的一者或多者的长度La。输送器80的长度Lc和输送器80使基材70前进的速度也可被控制和修改,取决于用于材料76的特定蚀刻或移除程序所需的时间量。
一个或多个空气刀生成器、风扇、或鼓风机,以及一个或多个空气刀也可设置在输送器80上方,空气刀操纵或控制基材70上的蚀刻溶液池90以移除材料76。更具体地,图3A示出提供设置在输送器80上方的第一空气刀生成器100,并进一步提供设置在输送器80上方且与第一空气刀100偏移距离D的第二空气刀生成器102,该距离D小于基材70的长度Ls。为了方便说明起见,要经过基材70的第一空气刀生成器(例如,示出在说明书附图左侧的空气刀生成器)称为第一空气刀生成器100。同样地,第二空气刀生成器102为要经过基材70的第二空气刀生成器(例如,示出在说明书附图右侧的空气刀生成器)。空气刀生成器各自可生成一个或多个空气刀,因此第一空气刀生成器100可生成设置在输送器80上方的第一空气刀104。同样地,第二空气刀生成器102可生成设置在输送器80上方且与第一空气刀102偏移距离D的第二空气刀106,该距离D小于基材70的长度Ls。
第一空气刀104和第二空气刀106可为空气的区域或区带,诸如分别从第一空气刀生成器和第二空气刀生成器100和102离开、流出、或吹出的加压或压缩空气,并且围限在特定界限内或在期望区域内。图3A的剖视图示出生成空气刀104和106各自可包括空气刀宽度Wa。空气刀104和106可为细且长的,形状类似于刀片。在一些情况中,第一空气刀104和第二空气刀106的宽度Wa可彼此相等或基本上彼此相等,而在其他情况中,第一空气刀104和第二空气刀106的宽度Wa可彼此不同。第一空气刀104和第二空气刀106的宽度Wa也可等于或基本上等于第一空气刀生成器100和第二空气刀生成器102的宽度。无论哪种情况,宽度Wa可在1mm至20mm、或1mm至40mm的范围内。在一些情况中,第一空气刀104的宽度Wa可相同于或基本上相同于第一空气刀生成器100的宽度。第一空气刀104和第二空气刀106也可包括长度La,其垂直于或基本上垂直于宽度Wa,并且在图3A所示的视图中延伸进入页面。长度La可大于200mm、大于300mm、大于600mm、或大于基材70的宽度Ws、或者大于或等于输送器80的宽度。因此,蚀刻区域A可由长度等于或基本上等于距离D,且宽度等于或基本上等于长度La的区域来限定。第一空气刀104和第二空气刀106中的空气流速度或空气移动速度可诸如在朝向基材70的方向上,大于或等于每秒0.1米。在一些情况中,第一空气刀104和第二空气刀106中的空气流或空气移动可以可选地被加热或冷却。
图3A还示出将基材70放置在输送器80上,其中材料层76取向或面向远离输送器80,基材70放置在输送器80上在距离D的覆盖区外、在蚀刻区域A外、并在第一空气刀104前且在第二空气刀106前。基材70可在一方向84上沿输送器80前进,以使基材70在第一空气刀100下方移动,使得基材70的一部分设置在第一空气刀104与第二空气刀106之间。方向84可为在输送器80的长度的方向上、在输送器80的移动方向上、或任何其他适用于基材70的处理的方向上。基材70可以每分钟50mm至100mm(mm/min)的范围内的速率移动经过输送器80、或朝向第一空气刀生成器100、第二空气刀生成器102、第一空气刀104、以及第二空气刀106中的一者或多者移动,以向材料层76提供充分时间以及对蚀刻溶液池90的充分暴露,以在15至300秒的范围内的任何时间量内完全移除。虽然处理时间可有所变化并且可与输送器80的长度,输送器80的速度、材料76和池90的化学组成、温度、或它们的任何组合成正比,但处理的期间通常短于1分钟的时间。调整参数也可使待执行的处理时间在10分钟、5分钟、3分钟、或两分钟内。
此外,虽然该程序相对于使基材70相对于第一空气刀生成器100、第二空气刀生成器102、第一空气刀104、以及第二空气刀106中的一者或多者移动描述和设想,但也可使用其他变型。例如,静止基材70可与移动的空气刀相互配合以实现基材70、蚀刻或剥除溶液池90与第一空气刀生成器100、第二空气刀生成器102、第一空气刀104中的一者或多者的相对移动。此外,可使基材70和第一空气刀生成器100、第二空气刀生成器102、第一空气刀104和第二空气刀106中的一者或多者全都在诸如相反方向上移动。因此,图3A还示出使基材70、第一空气刀104、或第二空气刀106中的至少一者移动,使得基材70穿过蚀刻区域A。
图3B示出类似于图3A中所示的剖视图的剖视图,但基材70的前缘78沿图3B左侧处的输送器前进,并且通过第一空气刀生成器100、第一空气刀104下方,并进入蚀刻区域A中。在基材70的前缘78在第一空气刀104下方前进并进入蚀刻区域A中之后,使得基材70的至少一部分在分配器92下方或与分配器92排成一线之后,可将一份量的蚀刻溶液、剥除溶液、或化学品94分配在基材70上方或分配到基材70上并且接触材料76。如图3B中所示,蚀刻溶液94可在前缘78处或附近分配到基材70上。蚀刻溶液94可为处理化学品、液体、溶液、或液体或溶液的组合(顺序或同时散布),以实现材料76的至少一部分的期望蚀刻或移除。分配器93可作为自动化程序的部分而进行分配,其中蚀刻溶液94诸如通过液流或喷洒喷嘴、供应线、或上述两者来分配。通过将蚀刻溶液94直接分配到基材70上以形成蚀刻溶液94的池90,而非将基材70浸入蚀刻溶液浴中,则从基材70移除材料76只需要明显较少的蚀刻溶液94。通过单次使用的池溶液还免除了浴的再循环、过滤、以及维护。蚀液溶液94的减少代表使用较少蚀刻溶液、较少蚀刻溶液在使用之后被抛弃或弃置,这可显著节省材料、维护、以及操作成本。
空气刀104,106提供蚀刻溶液94的围限而在基材70上成为池90。池90可通过将蚀刻溶液94分配到设置在第一空气刀104与第二空气刀106之间的基材70的部分上方的材料层76上而形成。设置在第一空气刀104与第二空气刀之间的材料层76的一部分,或设置在蚀刻区域A中的材料层76的一部分,可由蚀刻溶液94的池90蚀刻。空气刀也可提供接触基材70的足够空气流、或足够力,以搅动蚀刻溶液94的池90。池90的搅动可造成池90翻搅并且呈现翻涌状态,这可通过使池90搅动并移动经过材料层76或在材料层76周围移动而有助于移除材料76。
蚀刻溶液94的池90的搅动提供多种效果。首先,搅动造成蚀刻溶液94的池90散开并跨基材70均匀分布。其次,搅动造成蚀刻溶液94的池90的循环或移动通过待移除或蚀刻的材料76,从而提供与待移除材料76接触的活性化学品的恒定局部补充。蚀刻溶液94的搅动、局部补充、或上述两者可提高待从基材70移除的材料76的蚀刻率或移除率,并因此可缩短执行蚀刻所需的时间量,从而改善处理效率并降低成本。
自图3B接续,图3C示出类似于图3C中所示的视图的附加剖面图,并且图3D示出图3C中所示的视图的俯视图或平面图。图3C和3D示出第一空气刀104建立或用于在基材70左侧建立第一池边界或界线96,当基材70沿输送器80通过时,或当第一空气刀104相对于基材70移动时,池90或蚀刻溶液94不超过该第一池边界或界线96。同样地,第二空气刀106可建立或用于在基材70右侧建立第二池边界或边线98,当基材70沿输送器80通过时,或当第二空气刀106相对于基材70移动时,池90或蚀刻溶液94不超过该第二池边界或界线98。因此,当基材70在第一空气刀104和第二空气刀106两者下方时,池90的尺寸或面积可由在左侧的第一空气刀104,在右侧的第二空气刀106,且在第一空气刀104与第二空气刀106之间沿基材70的边缘或弧线79限定。蚀刻溶液94的表面张力可防止蚀刻溶液94在基材70或材料76的未受由空气刀形成的边界线围限的地方掉出或离开池90,此类边界线诸如第一池边界线96或第二池边界线98。虽然以非限制性示例描述了两个边界线96和98,但也可使用附加界线或边界,诸如一个、三个、四个、或更多个界线或边界。此外,虽然边界线96和98被示出为直线,但边界或界线也可为曲线形、波状、或形成为任何期望形状。
蚀刻溶液94放置在基材70上的量或体积可取决于基材70的尺寸、第一空气刀104与第二空气刀106之间的距离D或间隔、以及蚀刻溶液94的表面张力。在一些情况中,全部或基本上全部蚀刻溶液94将留在基材70和材料76上方,而蚀刻溶液94不会从池90洒出或从基材70洒落,直到被迫离基材70,诸如被空气刀中的一者或多者,如第二空气刀106。
通过使池90的距离D小于基材70的长度L,池90的尺寸或面积可小于基材70的尺寸或面积,使得池90小于基材70且围限在基材70的覆盖区内。当蚀刻溶液94的池90跨基材70移动时,池90可以在50至100mm/min范围内的速率移动以向材料76提供充分时间以及对蚀刻溶液94的池90的充分暴露,材料76在15至300秒内完全移除或及时完全移除。池90可通过进行使蚀刻溶液94的池90相对于基材70移动或使基材70相对于蚀刻溶液94的池90移动中的至少一者来移动。在一些情况中,进行使蚀刻溶液94的池90相对于基材70移动或使基材70相对于蚀刻溶液94的池90移动中的至少一者可进一步包括:将基材70放置在使基材70相对于至少一个空气刀的固定位置移动的输送器80上。在其他情况中,进行使蚀刻溶液94的池90相对于基材70移动或使基材70相对于蚀刻溶液94的池90移动中的至少一者可进一步包括:使至少一个空气刀相对于基材70的固定位置移动。在又其他情况中,进行使蚀刻溶液94的池90相对于基材70移动或使基材70相对于蚀刻溶液94的池90移动中的至少一者可进一步包括:使至少一个空气刀在第一方向上移动并使基材70在与该第一方向基本上相反的第二方向上移动。
图3E(接续自图3C和3D)示出一旦基材70不再位于第一空气刀104下方,第二空气刀106可用作液体移除刀,以从基材70移除蚀刻溶液94的池90,包括从基材70的后缘或左侧77移离,或者直到全部或基本上全部的池90或溶液94从基材70移除。池90和经蚀刻溶液94蚀刻的材料层76的至少一部分可由该第二空气刀106移除,从而留下来自材料76或用材料76形成的剩余或期望结构75。材料75可包括导电层、导电晶种层、绝缘层、光致抗蚀剂材料、光致抗蚀剂材料、或其他期望材料或结构的一个或多个层。
可调整蚀刻溶液或液体94设置在基材70上的位置或时间。同样地,也可调整蚀刻溶液94的搅动或围限的位置或量。在一些程序中,在施加或传递期望搅动量之前,可允许蚀刻溶液94在无搅动状态下静置或保持与基材70接触一段期望时间。在一些情况中,可完全省略搅动和围限,使得蚀刻溶液94分配在基材70上,将蚀刻溶液94留下以处理基材70上的一个或多个材料或特征、材料76的一个或多个材料或特征、或上述两者,之后可将蚀刻溶液94移除,诸如用空气刀106,而无需将基材70浸于浴中且无需在盆中旋转。在其他情况中,通过包括一个或多个空气刀104,106以用于在基材70上围限蚀刻溶液94和搅动蚀刻溶液94,蚀刻程序可更迅速发生、输送器80所需的空间更少、并且多个程序可同时发生,包括搅动。
图3E还示出基材70的最后部分在第二空气刀106下方移动或移动通过第二空气刀106,使得蚀刻溶液或液体的最终部分从基材70移除。可将从基材70移除的蚀刻溶液捕获在输送器80下方的槽、盆、收集器中,并且可将其重复使用或弃置。虽然图3A至3E已示出一个池90相对于基材70的表面移动,但在一些情况下,可在基材70上使用多于一个池90。多个池90可顺序或同时发生,并且沿输送器80的长度Lc或沿基材70的长度Ls间隔开。
使用蚀刻溶液94的池90与空气刀104,106一起允许排成一线的自动化蚀刻程序,而无需将基材70完全浸入蚀刻溶液94的浴中,或使基材70通过滚动密封。因此,可消除包括结构支撑(诸如从基材70的表面偏移或远离延伸的伪金属特征或结构)以避免基材70的表面受到滚动密封而破坏的需求,并且也可降低、大幅降低、或消除基材70受破坏的风险。相较于使用盆的蚀刻程序,使用蚀刻溶液94的池90与空气刀104,106一起的目前方法还允许更快速的处理时间,并且进一步具有维持过程控制的能力并具有单次使用化学溶液(当期望时)的维护优点,这可免于与浸没蚀刻方法相关联的再循环浴的维护。
使用蚀刻溶液94的池90与空气刀104,106一起以用于排成一线的自动化蚀刻程序在各种情况中可包括:1)将基材70放置在输送器80上,2)当基材70在输送器80上时,将蚀刻溶液94沉积在基材70上,并且3)使用空气刀104,106操纵基材70上的蚀刻溶液94,这允许明显更快速的处理时间(通常可短于1分钟)、带来更低成本、且使用比利用常规蚀刻系统和方法所需更少的化学溶液。
因此,可提高自动化以减少处理时间和人工,从而更快速、更低成本、且更有效率地蚀刻或移除材料。利用蚀刻溶液94的池90,可使用比常规浴蚀刻程序或方法更少的蚀刻溶液。此外,相较于常规蚀刻浴(其中大量蚀刻溶液存在于浴中并且在多个处理或蚀刻程序期间由多个基材重复使用),利用池90不需要重复使用蚀刻溶液94,除非重复使用是期望的或有利的。在浴中利用相同的蚀刻溶液执行的多个蚀刻程序期间,浴中的蚀刻溶液的质量或效应可能会随时间降低或衰退,变得比较无效,并且需要用新蚀刻溶液进流或更换。相反地,不需要将池90中的蚀刻溶液94重复使用于多次处理,因为每次处理新基板70时,蚀刻溶液94的新池90均可以是新的,并且因为每次使用仅需要极少蚀刻溶液94所以废液较少。对每个基材70使用少量新进或新鲜蚀刻溶液94使蚀刻溶液94得以更精确利用,并且每次执行该程序时均获得更可预期的结果。另一方面,在一些情况中,来自池90的蚀刻溶液94可再回收、再利用、或再循环期望次数,同时维持期望的有效性和反应性水平。
虽然蚀刻溶液94的池90可用于蚀刻金属,诸如蚀刻或移除电镀导电层30或68中使用的晶种层28,62,但还设想到其他应用,包括添加程序,诸如将有机表面保护剂施加至铜(Cu)或其他金属表面以推迟后续使用或储存期间的自然氧化。使用蚀刻或剥除溶液池的方法还适用于其他移除或处理程序,诸如光致抗蚀剂的剥除或移除。用于剥除或移除蚀刻溶液或液体的压力量可相同或不同于用于移除蚀刻溶液所施加到的下面的材料(诸如光致抗蚀剂材料)的压力。作为非限制性示例,约每平方英寸350磅(psi)的剥除压力或在300至370psi的范围内的压力可用于移除光致抗蚀剂或其他材料。取决于实验设定(DOE)的具体细节或移除程序的最佳条件,可使用不同的移除技术,包括依赖于化学和物理程序两者以进行材料移除的技术。此外,也可考虑并修改溶液温度以优化对期望材料的移除。
图4A至4F示出相似或相同于以上关于图3A至3E所述的程序的程序,但其示出特定非限制性实施方案的一系列相片而非如图3A至3E的示意线条图。更具体地,图4A示出输送器包括多个旋转驱动轴,多个黑色滚筒耦接至旋转驱动轴,滚筒一起旋转以将物体从输送器的一侧输送至另一侧,该物体为诸如基板、晶圆、扇出晶圆或板材、嵌入式晶粒板、或它们的衍生物(本文中统称为“基材”)。作为非限制性示例,图4A至4F中所示的输送器使物体从输送器左侧移动至输送器右侧,虽然仍可使用其他布置,诸如右至左或其他的布置。如以上所述,基材可相对于静止空气刀移动,或者移动的空气刀可相对于静止基材移动,或者空气刀和基材均可移动。
图4B示出基材的前缘在输送器左侧进入视野。该基材被示出为该基材的上表面包括来自金属层的铜色,该金属层(诸如晶种层)形成在该基材的顶部表面上方。该基材可具有任何适合的形状,诸如圆形或矩形,并且可具有任何适合的尺寸,包括等于或基本上等于300mm、600mm、或更大的直径、宽度、或长度。同样地,该输送器可包括宽度,其基本上等于或大于该输送器上待处理的最大基材的尺寸。该输送器的长度和该输送器前进的速度也可经控制和修改,取决于特定程序所需的时间量。例如,处理时间可与输送器长度、速度、化学组成、温度、或它们的任何组合成正比。虽然初始程序的持续时间通常将在1分钟内,但对于调整参数以使得花费超过1小时执行的传统浴蚀刻能够在10分钟内完成来讲并无限制。
图4C示出蚀刻溶液、处理化学品、或液体(在本文中之后称为蚀刻溶液)在该基材的前缘处或附近分配到该基材上。分配在该基材上的蚀刻溶液可为任何合适的液体、或溶液、或液体或溶液的组合(顺序或同时分散),以实现材料的期望蚀刻、移除、或处理。虽然图4C示出手动分配、以手分配、或通过从烧杯倒出来分配蚀刻溶液,在生产的情况中,该蚀刻溶液可自动分配或作为自动化程序的部分而分配,诸如通过液流、喷洒、喷嘴、供应线中的一者或多者。通过将蚀刻溶液直接分配到该基材上,而非将该基材浸入蚀刻溶液浴中,可以只需要明显较少的蚀刻溶液。通过单次使用的池溶液也可免除浴的再循环、过滤、以及维护。蚀液溶液的减少代表使用较少化学品、较少化学品在使用之后被抛弃或弃置,这可显著节省材料、维护、以及操作成本。
图4D示出两个空气刀生成器的非限制性示例,两个空气刀生成器被示出为在图4D左侧和右侧的长矩形方块,并设置在基材上方。一个或多个空气刀可用于操纵或控制该基材的顶部表面上的蚀刻溶液。空气刀生成器可为提供空气刀或空气带的装置,空气刀或空气带为诸如在特定界限内或在期望区域内吹动或被围限在特定界限内或期望区域内的加压或压缩空气(其可选地被加热或冷却)。
在一些情况中,诸如图4D中所示,空气刀可为薄且长的,形状类似于刀片。空气刀允许围限蚀刻溶液,诸如在基材的移动方向上。空气刀也可提供足够的空气流以搅动主要在垂直于移动方向的方向上通过蚀刻溶液的表面张力而大部分围限在基材上的蚀刻溶液。为了方便说明,要经过基材上方的第一空气刀(例如,示出在图4D左侧的空气刀)称为第一空气刀。同样地,第二空气刀为要经过基材上方的第二空气刀(例如示出在图4D右侧的空气刀)。第一空气刀在该基材左侧建立点或线,当该基材沿输送器经过时,蚀刻溶液不会超过该点或线。第二空气刀还将蚀刻溶液围限在该基材右侧,诸如当该基材在第一空气刀和第二空气刀两者下方时。将放置于该基材上的蚀刻溶液的量或体积可取决于基材的尺寸、空气刀之间隔、以及蚀刻溶液的表面张力。
图4E示出第一空气刀和第二空气刀除了跨基材的表面控制和移动该蚀刻材料之外,还提供搅动蚀刻溶液的附加效果,如蚀刻溶液的起伏表面所示。蚀刻溶液的搅动提供多种效果。首先,搅动造成蚀刻溶液散开并跨基材均匀分布。其次,搅动可造成该蚀刻溶液跨待蚀刻表面的循环或移动,从而提供与待蚀刻材料接触的活性化学品的恒定局部补充,待蚀刻材料为诸如待移除的导电晶种层。蚀刻溶液的搅动和局部补充可提高待移除材料的蚀刻率,并因此可缩短执行蚀刻所需的时间量,从而改善处理效率并降低成本。
图4E和4F还示出一旦基材不再位于第一空气刀下方,则第二空气刀可用作蚀刻剂移除刀或池移除刀,以从基材移除蚀刻溶液,包括从说明书附图左侧所示的后缘移离,直到全部或基本上全部的蚀刻溶液均自从基材移除。
图4F还示出基材的最后部分在第二空气刀下方移动或移动通过第二空气刀,使得蚀刻溶液或池的最终部分从基材移除。从基材移除的蚀刻溶液可被捕获在槽、盆、或收集器(诸如在输送器下方)中,并且可将其重复使用或弃置。图4E还示出基材的上表面的颜色可因为蚀刻程序而变化,诸如从铜色变成黑色。
虽然本公开包括不同形式的多个实施方案,但是在说明书附图和以下撰写的说明书中呈现具体实施方案的细节,并且了解本公开视为所公开的方法和系统的范例和原理,并且非意图使所公开的概念的广泛方面限于所阐释的实施方案。此外,本领域技术人员应当了解,其他结构、制造装置、以及示例可与所提供的结构、制造装置、以及示例互混或取代所提供的结构、制造装置、以及示例。在上文描述参考特定实施方案的地方,应显而易见,可进行多个修改而不脱离其实质,并且显而易见,这些实施方案和实施方式也可应用于其他技术。因此,所公开的主题意图涵盖所有此类改变、修改和变型,它们均落入本公开的实质和范围以及本领域技术人员的知识内。因此,显然可在不偏离如在所附权利要求中提出的本发明的较广泛实质和范围的情况下对其作出各种修改和改变。因此,需以说明性意义而非限制性意义来考虑本说明书和说明书附图。

Claims (19)

1.一种从半导体装置移除材料的方法,包括:
提供半导体基材,所述半导体基材包括长度L、第一表面以及与所述第一表面相对的第二表面;
在所述半导体基材的所述第一表面上方形成材料层;
提供输送器;
提供设置在所述输送器上方的第一空气刀;
提供设置在所述输送器上方并与所述第一空气刀偏移距离D的第二空气刀,所述距离D小于所述半导体基材的所述长度L;
将所述半导体基材放置在所述输送器上,其中所述材料层取向成背离所述输送器,所述半导体基材被放置在所述输送器上在所述第一空气刀之前并且在所述第二空气刀之前;
使所述半导体基材沿所述输送器并且在所述第一空气刀下方前进,使得所述半导体基材的一部分设置在所述第一空气刀与所述第二空气刀之间;
通过将蚀刻溶液分配到所述半导体基材的设置在所述第一空气刀与所述第二空气刀之间的所述部分上方的所述材料层上来形成蚀刻溶液池;
用所述蚀刻溶液池来蚀刻设置在所述第一空气刀与所述第二空气刀之间的所述材料层的一部分;以及
通过使所述半导体基材沿所述输送器移动并经过所述第二空气刀来从所述半导体基材的所述表面移除所述蚀刻溶液池以及被所述蚀刻溶液池蚀刻的所述材料层的至少一部分,其中所述蚀刻溶液池以在每分钟50至100毫米范围内的速率跨所述半导体基材移动,以向所述材料层提供充分时间以及对所述蚀刻溶液池的充分暴露以在15至300秒内完全移除。
2.根据权利要求1所述的方法,其中所述半导体基材包括原生半导体晶圆、重构半导体晶圆或板材,且其中所述重构半导体晶圆包括扇出晶圆,所述板材包括嵌入式晶粒板、芯片载体基材或印刷电路板(PCB)。
3.根据权利要求1所述的方法,其中所述第一空气刀和所述第二空气刀由包括1mm至20mm的宽度和大于200mm的长度的空气流形成,其中所述空气流以大于或等于每秒0.1米的速度移动。
4.根据权利要求1所述的方法,其中所述第一空气刀和所述第二空气刀搅动待被移除的所述材料层上的所述蚀刻溶液池以改善蚀刻。
5.一种从半导体基材上方移除材料层的至少一部分的方法,包括:
将蚀刻溶液分配在所述半导体基材上方以在所述半导体基材上方的所述材料层上形成蚀刻溶液池,其中所述蚀刻溶液池的覆盖区小于所述半导体基材的覆盖区;
进行使所述蚀刻溶液池相对于所述半导体基材移动或使所述半导体基材相对于所述蚀刻溶液池移动中的至少一者;
用至少一个空气刀在所述半导体基材上限定所述蚀刻溶液池的池边界,使得所述蚀刻溶液池在所述蚀刻溶液池的所述覆盖区内蚀刻所述半导体基材上方的所述材料层;以及
用所述至少一个空气刀移除所述蚀刻溶液以及被所述蚀刻溶液池蚀刻的所述材料层的至少一部分,其中所述蚀刻溶液池以在每分钟50至100毫米范围内的速率跨所述半导体基材移动,以向所述材料层提供充分时间以及对所述蚀刻溶液池的充分暴露以在15至300秒内完全移除。
6.根据权利要求5所述的方法,其中所述半导体基材包括原生半导体晶圆、重构半导体晶圆或板材,且其中所述重构半导体晶圆包括扇出晶圆,所述板材包括嵌入式晶粒板、芯片载体基材或印刷电路板(PCB)。
7.根据权利要求5所述的方法,其中进行使所述蚀刻溶液池相对于所述半导体基材移动或使所述半导体基材相对于所述蚀刻溶液池移动中的至少一者进一步包括将所述半导体基材放置在使所述半导体基材相对于所述至少一个空气刀的固定位置移动的输送器上。
8.根据权利要求5所述的方法,其中进行使所述蚀刻溶液池相对于所述半导体基材移动或使所述半导体基材相对于所述蚀刻溶液池移动中的至少一者进一步包括使所述至少一个空气刀相对于所述半导体基材的固定位置移动。
9.根据权利要求5所述的方法,其中进行使所述蚀刻溶液池相对于所述半导体基材移动或使所述半导体基材相对于所述蚀刻溶液池移动中的至少一者进一步包括使所述至少一个空气刀在第一方向上移动并且使所述半导体基材在与所述第一方向相反的第二方向上移动。
10.根据权利要求7所述的方法,其中围限所述半导体基材上的所述蚀刻溶液通过第一空气刀和与所述第一空气刀偏移的第二空气刀进行。
11.根据权利要求10所述的方法,其中所述第一空气刀和所述第二空气刀由包括1mm至20mm的宽度和大于200mm的长度的空气流形成,其中所述空气流以大于或等于每秒0.1米的速度移动。
12.根据权利要求10所述的方法,其中所述蚀刻溶液以及被所述蚀刻溶液池蚀刻的所述材料层的所述至少一部分由所述第二空气刀移除。
13.一种从半导体基材上方移除材料层的至少一部分的方法,包括:
提供第一空气刀;
提供与所述第一空气刀偏移的第二空气刀,所述偏移在所述第一空气刀与所述第二空气刀之间限定蚀刻区域;
使所述半导体基材、所述第一空气刀或所述第二空气刀中的至少一者移动,使得所述半导体基材穿过所述蚀刻区域;
在所述蚀刻区域中将蚀刻溶液分配到所述半导体基材上方的所述材料层上,以形成蚀刻溶液池;
用所述蚀刻溶液池蚀刻所述蚀刻区域内的所述材料层的一部分;以及
从所述半导体基材移除所述蚀刻溶液池以及被所述蚀刻溶液蚀刻的所述材料层的至少一部分,其中所述蚀刻溶液池以在每分钟50至100毫米范围内的速率跨所述半导体基材移动,以向所述材料层提供充分时间以及对所述蚀刻溶液池的充分暴露以在15至300秒内完全移除。
14.根据权利要求13所述的方法,其中所述半导体基材包括原生半导体晶圆、重构半导体晶圆或板材,且其中所述重构半导体晶圆包括扇出晶圆,所述板材包括嵌入式晶粒板、芯片载体基材或印刷电路板(PCB)。
15.根据权利要求13所述的方法,其中进行使所述半导体基材、所述第一空气刀或所述第二空气刀中的至少一者移动,使得所述半导体基材穿过所述蚀刻区域包括:进行使所述蚀刻溶液池相对于所述半导体基材移动或使所述半导体基材相对于所述蚀刻溶液池移动中的至少一者,这进一步包括将所述半导体基材放置在使所述半导体基材相对于所述第一空气刀或所述第二空气刀中的至少一者的固定位置移动的输送器上。
16.根据权利要求13所述的方法,其中进行使所述半导体基材、所述第一空气刀或所述第二空气刀中的至少一者移动,使得所述半导体基材穿过所述蚀刻区域包括:进行使所述蚀刻溶液池相对于所述半导体基材移动或使所述半导体基材相对于所述蚀刻溶液池移动中的至少一者,这进一步包括使所述第一空气刀或所述第二空气刀中的至少一者相对于所述半导体基材的固定位置移动。
17.根据权利要求13所述的方法,其中进行使所述半导体基材、所述第一空气刀或所述第二空气刀中的至少一者移动,使得所述半导体基材穿过所述蚀刻区域包括:进行使所述蚀刻溶液池相对于所述半导体基材移动或使所述半导体基材相对于所述蚀刻溶液池移动中的至少一者,这进一步包括使所述第一空气刀或所述第二空气刀中的至少一者在第一方向上移动并且使所述半导体基材在与所述第一方向相反的第二方向上移动。
18.根据权利要求13所述的方法,其中所述第一空气刀和所述第二空气刀由包括1mm至20mm的宽度和大于200mm的长度的空气流形成,其中所述空气流以大于或等于每秒0.1米的速度移动。
19.根据权利要求13所述的方法,还包括:
用所述第一空气刀和所述第二空气刀围限所述半导体基材上的所述蚀刻溶液池;以及
由所述第二空气刀移除所述蚀刻溶液池以及被蚀刻的所述材料层的所述至少一部分。
CN201680051785.2A 2015-07-08 2016-07-08 用于材料移除的半导体装置处理方法 Active CN107949902B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201562189952P 2015-07-08 2015-07-08
US62/189,952 2015-07-08
US15/204,871 US9640495B2 (en) 2015-07-08 2016-07-07 Semiconductor device processing method for material removal
US15/204,871 2016-07-07
PCT/US2016/041443 WO2017007988A1 (en) 2015-07-08 2016-07-08 Semiconductor device processing method for material removal

Publications (2)

Publication Number Publication Date
CN107949902A CN107949902A (zh) 2018-04-20
CN107949902B true CN107949902B (zh) 2021-10-15

Family

ID=57686159

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680051785.2A Active CN107949902B (zh) 2015-07-08 2016-07-08 用于材料移除的半导体装置处理方法

Country Status (5)

Country Link
US (2) US9640495B2 (zh)
JP (2) JP6902017B2 (zh)
KR (1) KR102081683B1 (zh)
CN (1) CN107949902B (zh)
WO (1) WO2017007988A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9640495B2 (en) * 2015-07-08 2017-05-02 Deca Technologies Inc. Semiconductor device processing method for material removal
CN109311606B (zh) * 2016-06-21 2021-03-26 科福罗有限公司 非接触支撑平台和用于生产其流体垫层的工作台
US9889995B1 (en) * 2017-03-15 2018-02-13 Core Flow Ltd. Noncontact support platform with blockage detection
JP7437187B2 (ja) * 2020-02-26 2024-02-22 Jswアクティナシステム株式会社 浮上搬送装置、及びレーザ処理装置
JP7056682B2 (ja) * 2020-03-12 2022-04-19 株式会社三洋物産 遊技機
CN111696881B (zh) * 2020-06-17 2023-12-26 段玲玲 一种硅晶圆光阻溶解过程观测装置
CN112820653A (zh) * 2020-12-30 2021-05-18 南通通富微电子有限公司 扇出型封装方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004146414A (ja) * 2002-10-22 2004-05-20 Dainippon Screen Mfg Co Ltd 基板処理装置
JP2004296563A (ja) * 2003-03-26 2004-10-21 Dainippon Screen Mfg Co Ltd 基板処理装置
TW200625429A (en) * 2005-01-14 2006-07-16 Chi Mei Optoelectronics Corp Adjustable air knife and process apparatus
CN101499408A (zh) * 2008-01-31 2009-08-05 大日本网屏制造株式会社 基板处理装置以及基板处理方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11214349A (ja) * 1998-01-27 1999-08-06 Dainippon Screen Mfg Co Ltd 基板乾燥装置及び基板乾燥方法
ATE476754T1 (de) * 1999-05-20 2010-08-15 Kaneka Corp Verfahren und vorrichtung zur herstellung eines halbleiterbauelements
US8857621B2 (en) * 2001-10-02 2014-10-14 Emerging Acquisitions, Llc De-inking screen with air knife
JP4181853B2 (ja) * 2002-11-15 2008-11-19 Nec液晶テクノロジー株式会社 積層膜の複合ウェットエッチング方法
JP2004214490A (ja) 2003-01-07 2004-07-29 Tokyo Kakoki Kk 洗浄装置
US20050022930A1 (en) * 2003-04-17 2005-02-03 Yoshihiro Moriguchi Substrate treatment apparatus, substrate treatment method and substrate manufacturing method
TWM308491U (en) * 2006-09-01 2007-03-21 Innolux Display Corp Photoresist striping apparatus with internal air circulating system
JP5265928B2 (ja) * 2008-01-07 2013-08-14 株式会社日立ハイテクノロジーズ 基板処理装置
JP2009213958A (ja) 2008-03-07 2009-09-24 Dainippon Screen Mfg Co Ltd 基板処理装置
JP2009279477A (ja) 2008-05-20 2009-12-03 Dainippon Screen Mfg Co Ltd 処理液除去装置、基板処理装置およびノズル間隔設定方法
JP2011071385A (ja) 2009-09-28 2011-04-07 Dainippon Screen Mfg Co Ltd 基板処理装置および基板処理方法
WO2012020274A1 (en) 2010-08-10 2012-02-16 Rena Gmbh Process and apparatus for texturizing a flat semiconductor substrate
JP2012055835A (ja) * 2010-09-09 2012-03-22 Canon Inc 基板の乾燥方法及びそれを用いた画像表示装置の製造方法
KR20120053319A (ko) 2010-11-17 2012-05-25 삼성모바일디스플레이주식회사 기판 세정 시스템 및 세정 방법
KR102092702B1 (ko) * 2011-06-14 2020-05-28 삼성디스플레이 주식회사 기판 세정 장치
JP5876702B2 (ja) * 2011-10-13 2016-03-02 株式会社Screenホールディングス 基板処理装置
CN103021811A (zh) 2012-12-03 2013-04-03 彩虹(佛山)平板显示有限公司 一种湿刻蚀工艺
GB2512270B (en) * 2013-01-16 2015-07-01 Aquavitrum Ltd Apparatus For Washing Contaminated Material
KR101519630B1 (ko) * 2014-03-31 2015-05-14 (주) 에스엠씨 에칭시스템
US9640495B2 (en) * 2015-07-08 2017-05-02 Deca Technologies Inc. Semiconductor device processing method for material removal

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004146414A (ja) * 2002-10-22 2004-05-20 Dainippon Screen Mfg Co Ltd 基板処理装置
JP2004296563A (ja) * 2003-03-26 2004-10-21 Dainippon Screen Mfg Co Ltd 基板処理装置
TW200625429A (en) * 2005-01-14 2006-07-16 Chi Mei Optoelectronics Corp Adjustable air knife and process apparatus
CN101499408A (zh) * 2008-01-31 2009-08-05 大日本网屏制造株式会社 基板处理装置以及基板处理方法

Also Published As

Publication number Publication date
JP7104826B2 (ja) 2022-07-21
JP2018522416A (ja) 2018-08-09
US20170012009A1 (en) 2017-01-12
JP2021101487A (ja) 2021-07-08
KR20180021195A (ko) 2018-02-28
CN107949902A (zh) 2018-04-20
WO2017007988A1 (en) 2017-01-12
JP6902017B2 (ja) 2021-07-14
KR102081683B1 (ko) 2020-02-26
US10600652B2 (en) 2020-03-24
US20170221719A1 (en) 2017-08-03
US9640495B2 (en) 2017-05-02

Similar Documents

Publication Publication Date Title
CN107949902B (zh) 用于材料移除的半导体装置处理方法
US9934998B2 (en) Semiconductor device and method of singulating thin semiconductor wafer on carrier along modified region within non-active region formed by irradiating energy
US9269622B2 (en) Semiconductor device and method of land grid array packaging with bussing lines
CN108257877B (zh) 形成扇出封装体叠层器件的半导体方法和器件
CN107731697B (zh) 形成垂直互连结构的方法和半导体器件
US11164829B2 (en) Method of forming contact holes in a fan out package
US20190122929A1 (en) Methods of packaging semiconductor devices and structures thereof
CN108292628B (zh) 全模制周边堆叠封装设备
CN107078133A (zh) 用于全模制封装的3d互连部件
CN108292627B (zh) 包含单元特定对齐和单元特定布线的多裸芯封装
US20140210099A1 (en) Packaged Semiconductor Devices and Packaging Methods
KR102434823B1 (ko) 두꺼운 재배선 층을 포함하는 반도체 디바이스 및 방법
US8936969B2 (en) Semiconductor device and method of singulating semiconductor wafer along modified region within non-active region formed by irradiating energy through mounting tape
CN112204718A (zh) 用于功率装置的全模制半导体封装及其制造方法
CN108307661B (zh) 全模制的微型化半导体模块
US9401289B2 (en) Semiconductor device and method of backgrinding and singulation of semiconductor wafer while reducing kerf shifting and protecting wafer surfaces
CN102709200A (zh) 半导体器件和形成设置在半导体管芯上的绝缘层的方法
US20150061149A1 (en) Packages, Packaging Methods, and Packaged Semiconductor Devices
TWI692023B (zh) 用於移除材料的半導體元件製程方法
TWI690044B (zh) 全模製封裝之3d互連組件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: Arizona, USA

Applicant after: Decca Technology Inc.

Address before: Arizona, USA

Applicant before: DECA TECHNOLOGIES Inc.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant