CN107946271B - 一种半导体封装用银合金线及其制造方法 - Google Patents

一种半导体封装用银合金线及其制造方法 Download PDF

Info

Publication number
CN107946271B
CN107946271B CN201711120572.3A CN201711120572A CN107946271B CN 107946271 B CN107946271 B CN 107946271B CN 201711120572 A CN201711120572 A CN 201711120572A CN 107946271 B CN107946271 B CN 107946271B
Authority
CN
China
Prior art keywords
palladium
silver
ruthenium
silver alloy
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711120572.3A
Other languages
English (en)
Other versions
CN107946271A (zh
Inventor
周振基
周博轩
任智
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shantou Junma Kaisa Coltd
Original Assignee
Shantou Junma Kaisa Coltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shantou Junma Kaisa Coltd filed Critical Shantou Junma Kaisa Coltd
Priority to CN201711120572.3A priority Critical patent/CN107946271B/zh
Publication of CN107946271A publication Critical patent/CN107946271A/zh
Application granted granted Critical
Publication of CN107946271B publication Critical patent/CN107946271B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/43—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H01L2224/432—Mechanical processes
    • H01L2224/4321—Pulling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/43—Manufacturing methods
    • H01L2224/438—Post-treatment of the connector
    • H01L2224/4382—Applying permanent coating, e.g. in-situ coating
    • H01L2224/43822—Dip coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/4569—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Powder Metallurgy (AREA)
  • Manufacture Of Metal Powder And Suspensions Thereof (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提供一种半导体封装用银合金线及其制造方法，银合金线包括：含0‑1％钯的银合金线主体；以及在银合金线主体上涂敷的一层包含纳米钯钌银合金和稳定剂的复合膜。稳定剂优选采用高分子聚乙烯吡咯烷酮，复合膜的厚度在11‑18纳米之间。纳米钯钌银合金中纳米颗粒中的钌、钯、银的原子比为1：1：2，纳米钯钌银合金中钯、钌、银可以采用液体还原法还原钯盐、钌盐和银盐获得，其中含有钯、钌、银的纳米颗粒的大小在2‑15nm之间。本发明提供了一种低电阻率、低硬度、高可靠性的银合金线，能够在高端封装领域取代金线，并降低封装成本。

Description

一种半导体封装用银合金线及其制造方法
技术领域
本发明涉及键合丝技术领域，具体涉及一种半导体封装用，低阻抗、高可靠性的银合金线及其制造方法。
背景技术
键合丝(bonding wire)是连接芯片与外部封装基板(substrate)和/或多层线路板(PCB)的主要连接方式。键合丝发展趋势从应用方向上主要是线径细微化、高车间寿命(floor life)以及高线轴长度的产品，从化学成分上，主要有铜线(包括裸铜线、镀钯铜线、闪金镀钯铜线)在半导体领域大幅度取代金线，而银线和银合金线在LED以及部分IC封装应用上取代金线。与金线相比，银合金线主要的优势是产品成本低、电阻率小、线材软度与金线类同，打线时对IC损伤小。
由于键合丝在连接芯片和基板后所起到的主要作用是电连接和热传导。在电连接方面分别为功率线(power line)和信号线(signal line)。这两种作用都希望线材有低的电阻率，但由于纯银线存在以下主要的问题：1.线材机械强度不够，不能满足键合丝的需要；2.容易被卤素腐蚀，高温高湿可靠性差；3.表面容易硫化,出现变黑现象，影响出光率。目前，行业内的主要解决方法是采用含钯和金的银合金线，钯的含量在3％以上才能获得好的可靠性，有些还加入数量在3000ppm到9％不等的金来进一步优化可靠性、可拉丝性能。然而，虽然纯银线的电阻率是最小的，但当加入钯之后，其电阻率显著增加，且线材的FAB(Free air ball，自由空气球)硬度增加，从而限制了其在某些(例如记忆体)高端封装形式的应用。
当线材的硬度低时，其FAB的硬度也相应的低，所以在球焊时对铝焊盘造成的铝挤效应弱，对于细间距的焊盘，不容易产生由于过度铝挤而导致的短路，符合电路小型化的发展趋势，另外在高端的存储器封装领域，芯片的铝焊盘上的铝厚较薄，软线不容易打坏焊盘下的脆弱介电层。
因此，需要一种低电阻率、低硬度、高可靠性的银合金线，能够在高端封装领域取代金线，降低封装成本，并提高可靠性。
发明内容
本发明的特征和优点在下文的描述中部分地陈述，或者可从该描述显而易见，或者可通过实践本发明而学习。
为克服现有技术的问题，本发明提供一种半导体封装用银合金线及其制造方法，实现低电阻率、低硬度、高可靠性，能够在高端封装领域取代金线，降低封装成本，并提高可靠性。
本发明解决上述技术问题所采用的技术方案如下：
根据本发明的一个方面，提供一种半导体封装用银合金线，包括：含0-1％钯的银合金线主体；以及，在银合金线主体上涂敷的一层包含纳米钯钌银合金和稳定剂的复合膜。
稳定剂可以采用聚乙烯醇(Polyvinyl alcohol)；聚乙烯亚胺(Polyethylenimine)；聚丙烯酸(Poly(acrylic acid)；高分子聚乙烯吡咯烷酮(polyvinylpyrrolidone)，其中优先采用高分子聚乙烯吡咯烷酮。
优选地，复合膜的厚度在11-18纳米之间。
根据本发明的一个实施例，纳米钯钌银合金中纳米颗粒中的钌、钯、银的原子比为1：1：2。
根据本发明的一个实施例，纳米钯钌银合金中钯、钌、银采用液体还原法还原钯盐、钌盐和银盐获得，其中含有钯、钌、银的纳米颗粒的大小在2-15nm之间。其中纳米颗粒的大小可以受稳定剂的种类、用量、分子量的大小以及还原剂的种类影响，其中稳定剂的分子量越大，则获得的纳米颗粒的尺寸越小。
根据本发明的另一个方面，提供一种半导体封装用银合金线的制造方法，包括：
将纯度为4N以上的银熔铸，加入重量比为0-1％的钯；
经若干次拉丝获得18-50微米之间的键合丝，在拉丝过程中和结束后采取二次以上的退火；
清洗线材后，让线材穿过含有纳米钯钌银合金和稳定剂的胶液中；
在高温环境下完成胶液的固化，得到复合膜，然后绕线。
根据本发明的一个实施例，稳定剂采用高分子聚乙烯吡咯烷酮，或者聚乙烯醇、聚乙烯亚胺、或聚丙烯酸；复合膜的厚度在11-18纳米之间。
根据本发明的一个实施例，纳米钯钌银合金中纳米颗粒中的钌、钯、银的原子比为1：1：2。
根据本发明的一个实施例，纳米钯钌银合金中钯、钌、银采用液体还原法还原钯盐、钌盐和银盐获得，其中含有钯、钌、银的纳米颗粒的大小在2-15nm之间。
根据本发明的一个实施例，胶液的固化在退火炉的氮气的氛围下，温度为110-150摄氏度之间进行。
本发明提供了一种适于在半导体(尤其高端内存储芯片Memory Chip)以及LED等上使用的低硬度、低阻抗，高可靠性的含纳米钌钯银复合膜的银合金线。本发明在含0-1％钯的银合金线上涂敷上一层厚度在11-18纳米由纳米钯钌银合金和高分子聚乙烯吡咯烷酮(Polyvinylpyrrolidone)组成的复合膜。具体地说，该复合膜采用液体还原法同时还原钯盐、钌盐和银盐，得到的纳米颗粒的大小在2-15nm之间，其中的高分子聚乙烯吡咯烷酮做为稳定剂，来防止纳米颗粒之间的聚并，在本发明中同时也起到了粘结线材表面的作用，施加在键合丝的复合膜之厚度在11-18纳米之间。
值得指出的是，钯-钌以及银-钌在常温固态下是完全不互溶的，会产生相分离现象,但如果在纳米颗粒的情况下却可以得到原子级别均匀混合的固体溶液。在本发明中当保持了纳米颗粒中的Ru:Pd:Ag(钯：钌：银)原子比为1：1：2时，因为同比例的Ru:Pd(1:1)在原子级别混合会出现Rh(铑)的特性，而同时同比例的Rh(铑)和Ag(2:2)的固体溶液会出现Pd(钯)的特性。因此本发明的纳米混合颗粒体现出Pd的特性，提高了银合金线的抗腐蚀能力。
虽然在球焊电弧烧球(EFO,Electrical Flame Off)过程中，上述纳米颗粒结构会消失，同时有机膜也会高温下挥发掉，但其中的高熔点的Ru(2334摄氏度)由于与银的不溶特性，会富集在自由空气球(FAB,Free air ball)的球面，尤其是最底部,在随后的压球过程中与焊盘的铝在超声摩擦和热的作用下，形成金属间的相互扩散，进而形成金属间化合物(IMC,Intermetallic compound),由于Ru的存在,降低了铝向银球方向的扩散，因此IMC的形成速度降低，因而提升了可靠性。
本发明的另外一个特点是不采用Rh(铑)这个非常贵的金属元素，而是通过Ru与Pd的固体溶液来获得同等Rh的特性，而后与同比例的Ag形成固体溶液，因而产生Pd的同等金属特性，是一个以三元纳米合金体系来完成获得单一钯金属的特征属性。大量的研究表明当Pd存在于线材表面或者FAB底部与焊盘之间的界面时，可以增强线材的抗腐蚀能力。但如何使得钯均匀地分布在FAB的四周，尤其是FAB的底部，一直是行业中研究的热点问题，至今没有很好的方法。
本发明将纳米钌钯银颗粒与高分子聚乙烯吡咯烷酮所形成的复合膜直接涂敷在线材表面，该线材烧球过程中，由于有机高分子的炭化过程延缓了纳米银和钯向FAB的银主体的扩散或者是因为由于高熔点(2334℃)的钌的存在延缓了钯向主体FAB银中的扩散，使得大量的Ru和Pd会留在FAB的四周尤其是FAB的底部，从而提升了线材的可靠性。另一方面由于主体银合金中的钯含量降到了1％以下，其电阻率得到了很大提升，从而能够满足高端半导体和LED的封装需求。
综上所述，本发明的银合金键合丝与现有技术相比，具有以下明显优点和实际效果：
1、本发明采用厚度在11-18纳米的由纳米钌钯银合金和高分子聚乙烯吡咯烷酮的复合膜，能有效地防止银合金线的硫化和氧化，使得钯和钌在烧球时富集于FAB的底部和外表面，提高焊线的可靠性。
2、本发明所采用的纯度在4N以上的银做为原料，添加1％以下的Pd在主体中,有利于提高线材的导电率和降低线材的硬度。
通过阅读说明书，本领域普通技术人员将更好地了解这些技术方案的特征和内容。
附图说明
下面通过参考附图并结合实例具体地描述本发明，本发明的优点和实现方式将会更加明显，其中附图所示内容仅用于对本发明的解释说明，而不构成对本发明的任何意义上的限制，在附图中：
图1为本发明半导体封装用银合金线截面示意图；
图2为左边的Pd:Ru以原子态混合得到的纳米颗粒等同于右边的纳米Rh的示意图；
图3为左边的Rh:Ag以原子态混合得到纳米颗粒等同于右边的纳米Pd的示意图，其中Rh是由Pd:Ru的原子混合态得到的；
图4为线材的可靠性对比图。
具体实施方式
如图1所示，本发明提供一种半导体封装用银合金线，包括：含0-1％钯的银合金线主体10；以及在银合金线主体10上涂敷的一层包含纳米钯钌银合金和稳定剂的复合膜20。优选地，稳定剂采用高分子聚乙烯吡咯烷酮，复合膜的厚度在11-18纳米之间。纳米钯钌银合金中纳米颗粒中的钌、钯、银的原子比为1：1：2，纳米钯钌银合金中钯、钌、银采用液体还原法还原钯盐、钌盐和银盐获得，其中含有钯、钌、银的纳米颗粒的大小在2-15nm之间。
在金属成分上，本发明的线材采用纯度在4N和以上的纯银线。经过熔铸，加入重量比在0-1％的钯、然后经拉丝(粗拉、中粗拉、细拉、微拉)获得18-50微米之间的键合丝。在上述拉丝过程中和结束后需要采取二次以上的退火，在退火时可以采用纯氮气或Forminggas来做为退火气氛。最终尺寸的线材在清洗后，让线材穿过一个装有纳米钯钌银合金、高分子聚乙烯吡咯烷酮以及油酸酰胺均匀混合的胶液中，此胶液是以乙醇作为连续相的。同时浸入胶液中的线材长度不小于1m,在胶液中停留的时间不小于5秒，让线材均匀地涂敷上一层胶液，然后在退火炉的氮气的氛围下，在温度为110-150摄氏度之间，完成胶液的固化(主要是乙醇的蒸发)，得到厚度在11-18纳米之间的复合膜，然后绕线。
值得说明的是，胶液中纳米钯钌银合金的粒径分布在2-15nm之间，而在每一个纳米颗粒中钯钌银在原子尺寸上是均匀混合而成。如图2和图3所示，Pd:Ru以及Rh:Ag分别以原子态混合得到纳米颗粒，而在本发明中，Rh是由Pd:Ru的原子混合态得到的。三元混合图没有直接画出。
在镀钯银线的球焊的烧球过程中(electric flame off,EFO)，电弧高压击穿球焊时的保护气体：95％氮气和5％氢气，放出大量的热，熔化键合丝的末端，由于表面张力的作用，在键合丝末端形成一个圆球：自由空气球(Free air ball)，由于钯可以和银形成固体溶液，所以Pd可以熔入到银球的主体中，从而在FAB的表面消失，通常认为在EFO过程中，FAB上的最高温度出现在FAB的底部，FAB主体温度并不一定会高于Pd的熔点1554.9℃，但由于Pd在银中的溶解性以及该过程所伴随的FAB内液体的流动，Pd是很难均匀分布于FAB的四周的，尤其是不能富集于FAB底部与IC铝焊盘接触的部分，而钯在该区域的富集对后续焊点的可靠性是十分有益的。本发明中在考察了镀钯银线的FAB中钯分布的相关研究，独特地设计了这个钯钌银纳米有机复合膜的方案，能有效地促使钯钌在FAB表面，尤其是FAB底部的富集。一方面钯和钌在本发明中本来就是互溶在一起，相对于钯来说，钌的熔点更高了(2334℃)；另一方面有机膜的存在以及在EFO过程中的炭化过程也会延缓钯钌银纳米合金的熔化，阻碍钯、钌、银熔入到银FAB主体中，另外由于钯和钌的密度都高于银，所以使得钯和钌会优先富集在FAB底部。从而提高产品的可靠性。另外由于银合金内部的钯含量小于1％，所以其键合丝的导电性和硬度会大幅度下降，同时由于纳米钯银钌复合膜的存在，所以该线材的抗硫化性能也能得到保证。
实施例：
选取4N银及以上的(纯度为99.99％)原材料，加入重量配比为1％的钯金属，进行熔炼，经定向连续拉工艺，获得直径为6-8mm的线材。
拉丝：通过多次拉丝、粗拉、小拉、细拉、微拉等过程，获得20微米之间的键合丝。
退火：在上述拉丝过程中及拉丝完成后，分别对线材在氮气条件下进行中间退火处理，最后成品退火在氮气下进行。
纳米银钯钌复合膜涂敷：
1、纳米银钯钌复合膜制备，根据Pd1Ru1Ag2的配比来制备该银钯钌复合膜，将0.1摩尔的三氯化钌溶液，分子式为：RuCl3·nH2O，0.1摩尔的钾氯钯酸(II),分子式为：K2[PdCl4]，以及0.2摩尔的硝酸银(AgNO3)溶解于400ml的去离子水中，得到混合溶液I。
将2摩尔(以单体算)的聚乙烯吡咯烷酮(分子量为40000)放入到4升的乙二醇中，均匀搅拌，将该溶液从常温升温到200℃。将上述混合溶液I缓慢地加入到上述聚乙烯吡咯烷酮乙二醇溶液中，采用磁力搅拌的方法，混合均匀。随后混合溶液的不断加入，纳米银钯钌会不断生成并吸附在聚乙烯吡咯烷酮上，冷却到室温，由乙醇清洗后，经离心分离后得到的沉淀物重新分散于200-300毫升的乙醇中。加入0.05摩尔的油酸酰胺。
2、将上述乙醇胶液放入一储槽内，使最终尺寸的键合丝同时浸入胶液中的线材长度不小于1m,在胶液中停留的时间不小于5秒，让线材均匀地涂敷上一层厚度胶液，然后在退火炉的氮气的氛围下，在温度为110-150摄氏度之间，完成胶液的固化(主要是乙醇的蒸发)，得到厚度在11-18纳米的复合膜，然后将键合丝冷却至室温，绕线即得。
对比例1：
选取4N银及以上的(纯度为99.99％)原材料，加入重量配比为4％的钯金属，进行熔炼，经定向连续拉工艺，获得直径为6-8mm的线材。
拉丝：通过多次拉丝、粗拉、小拉、细拉、微拉等过程，获得20微米之间的键合丝。
退火：在上述拉丝过程中及拉丝完成后，分别对线材在N2条件下进行中间退火处理，最后成品退火在氮气下进行。
对比例2：
选取4N银及以上的(纯度为99.99％)原材料，进行熔炼，经定向连续拉工艺，获得直径为6-8mm的线材。
拉丝：通过多次拉丝、粗拉、小拉、细拉、微拉等过程，获得20微米之间的键合丝。
退火：在上述拉丝过程中及拉丝完成后，分别对线材在N2条件下进行中间退火处理，最后成品退火在氮气下进行。
线材的电阻性能对比：
采用四点探针法测定这三种线材的电阻率。如下表所示：
样品 实施例 对比例1 对比例2
电阻率μΩcm 2.6 3.3 1.85
线材的可靠性对比(uHAST)：
uHAST测试条件：在温度为130℃，相对湿度为85％的条件下，将上述三种线材球焊得到的第一焊点进行高温存储，每隔一段时间取样进行第一焊点的剪切应力测定，其结果如图4所示。图上的纵坐标为剪切应力，单位为克力(gr)，横坐标为小时数(h)。图中曲线A为实施例产品的剪切应力，曲线B为对比例1产品的剪切应力，曲线C为对比例2产品的剪切应力。
以上参照附图说明了本发明的优选实施例，本领域技术人员不脱离本发明的范围和实质，可以有多种变型方案实现本发明。举例而言，作为一个实施例的部分示出或描述的特征可用于另一实施例以得到又一实施例。以上仅为本发明较佳可行的实施例而已，并非因此局限本发明的权利范围，凡运用本发明说明书及附图内容所作的等效变化，均包含于本发明的权利范围之内。

Claims (10)

1.一种半导体封装用银合金线，其特征在于包括：
含0-1％钯的银合金线主体；
在所述银合金线主体上涂敷的一层包含纳米钯钌银合金和稳定剂的复合膜。
2.根据权利要求1所述的半导体封装用银合金线，其特征在于，所述稳定剂采用高分子聚乙烯吡咯烷酮、聚乙烯醇、聚乙烯亚胺、或聚丙烯酸。
3.根据权利要求2所述的半导体封装用银合金线，其特征在于，所述复合膜的厚度在11-18纳米之间。
4.根据权利要求1所述的半导体封装用银合金线，其特征在于，所述纳米钯钌银合金中纳米颗粒中的钌、钯、银的原子比为1：1：2。
5.根据权利要求4所述的半导体封装用银合金线，其特征在于，所述纳米钯钌银合金中钯、钌、银采用液体还原法还原钯盐、钌盐和银盐获得，其中含有钯、钌、银的纳米颗粒的大小在2-15nm之间。
6.一种半导体封装用银合金线的制造方法，其特征在于包括：
将纯度为4N以上的银熔铸，加入重量比为0-1％的钯；
经若干次拉丝获得18-50微米之间的键合丝，在拉丝过程中和结束后采取二次以上的退火；
清洗线材后，让线材穿过含有纳米钯钌银合金和稳定剂的胶液中；
在高温环境下完成胶液的固化，得到复合膜，然后绕线。
7.根据权利要求6所述的半导体封装用银合金线的制造方法，其特征在于，所述稳定剂采用高分子聚乙烯吡咯烷酮、聚乙烯醇、聚乙烯亚胺、或聚丙烯酸，所述复合膜的厚度在11-18纳米之间。
8.根据权利要求6所述的半导体封装用银合金线的制造方法，其特征在于，所述纳米钯钌银合金中纳米颗粒中的钌、钯、银的原子比为1：1：2。
9.根据权利要求8所述的半导体封装用银合金线的制造方法，其特征在于，所述纳米钯钌银合金中钯、钌、银采用液体还原法还原钯盐、钌盐和银盐获得，其中含有钯、钌、银的纳米颗粒的大小在2-15nm之间。
10.根据权利要求6所述的半导体封装用银合金线的制造方法，其特征在于，胶液的固化在退火炉的氮气的氛围下，温度为110-150摄氏度之间进行。
CN201711120572.3A 2017-11-14 2017-11-14 一种半导体封装用银合金线及其制造方法 Active CN107946271B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711120572.3A CN107946271B (zh) 2017-11-14 2017-11-14 一种半导体封装用银合金线及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711120572.3A CN107946271B (zh) 2017-11-14 2017-11-14 一种半导体封装用银合金线及其制造方法

Publications (2)

Publication Number Publication Date
CN107946271A CN107946271A (zh) 2018-04-20
CN107946271B true CN107946271B (zh) 2020-01-21

Family

ID=61935057

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711120572.3A Active CN107946271B (zh) 2017-11-14 2017-11-14 一种半导体封装用银合金线及其制造方法

Country Status (1)

Country Link
CN (1) CN107946271B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109411437A (zh) * 2018-09-14 2019-03-01 汕头市骏码凯撒有限公司 一种具有表面复合膜的银合金线及其制作方法
CN109411591B (zh) * 2018-09-14 2020-09-18 汕头市骏码凯撒有限公司 一种led封装用银合金线及其制作方法
CN114974932B (zh) * 2022-05-31 2023-12-29 浙江理工大学 一种基于聚苯乙烯磺酸钠-聚苯胺的涂银柔性复合薄膜电极的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101946029A (zh) * 2007-12-11 2011-01-12 恩索恩公司 包含纳米颗粒的金属基复合涂层的电解沉积
CN102467987A (zh) * 2010-11-19 2012-05-23 钰成材料科技股份有限公司 封装用导线及其制造方法
CN103779309A (zh) * 2014-01-20 2014-05-07 江西蓝微电子科技有限公司 镀金金银钯合金单晶键合丝及其制造方法

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102010001567A1 (de) * 2010-02-04 2011-08-04 Robert Bosch GmbH, 70469 Elektrisch leitfähiges Material
TW201336599A (zh) * 2012-03-12 2013-09-16 Wire technology co ltd 銀-鈀合金表面鍍金屬薄膜之複合線材及其製造方法
TWI565841B (zh) * 2015-09-01 2017-01-11 光大應用材料科技股份有限公司 多鍍層銀線及其製法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101946029A (zh) * 2007-12-11 2011-01-12 恩索恩公司 包含纳米颗粒的金属基复合涂层的电解沉积
CN102467987A (zh) * 2010-11-19 2012-05-23 钰成材料科技股份有限公司 封装用导线及其制造方法
CN103779309A (zh) * 2014-01-20 2014-05-07 江西蓝微电子科技有限公司 镀金金银钯合金单晶键合丝及其制造方法

Also Published As

Publication number Publication date
CN107946271A (zh) 2018-04-20

Similar Documents

Publication Publication Date Title
CN107946271B (zh) 一种半导体封装用银合金线及其制造方法
KR20120035093A (ko) 반도체용 본딩 와이어
WO2012098771A1 (ja) ボールボンディング用ワイヤ
TW201336599A (zh) 銀-鈀合金表面鍍金屬薄膜之複合線材及其製造方法
WO2013018238A1 (ja) ボールボンディングワイヤ
US20170103823A1 (en) Graphene coated silver alloy wire and methods for manufacturing the same
US9245670B2 (en) Reliable wire method
CN104073676A (zh) 一种半导体用键合银合金丝及其制造方法
EP2662890A1 (en) Aluminium coated copper bond wire and method of making the same
CN108122877A (zh) 薄金铜合金线及其制造方法
JP2010245390A (ja) ボンディングワイヤ
JP5671512B2 (ja) ボンディング用ワイヤ
CN105470228A (zh) 一种绝缘覆膜抗腐蚀合金键合丝及其制备方法
TWI536396B (zh) Silver alloy soldered wire for semiconductor packages
Manoharan et al. Advancements in silver wire bonding
WO2014137288A1 (en) Palladium coated copper wire for bonding applications
CN108922876A (zh) 一种金合金键合丝及其制造方法
EP2662891A1 (en) Aluminium coated copper bond wire and method of making the same
CN115803856A (zh) 半导体装置用接合线
TW201541592A (zh) 銀合金線材
CN109411437A (zh) 一种具有表面复合膜的银合金线及其制作方法
KR102497492B1 (ko) 반도체 장치용 본딩 와이어
EP3557609A1 (en) Method of manufacturing an aluminium coated copper ribbon and a device using the same
JP2013048169A (ja) ボールボンディング用ワイヤ
TWI559417B (zh) 功率模組封裝的連接線及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant