CN107918526A - 包括监测电路的电子装置和包括在其内的存储装置 - Google Patents

包括监测电路的电子装置和包括在其内的存储装置 Download PDF

Info

Publication number
CN107918526A
CN107918526A CN201710895839.XA CN201710895839A CN107918526A CN 107918526 A CN107918526 A CN 107918526A CN 201710895839 A CN201710895839 A CN 201710895839A CN 107918526 A CN107918526 A CN 107918526A
Authority
CN
China
Prior art keywords
storage device
storage
electronic device
controller
mode signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710895839.XA
Other languages
English (en)
Other versions
CN107918526B (zh
Inventor
徐晟皓
朴炫泰
李英敏
吴和锡
崔珍赫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107918526A publication Critical patent/CN107918526A/zh
Application granted granted Critical
Publication of CN107918526B publication Critical patent/CN107918526B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0625—Power saving in storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1694—Configuration of memory controller to different memory types
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0626—Reducing size or complexity of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Power Engineering (AREA)
  • Power Sources (AREA)
  • Charge And Discharge Circuits For Batteries Or The Like (AREA)

Abstract

提供了包括监测电路的电子装置和包括在电子装置内的存储装置。所述电子装置可以包括连接为直接与扩展存储装置通信的嵌入式存储装置以及连接为直接与嵌入式存储装置通信并通过嵌入式存储装置连接至扩展存储装置的应用处理器。所述嵌入式存储装置包括监测从应用处理器接收的命令的监测装置。所述监测装置基于监测命令的结果来产生表示嵌入式存储装置和扩展存储装置的状态的命令状态信号。嵌入式存储装置操作，使得根据命令状态信号在嵌入式存储装置的部分或全部中控制供电。

Description

包括监测电路的电子装置和包括在其内的存储装置
本申请要求于2016年10月5日提交的第10-2016-0128452号韩国专利申请的优先权，该韩国专利申请的全部内容通过引用包含于此。
技术领域
发明构思的示例实施例涉及电子电路之间和/或电子装置之间的通信。例如，至少一些示例实施例涉及传输用于电子电路之间和/或电子装置之间的接口的包和信息的配置和/或操作。
背景技术
目前，各种类型的电子装置正在被使用。电子装置根据包括在电子装置中的一个或更多个电子电路的操作执行其自身的功能。电子装置通过执行其自身的功能为用户提供服务。电子装置可以单独操作以提供服务。一些电子装置可以与其他电子装置和/或外部电子电路通信以提供服务。
电子装置的示例可以包括操作处理器和存储装置。操作处理器可以与存储装置通信(例如，接口连接)以为用户提供数据存储装置。操作处理器可以在与存储装置进行接口连接时与存储装置交换数据/信息/信号/包。操作处理器和存储装置可以采用接口协议以彼此通信。
随着对具有更高性能和效率的电子装置的需求增加，电子装置的配置和接口方法已经不同地演变。为了实现具有更大容量的存储装置，已经提出了各种电路配置和操作方法。然而，在一些情况下，改变电路配置和操作方法以满足用户要求会导致成本、配置复杂性和电路面积的增加。
发明内容
发明构思的示例实施例涉及一种电子装置。
在一些示例实施例中，电子装置可以包括：应用处理器；嵌入式存储装置，配置为直接与扩展存储装置和应用处理器通信，使得应用处理器配置为通过嵌入式存储装置与扩展存储装置通信，并根据命令状态信号控制供应至嵌入式存储装置的部分或全部的电力，嵌入式存储装置包括监测装置，所述监测装置配置为：监测从应用处理器接收的命令，并基于监测命令的结果产生命令状态信号使得命令状态信号指示嵌入式存储装置的状态和扩展存储装置的状态。
发明构思的示例实施例还涉及一种存储装置。
在一些示例实施例中，存储装置可以包括：控制器，配置为直接与主机装置和扩展存储装置两者通信；非易失性存储器，配置为在控制器的控制下存储或输出数据；监测电路，配置为监测从主机装置接收的命令，并基于监测命令的结果产生指示非易失性存储器的状态和扩展存储装置的状态的命令状态信号；电源管理装置，配置为基于命令状态信号调整控制器和非易失性存储器的部分或全部的操作供电。
在一些示例实施例中，电子装置可以包括：处理器；多个存储装置，以链结构布置使得所述多个存储装置中的仅第一存储装置直接连接至处理器，第一存储装置包括控制器，所述控制器配置为：基于在处理器和所述多个存储装置之间传输的命令来确定所述多个存储装置中的哪些存储装置与电子装置的操作关联，并基于所述多个存储装置中的哪些存储装置与所述操作关联来选择性地使所述多个存储装置中的一个或更多个存储装置的一部分禁用。
附图说明
下面将参照附图更详细地描述发明构思的一些示例实施例。然而，发明构思的示例实施例可以以不同的形式实施，并且不应被解释为受限于在此阐述的示例实施例。相反，提供这些示例实施例使得本公开将是彻底的和完整的，并将发明构思的范围充分地传达给本领域技术人员。同样的附图标记始终表示同样的元件。
图1是示出根据发明构思的示例实施例的包括彼此串行连接的存储装置的存储系统的框图。
图2A至图2D是示出图1的存储系统的说明性实施例的概念图。
图3是示出根据发明构思的示例实施例的包括监测电路的存储系统的框图。
图4是用于解释图3的第一存储装置的电源管理操作的框图。
图5是详细示出图4的监测电路的框图。
图6至图8是用于解释根据发明构思的示例实施例的第一存储装置的电源管理操作的图。
图9是示出图3的第二存储装置的说明性配置的框图。
图10是示出根据发明构思的示例实施例的包括彼此串行连接的电子装置的电子系统的框图。
图11A和图11B是用于解释与未直接连接至图10的电子系统中的操作处理装置的电子装置通信的说明性过程的概念图。
图12是示出根据发明构思的示例实施例的电子装置及其接口的说明性配置的框图。
具体实施方式
下面，可以详细并清楚地描述发明构思的示例实施例至本领域普通技术人员容易实现发明构思的程度。
图1是示出根据发明构思的示例实施例的包括彼此串行连接的存储装置的存储系统的框图。
参照图1，存储系统1000可以包括操作处理装置1100、第一存储装置1300和第二存储装置1400，其中，存储装置1300和1400彼此串行连接。
操作处理装置1100可以执行各种算术运算/逻辑运算以管理和处理存储系统1000的全部操作。
操作处理装置1100可以由包括一个或更多个处理器核的专用的电路(例如，FPGA(现场可编程门阵列)、ASIC(应用专用集成电路)等)实施，或者可以由SoC(片上系统)实施。操作处理装置1100可以是处理器本身或者可以是包括处理器的电子装置或系统。
处理器可以执行将该处理器配置为专用处理器以控制存储系统1000的指令。可选择地，处理器可以是专用处理器和/或应用处理器。
第一存储装置1300可以包括控制器1320和一个或更多个非易失性存储器1310。第二存储装置1400可以包括控制器1420和一个或更多个非易失性存储器1410。
非易失性存储器(1310、1410)可以包括用于存储数据的存储区域。非易失性存储器(1310、1410)可以包括诸如NAND型闪存、PRAM(相变随机存取存储器)、MRAM(磁阻RAM)、ReRAM(电阻RAM)、FRAM(铁电RAM)等的各种非易失性存储器中的至少一种。
控制器(1320、1420)中的每个能够控制存储装置(1300、1400)中的对应的一个存储装置的总体操作。为此，控制器(1320、1420)中的每个可以包括一个或更多个处理器核(或者，可选择地，其他处理电路)和缓冲存储器。处理电路可以是FPGA、ASIC或SoC。
例如，控制器(1320、1420)可以分别控制非易失性存储器(1310、1410)使得将数据存储在非易失性存储器(1310、1410)中并将存储在非易失性存储器(1310、1410)中的数据输出。
操作处理装置1100可以将命令、查询和/或请求提供至存储装置(1300、1400)。操作处理装置1100可以与存储装置(1300、1400)交换数据。在一些示例实施例中，命令、查询、请求和数据可以以包为单位传输。然而，示例实施例不限于此，可以以各种方式改变或修改传输单元。
当操作处理装置1100将写入命令和写入数据提供至存储装置(1300、1400)时，存储装置(1300、1400)可以将写入数据存储在非易失性存储器(1300、1400)的对应的非易失性存储器中。当操作处理装置1100将读取命令提供至存储装置(1300、1400)时，存储装置(1300、1400)可以将存储在非易失性存储器(1310、1410)的对应的非易失性存储器中的读取数据输出至操作处理装置1100。
操作处理装置1100可以是从存储装置(1300、1400)接收存储服务的主机装置。“主机”可以指从其他装置接收服务的装置。根据操作处理装置1100的操作，存储系统1000的用户可以接收存储服务。
在发明构思的示例实施例中，操作处理装置1100和存储装置(1300、1400)可以彼此串行连接。参照图1，操作处理装置1100可以直接连接至第一存储装置1300以通过端口(PORT0、PORT1a)直接与第一存储装置1300通信。另外，第一存储装置1300可以直接连接至第二存储装置1400以通过端口(PORT1b、PORT2)直接与第二存储装置1400通信。然而，操作处理装置1100可以不直接连接至第二存储装置1400，而是操作处理装置1100可以经由第一存储装置1300间接地连接至第二存储装置1400。因此，操作处理装置1100和存储装置(1300、1400)可以以链结构或级联连接结构的拓扑形式彼此连接。
控制器1320可以配置为与操作处理装置1100直接通信以与操作处理装置1100交换读取数据和/或写入数据。控制器(1320、1420)可以配置为彼此直接通信以彼此交换读取数据和写入数据。在一些示例实施例中，控制器1420可以不直接连接至操作处理装置1100，而是控制器1420可以经由第一存储装置1300间接地连接至操作处理装置1100。
操作处理装置可以直接连接至多个存储装置，例如，操作处理装置可以与多个存储装置并行连接。然而，在此情况下，操作处理装置可以包括附加端口以直接连接至多个存储装置。此外，操作处理装置可以包括通信电路以及驱动并控制通信电路以与多个存储装置通信的外围电路。
根据图1中示出的示例实施例，操作处理装置1100可以不直接与第二存储装置1400通信。因此，操作处理装置1100可以仅包括连接至第一存储装置1300的端口(PORT0)、用于与第一存储装置1300通信的通信电路以及驱动并控制通信电路的外围电路。反之，第一存储装置1300可以包括两个端口，也就是连接至操作处理装置1100的PORT0的端口(PORT1a)和连接至第二存储装置1400的端口(PORT1b)、与第二存储装置1400通信的通信电路以及驱动并控制通信电路的外围电路。
因此，根据图1中示出的示例实施例，可以简化操作处理装置1100的配置并且可以减少操作处理装置1100所占的面积。此外，可以降低操作处理装置1100的设计/生产成本。除了经济效益，与采用一个存储装置相比，采用两个存储装置1300和1400可以提供更大的存储容量。因此，可以满足用户要求。
在此示例实施例中，第一存储装置1300的配置可以比被配置为仅与一个装置通信的存储装置相对更复杂。然而，在很多情况下，操作处理装置1100可以以几GHz到几十GHz的速度操作，第一存储装置1300可以以几MHz到几十MHz的速度操作。此外，制造操作处理装置1100的工艺会比制造第一存储装置1300的工艺更难并更复杂。因此，在第一存储装置1300中实施端口(PORT1b)、通信电路和外围电路会简单和经济得多。
操作处理装置1100和存储装置(1300、1400)可以根据各种接口协议中的至少一种彼此通信。例如，操作处理装置1100和存储装置(1300、1400)可以采用诸如USB(通用串行总线)、SCSI(小型计算机系统接口)、PCIe(外围组件互连高速)、SATA(串行高级技术附件)、SAS(串行附件SCSI)、SD(安全数字)卡、eMMC(嵌入式多媒体卡)和UFS(通用闪存)的串行接口协议中的至少一种来彼此通信。然而，示例实施例不限于此。
图2A至图2D是示出图1的存储系统1000的说明性示例实施例的概念图。
参照图2A，图1的存储系统1000可以在电子装置(例如，智能手机、平板电脑等)2000中实施。电子装置2000可以包括应用处理器2100和嵌入式存储装置2300。电子装置2000可以包括槽2004以装配可移动存储装置2400。可移动存储装置2400可以以卡、棒或芯片封装件的形式实施并可以装配在槽2004中或从槽2004分离。
应用处理器2100可以连接为通过导电图案W1直接与嵌入式存储装置2300通信。当可移动存储装置2400装配在槽2004中时，嵌入式存储装置2300可以连接为通过导电图案W2直接与可移动存储装置2400通信。可移动存储装置2400可以不直接连接至应用处理器2100，而是可移动存储装置2400可以经由嵌入式存储装置2300间接连接至应用处理器2100。
参照图2B至图2D，图1的存储系统1000可以在计算系统(3000a、3000b或3000c)(例如，台式计算机、笔记本计算机、工作站、服务器系统等)中实施。图2B的计算系统3000a可以包括CPU(中央处理单元)3100和存储装置(3300a、3400a)。CPU 3100可以装配在主板(或母板)3001上。
存储装置(3300a、3400a)中的每个可以是以盒状模块的形式实施的HDD(硬盘驱动器)或SSD(固态驱动器)。第一存储装置3300a可以连接至主板3001上的连接器3003a，并可以连接为通过导电图案W3和线缆W4直接与CPU 3100通信。第二存储装置3400a可以连接为通过线缆W5直接与第一存储装置3300a通信。第二存储装置3400a可以不直接连接至CPU3100，而是第二存储装置3400a可以经由第一存储装置3300a间接连接至CPU 3100。
图2C的计算系统3000b可以包括CPU 3100、主板3001和存储装置(3300b、3400b)。CPU 3100和主板3001可以与图2B中相同。存储装置(3300b、3400b)中的每个可以是存储器模块或者以卡模块的形式实施的SSD。第一存储器装置3300b可以连接至主板3001上的连接器3003b，并可以连接为通过导电图案W6直接与CPU 3100通信。第二存储装置3400b可以连接至主板3001上的连接器3004b，并可以连接为通过导电图案W7直接与第一存储器装置3300b通信。第二存储装置3400b可以不直接连接至CPU3100，而是第二存储装置3400b可以经由第一存储器装置3300b间接连接至CPU 3100。
图2D的计算系统3000c可以包括CPU 3100、主板3001和存储装置(3300c、3400c)。CPU 3100和主板3001可以与图2B和图2C中相同。存储装置(3300c、3400c)中的每个可以是以芯片或芯片封装件的形式实现的板上SSD或BGA(球栅阵列)SSD。第一存储装置3300c可以连接为通过导电图案W8直接与CPU 3100通信，并可以连接为通过导电图案W9直接与第二存储装置3400c通信。第二存储装置3400c可以不直接连接至CPU 3100，而是第二存储装置3400c可以经由第一存储装置3300c间接连接至CPU 3100。
当第一存储装置3300c是BGA SSD时，第一存储装置3300c可以包括安装在主板3001上的非易失性存储器/控制器芯片13。非易失性存储器/控制器芯片13可以通过键合引线15连接至导电图案(W8、W9)并可以被成型化合物14覆盖。第一存储装置3300c可以通过焊球11安装在主板3001上。
在一些示例实施例中，计算系统(3000a、3000b、3000c)中的每个还可以包括用于临时存储被CPU 3100处理的或将被CPU 3100处理的数据的工作存储器、用于与外部装置/系统通信的通信电路以及用于与用户交换数据/信息的用户接口。工作存储器、通信电路和用户接口可以安装在主板3001上并可以通过导电图案和/或总线连接至CPU 3100。
在图2A至图2D中，应用处理器2100和CPU 3100中的每个可以与图1的操作处理装置1100对应。嵌入式存储装置2300和第一存储装置(3300a、3300b、3300c)中的每个可以与图1的第一存储装置1300对应。可移动存储装置2400和第二存储装置(3400a、3400b、3400c)中的每个可以与图1的第二存储装置1400对应。如参照图1描述的，图2A至图2D的配置可以在满足用户需求的同时带来经济效益。
导电图案(W1、W2、W3、W6、W7、W8、W9)可以是形成在PCB(印刷电路板)或主板3001上的导电材料。导电图案(W1、W2、W3、W6、W7、W8、W9)中的每个可以包括布线图案、线迹图案等。导电材料可以由布线、线迹、导电板等实施。
图3是示出根据发明构思的示例实施例的包括监测电路1350的存储系统1000的框图。
参照图3，在一些示例实施例中，第一存储装置1300还可以包括互连层(1330a、1330b)、应用层1340、监测电路1350和电源管理单元(PMU)1360。
互连层1330a可以通过端口(PORT1a)发送/接收数据/信号/包，互连层1330b可以通过端口(PORT1b)发送/接收数据/信号/包。互连层(1330a、1330b)可以包括由第一存储装置1300采用的接口协议限定的物理层和链路层。互连层(1330a、1330b)可以包括诸如发送/接收电路、调制/解调电路、转换器电路、缓冲电路等中的一种或更多种的各种硬件配置元件。
应用层1340可以理解并处理由第一存储装置1300采用的接口协议的各种命令/包。应用层1340可以通过为控制器1320处理接口协议来对第一存储装置1300提供通信服务。应用层1340可以包括各种硬件电路以处理接口协议。除此之外或可选择的，应用层1340可以由处理器核(例如，控制器1320的处理器核)运行的程序代码的指令集来实施。
应用层1340可以转换并处理各种命令/包，使得允许进行操作处理装置1100和第二存储装置1400之间的通信。应用层1340可以分析从操作处理装置1100接收的请求。应用层1340可以确定接收到的请求是否将在第一存储装置1300中处理，或者接收到的请求是否与第二存储装置1400的通信环境的设置或变化关联。当接收到的请求与第二存储装置1400的通信环境的设置或变化关联时，应用层1340可以将接收到的请求的数据格式改变为能够在第二存储装置1400中处理的格式以提供改变的数据格式。
在一些示例实施例中，第二存储装置1400还可以包括互连层1430和应用层1440。互连层1430可以通过端口(PORT2)来传输并且接收数据/信号/包。应用层1440可以理解并处理由第二存储装置1400采用的接口协议的各种命令/包。可以分别与互连层1330a和应用层1340相似地构成互连层1430和应用层1440。
图3示出互连层(1330a、1330b、1430)和应用层(1340、1440)是独立的配置元件。提供此配置以帮助更好地理解发明构思而不是限制发明构思的示例实施例。在一些示例实施例中，互连层(1330a、1330b)和/或应用层1340可以包括在控制器1320中，互连层1430和/或应用层1440可以包括在控制器1420中。
操作处理装置1100通过由端口(PORT0、PORT1a)和互连层1330a将命令和/或数据传输至第一存储装置1300的应用层1340来与第一存储装置1300通信(例如，在第一存储装置1300中存储数据或从第一存储装置1300读取数据)。控制器1320可以基于由应用层1340处理的信息将数据存储在非易失性存储器1310中或从非易失性存储器1310读取数据。读取数据可以通过互连层1330a和端口(PORT1a、PORT0)提供至操作处理装置1100。
操作处理装置1100可以与第二存储装置1400通信。然而，由于操作处理装置1100可以不直接连接到第二存储装置1400，因此操作处理装置1100可以通过端口(PORT1a、PORT0)和互连层1330a将为第二存储装置1400组建的命令和/或数据提供至第一存储装置1300。第一存储装置1300可以通过互连层1330b和端口(PORT1b、PORT0)将提供的命令和/或数据提供至第二存储装置1400。
第二存储装置1400可以通过互连层1430从第一存储装置1300接收命令/数据。控制器1420可以基于由应用层1440处理的信息将数据存储在非易失性存储器1410中或可以从非易失性存储器1410读取数据。读取的数据可以通过互连层1430和端口(PORT2、PORT1b)提供至第一存储装置1300。第一存储装置1300可以通过互连层1330b从第二存储装置1400接收数据。第一存储装置1300可以通过应用层1340、互连层1330a和端口(PORT1a、PORT0)将接收的数据传输至操作处理装置1100。
在一些情况下，操作处理装置1100可以执行仅需要第二存储装置1400的操作而不需要在第一存储装置1300中执行的操作。在此情况下，连续地操作第一存储装置1300的全部配置元件会导致不必要的功耗的增加。因此，在发明构思的示例实施例中，在一些情况下，存储系统1000可以使第一存储装置1300的配置元件去激活。
可选择地，操作处理装置1100可以执行仅需要第一存储装置1300的操作而不需要在第二存储装置1400中执行的操作。
为确定是否使第一存储装置的配置元件去激活，监测电路1350可以检测在第一存储装置1300中处理的命令(在下文中，“第一存储命令”)和传输至第二存储装置1400的命令(在下文中，“第二存储命令”)。监测电路1350可以检测第一存储命令和第二存储命令的处理状态。监测电路1350可以基于第一存储命令和第二存储命令的接收状态和处理状态来产生指示第一存储装置1300和第二存储装置1400的状态的命令状态信号CSTAT。命令状态信号CSTAT可以指示与第一存储装置1300和第二存储装置1400中的一个或更多个关联的使用状态和空闲状态中的一种状态。命令状态信号CSTAT可以被传输至电源管理单元1360和应用层1340。
电源管理单元1360可以基于命令状态信号CSTAT而使第一存储装置1300的一些或全部配置元件去激活。
例如，当命令状态信号CSTAT指示仅第一存储装置1300处于使用状态而第二存储装置1400未处于使用状态时，电源管理单元1360可以使第一存储装置1300的与在第二存储装置1400中处理的命令和/或数据的传输关联的配置元件去激活。另外，在一些示例实施例中，应用层1340可以产生使第二存储装置1400去激活的命令并可以通过互连层1330b将命令传输至第二存储装置1400。
例如，电源管理单元1360可以使用诸如时钟供应的切断、慢时钟的供应或操作电源降的方法来使配置元件去激活。
相反，当命令状态信号CSTAT指示仅第二存储装置1400处于使用状态而第一存储装置1300未处于使用状态时，电源管理单元1360可以使第一存储装置1300的与处理对应于第一存储装置1300的命令和/或数据关联的配置元件去激活。
因此，存储系统1000可以使处于空闲状态的配置元件去激活以使不必要的功耗最小化。
图3示出监测电路1350为独立的配置元件。然而，监测电路1350可以在一些示例实施例中包括在互连层(1330a、1330b)和/或应用层1340中。
图4是用于解释图3的第一存储装置1300的电源管理操作的框图。
参照图4，电源管理单元1360可以从监测电路1350接收命令状态信号CSTAT。命令状态信号CSTAT可以指示存储装置(1300、1400)的使用状态。
如图3中所描述的，监测电路1350可以检测第一存储命令和第二存储命令。监测电路1350也可以检测第一存储命令和第二存储命令的处理状态。监测电路1350可以基于第一存储命令和第二存储命令的接收状态和处理状态来产生指示第一存储装置1300和第二存储装置1400的状态的命令状态信号CSTAT，监测电路1350可以将产生的命令状态信号CSTAT传输至电源管理单元1360。
电源管理单元1360可以基于命令状态信号CSTAT来产生电源控制信号PCON。电源控制信号PCON可以被传输至第一存储装置1300的每个配置元件。可以根据电源控制信号PCON来独立地使第一存储装置1300的每个配置元件去激活。电源管理单元1360可以使用诸如时钟供应的切断、慢时钟的供应或操作电压降的方法来使第一存储装置1300的配置元件去激活。
当命令状态信号CSTAT指示仅第一存储装置1300处于使用状态而第二存储装置1400未处于使用状态(例如，空闲状态)时，电源管理单元1360可以产生电源控制信号PCON以使应用层1340的一部分(例如，对从操作处理装置1100接收的命令进行转换以将该命令传输至第二存储装置1400的部分)和互连层1330b去激活。在此情况下，在互连层1330b被去激活之前，应用层1340可以产生使第二存储装置1400去激活的命令并通过互连层1330b将命令传输至第二存储装置1400。
当命令状态信号CSTAT指示仅第二存储装置1400处于使用状态而第一存储装置1300未处于使用状态(例如，空闲状态)时，电源管理单元1360可以产生电源控制信号PCON以使非易失性存储器1310和控制器1320去激活。
当命令状态信号CSTAT指示全部的存储装置(1300、1400)处于空闲状态时，电源管理单元1360可以使第一存储装置1300的除了从操作处理装置1100接收命令的互连层1330a之外的全部配置元件去激活。然而，提供电源管理单元的示例实施例以帮助更好地理解发明构思而并非为了限制发明构思的示例实施例。
图5是详细示出图4的监测电路1350的框图。
参照图5，监测电路1350可以包括第一和第二命令检测单元(1351a、1351b)、第一和第二命令状态单元(1352a、1352b)以及第一和第二状态确定单元(1353a、1353b)。例如，如上所述，在一些示例实施例中，控制器1320被编程为执行监测电路1350的功能，进而，执行监测电路1350的前述子组件的功能。
监测电路1350可以独立地连接到互连层(1330a、1330b)。监测电路1350可以连接至互连层1330a以监测第一存储装置1300的命令处理状态。第一命令检测单元(CMD检测单元1)1351a可以检测在第一存储装置1300中处理的命令。第一命令检测单元1351a也可以检测检测到的命令的处理状态。第一命令检测单元1351a可以在第一命令状态单元(CMD状态单元1)1352a中存储在第一存储装置1300中处理的命令和该命令的处理状态。第一命令状态单元1352a可以以电阻的形式实现但不限于此。第一状态确定单元(状态确定单元1)1353a可以基于存储在第一命令状态单元1352a中的信息来产生指示使第一存储装置1300激活还是去激活的命令状态信号CSTAT。产生的命令状态信号CSTAT被传输至电源管理单元1360和应用层1340以在第一存储装置1300的电源管理操作中使用。
监测电路1350可以连接至互连层1330b以监测第二存储装置1400的命令处理状态。第二命令检测单元(CMD检测单元2)1351b可以检测在第二存储装置1400中处理的命令。第二命令检测单元1351b也可以检测检测到的命令的处理状态。第二命令检测单元1351b可以在第二命令状态单元(CMD状态单元2)1352b中存储在第二存储装置1400中处理的命令和该命令的处理状态。第二命令状态单元1352b可以以电阻的形式实现但不限于此。第二状态确定单元(状态确定单元2)1353b可以基于存储在第二命令状态单元1352b中的信息来产生确定使第二存储装置1400激活还是去激活的命令状态信号CSTAT。产生的命令状态信号CSTAT被传输至电源管理单元1360和应用层1340以在第二存储装置1400的电源管理操作中使用。
图6至图8是根据发明构思的示例实施例的用于解释第一存储装置1300的电源管理操作的图。
参照图6，图6示出操作处理装置1100仅需要在第二存储装置1400中执行的操作而不需要在第一存储装置1300中执行的操作的情况。
在此情况下，监测电路1350可以输出指示关于第一存储装置(“存储装置1”)1300的空闲状态以及关于第二存储装置(“存储装置2”)1400的使用状态的命令状态信号CSTAT。
响应于接收命令状态信号CSTAT，应用层1340可以传输指示激活(例如，开启)第二存储装置1400的命令，或者，可选择地，可以不传输任何命令。
响应于接收命令状态信号CSTAT，电源管理单元1360可以产生与其对应的电源控制信号PCON。电源管理单元1360可以使非易失性存储器1310和控制器1320去激活(例如，关闭)。电源管理单元1360可以使用诸如时钟供应的切断、慢时钟的供应或操作电压降的方法来使非易失性存储器1310和控制器1320去激活。
参照图7，图7示出操作处理装置1100仅需要在第一存储装置1300中执行的操作而不需要在第二存储装置1400中执行的操作的情况。在此情况下，监测电路1350可以输出指示关于第一存储装置1300的使用状态以及关于第二存储装置1400的空闲状态的命令状态信号CSTAT。
响应于接收命令状态信号CSTAT，应用层1340可以传输指示使第二存储装置1400去激活(例如，关闭)的命令。响应于该命令，第二存储装置1400可以改变至功耗最小化的模式直到接收另一命令。
响应于接收命令状态信号CSTAT，电源管理单元1360可以产生与其对应的电源控制信号PCON。电源管理单元1360可以使应用层1340的一部分(例如，对从操作处理装置1100接收的命令进行转换以将接收的命令传输至第二存储装置1400的部分)或全部以及互连层1330b去激活(例如，关闭)。
参照图8，图8示出操作处理装置1100不请求在存储装置(1300、1400)中执行的任何操作的情况。在此情况下，监测电路1350可以输出指示关于全部存储装置(1300、1400)的空闲状态的命令状态信号CSTAT。
响应于接收命令状态信号CSTAT，应用层1340可以传输使第二存储装置1400去激活(例如，关闭)的命令。响应于该命令，第二存储装置1400可以改变至功耗最小化的模式直到接收另一命令。
响应于接收的命令状态信号CSTAT，电源管理单元1360可以产生与其对应的电源控制信号PCON。电源管理单元1360可以激活(例如，开启)互连层1330a并可以去激活(例如，关闭)第一存储装置1300的剩余的配置元件。电源管理单元1360可以使用诸如时钟供应的切断、慢时钟的供应或操作电压降的方法来使配置元件去激活。
如图6至图8中所描述的，存储系统1000可以根据监测电路1350的确定结果独立地使第一存储装置1300的配置元件去激活。另外，第一存储装置1300可以根据监测电路1350的确定结果将去激活命令传输至未直接连接至操作处理装置1100的第二存储装置1400。因此，存储系统1000可以根据监测电路1350的确定结果来减少(或者，可选择地，最小化)不必要的功耗。
此外，监测电路1350可以连续地监测第一存储装置1300的处于空闲状态的配置元件以及第二存储装置1400的状态变化。根据监测结果，第一存储装置1300的配置元件和第二存储装置1400可以从空闲状态改变至使用状态。在此情况下，监测电路1350可以将表示使用状态的命令状态信号CSTAT传输至应用层1340和电源管理单元1360。接收表示使用状态的命令状态信号CSTAT的电源管理单元1360可以激活(例如，开启)第一存储装置1300的与其对应的配置元件。电源管理单元1360可以通过正常时钟的供应或操作电压的上升来激活(例如，开启)第一存储装置1300的配置元件。接收表示使用状态的命令状态信号CSTAT的应用层1340可以将激活的命令传输至第二存储装置1400。
当第一存储装置1300的除了互连层1330a之外的全部配置元件处于去激活状态时，操作处理装置1100可以传输激活命令以将第一存储装置和第二存储装置(1300、1400)改变至使用状态。
图9是示出根据其他示例实施例的图3的第二存储装置的说明性配置的框图。为便于描述，省略了对上面描述的配置元件的重复描述。
参照图9，参照图1至图8描述的存储系统1000可以包括彼此串行连接的两个存储装置(1300、1400)。然而，在一些示例实施例中，存储系统1000可以包括彼此串行连接的三个或更多个存储装置(参照图10)。因此，当第二存储装置不是链中的最后一个存储装置时，第二存储装置可以实现为图9的第二存储装置1400b。
除了非易失性存储器1410、控制器1420、互连层1430a以及应用层1440之外，第二存储装置1400b还可以包括互连层1430b、监测电路1450和电源管理单元1460。互连层1430b可以与图3的互连层1330b相似地通过端口(PORT2b)传输并接收数据/信号/包。端口(PORT2b)可以直接连接至未直接连接至第一存储装置1300的其他存储装置(在下文中，被称为第三存储装置)。
与图3的监测电路1350相似，监测电路1450可以检测在第二存储装置1400b中处理的命令(在下文中，被称为第二存储命令)以及传输至第三存储装置的命令(在下文中被称为第三存储命令)以确定是否使第二存储装置1400b的配置元件去激活。监测电路1450可以检测第二存储命令和第三存储命令的处理状态。监测电路1450可以基于第二存储命令和第三存储命令的接收状态和处理状态来产生指示第二存储装置1400b和第三存储装置的状态的命令状态信号CSTAT。命令状态信号CSTAT可以表示使用状态或空闲状态。命令状态信号CSTAT可以被传输至电源管理单元1460和应用层1440。
电源管理单元1460可以基于命令状态信号CSTAT来使第二存储装置1400b的配置元件中的一些或全部去激活。当电源管理单元1460接收表示仅第二存储装置1400b处于使用状态的命令状态信号CSTAT时，电源管理单元1460可以使与在第三存储装置中处理的命令和/或数据的传输关联的配置元件去激活。当电源管理单元1460接收表示仅第三存储装置处于使用状态的命令状态信号CSTAT时，电源管理单元1460可以使与处理对应于第二存储装置1400b的命令和/或数据关联的配置元件去激活。
当电源管理单元1460接收表示仅第二存储装置1400b处于使用状态的命令状态信号CSTAT时，应用层1440可以产生使第三存储装置去激活的命令，并且可以通过互连层1430b来将产生的命令传输至第三存储装置。因此，存储系统1000可以使存储装置的处于空闲状态的配置元件去激活以减少(或者，可选择地，防止)不必要的功耗。
图10是示出根据发明构思的示例实施例的包括彼此串行连接的多个电子装置的电子系统4000的框图。图11A和图11B是用于解释与未直接连接至图10的电子系统4000中的操作处理装置4100的电子装置进行通信的示例性过程的概念图。
参照图10，电子系统4000可以包括操作处理装置4100和串行连接至操作处理装置4100的多个电子装置(4300、4400、...、4800、4900)。操作处理装置4100可以与参照图1至图9描述的操作处理装置(1100、2100、3100)中的一个对应。
电子系统4000可以是各种电子系统中的一种。电子系统4000可以与参照图1至图9描述的存储系统1000、电子装置2000或计算系统3000对应。电子装置(4300、4400、...、4800、4900)中的每个可以与参照图1至图9描述的存储装置(1300、1400、1400b、2300、2400、3300a、3300b、3300c、3400a、3400b、3400c)中的一个对应。
然而，发明构思的示例实施例不限于上述示例。作为示例，电子装置(4300、4400、...、4800、4900)中的每个可以包括诸如图形装置、有线/无线通信装置、显示装置等的任意类型的电子装置。可以根据电子装置(4300、4400、...、4800、4900)中的每个的类型以各种方式改变或修改电子系统4000的用途。
电子装置(4300、4400、...、4800、4900)可以通过各自的输入/输出端口彼此串行连接。第一电子装置4300可以放置在串行连接的尾端。第二电子装置4400可以连接为直接与第一电子装置4300通信。以此方式，电子装置(4300、4400、...、4800、4900)可以以链结构或菊花链结构的拓扑形式彼此连接。
操作处理装置4100可以连接为直接与第一电子装置4300通信。然而，操作处理装置4100可以不直接连接至其他的电子装置(4400、...、4800、4900)。当操作处理装置4100意图与未直接连接至操作处理装置4100的目标电子装置进行通信时，操作处理装置4100可以通过中间的(多个)电子装置与目标电子装置进行通信。
参照图11A，当操作处理装置4100意图与第二电子装置4400进行通信时，操作处理装置4100可以通过第一电子装置4300与第二电子装置4400进行通信。第一电子装置4300可以监测来自操作处理装置4100的命令。
当根据监测结果仅需要在第二电子装置4400中执行的操作而不需要在第一电子装置4300中执行的操作时，第一电子装置4300可以仅使到第二电子装置4400的通信路径激活，并可以使第一电子装置4300的剩余部分去激活。因此，第一电子装置4300可以减少(或者，可选择地，防止)不必要的功耗。
当仅需要在第一电子装置4300中执行的操作时，第一电子装置4300可以使其他的电子装置(4400、...、4800、4900)去激活。因此，第一电子装置4300可以减少(或者，可选择地，防止)其他电子装置(4400、...、4800、4900)中的不必要的功耗。
参照图11B，当操作处理装置4100意图与第N电子装置4900进行通信时，操作处理装置4100可以通过第一至第N-1电子装置(4300至4800)与第N电子装置4900进行通信。第一电子装置4300可以监测来自操作处理装置4100的命令。
当根据监测结果仅需要在第N电子装置4900中执行的操作而不需要在第一至第N-1电子装置(4300至4800)中执行的操作时，第一电子装置4300可以仅使到第N电子装置4900的通信路径激活，并可以使第一至第N-1电子装置(4300至4800)的剩余部分去激活。因此，可以减少(或者，可选择地，防止)第一至第N-1电子装置(4300至4800)中的不必要的功耗。
可以由独立的监测电路对电子装置(4300、4400、...、4800、4900)中的每个进行控制。在一些示例实施例中，仅第一电子装置4300可以包括监测电路，使得第一电子装置4300产生命令状态信号CSTAT以控制(例如，激活或去激活)链下游的其他电子装置(4400、...、4800、4900)中的每个。在其他示例实施例中，第一至第N电子装置(4300、4400、...、4800、4900)中的每个可以包括监测电路，使得第一至第N电子装置(4300、4400、...、4800、4900)中的每个产生命令状态信号CSTAT以控制(例如，激活或去激活)链下游的相邻的电子装置。
为了实现图10、图11A和图11B中的电子系统4000，操作处理装置4100和电子装置(4300、4400、...、4800、4900)可以采用参照图1至图9描述的配置、操作、过程、方法和通信中的至少一种。操作处理装置4100和电子装置(4300、4400、...、4800、4900)可以采用诸如USB、SCSI、PCIe、NVMe、SATA、SAS、SD卡、eMMC、UFS等各种接口协议中的至少一种，但这不是对发明构思的示例实施例的限制。
图12是示出根据发明构思的示例实施例的电子装置及其接口的说明性配置的框图。
参照图12，电子装置5000可以通过能够使用或支持由移动行业处理器接口(MIPI)联盟提出的接口协议的数据处理装置实现。电子装置5000可以是诸如便携式通信终端、个人数字助理(PDA)、便携式多媒体播放器(PMP)、智能手机、平板计算机、可穿戴装置等电子装置中的一个。
电子装置5000可以包括应用处理器5100、显示器5220和5221以及图像传感器5230和5231。应用处理器5100可以包括主DigRF 5110、DSI(显示器串行接口)主机5120、CSI(照相机串行接口)主机5130和物理层(PHY)5140。
DSI主机5120可以根据DSI与显示器5220的DSI装置5225通信。作为示例，光学串行器SER可以在DSI主机5120中实现，光学解串器DES可以在DSI装置5225中实现。显示器5220可以根据DSI与显示器5221的DSI装置5226通信。作为示例，光学串行器SER还可以在DSI装置5225中实现，光学解串器DES可以在DSI装置5226中实现。
显示器5221可以不直接连接至应用处理器5100。因此，应用处理器5100可以通过显示器5220与显示器5221的DSI装置5226通信。显示器5220可以包括图1至图8中描述的监测电路。根据监测电路的监测结果，显示器5220可以独立地使显示器(5220、5221)的配置元件去激活。
CSI主机5130可以根据CSI与图像传感器5230的CSI装置5235通信。作为示例，光学解串器DES可以在CSI主机5130中实现，光学串行器SER可以在CSI装置5235中实现。图像传感器5230可以根据CSI与图像传感器5231的CSI装置5236通信。光学解串器DES还可以在CSI装置5235中实现，光学串行器SER可以在CSI装置5236中实现。
图像传感器5231可以不直接连接至应用处理器5100。因此，应用处理器5100可以通过图像传感器5230与图像传感器5231的CSI装置5236通信。图像传感器5230可以包括图1至图8中描述的监测电路。根据监测电路的监测结果，图像传感器5230可以独立地使图像传感器(5230、5231)的配置元件去激活。
电子装置5000还可以包括与应用处理器5100通信的RF(射频)芯片5240。RF芯片5240可以包括物理层5242、从DigRF 5244和天线5246。RF芯片5240的物理层5242以及应用处理器5100的物理层5140可以通过由MIPI联盟提出的DigRF接口彼此交换数据。
电子装置5000还可以包括工作存储器5250、嵌入式存储装置5251和卡存储装置5252。工作存储器5250、嵌入式存储装置5251和卡存储装置5252可以为应用处理器5100存储或输出数据。
工作处理器5250可以临时存储由应用处理器5100处理的或将由应用处理器5100处理的数据。工作存储器5250可以包括诸如SRAM(静态随机存取存储器)、DRAM(动态RAM)、SDRAM(同步DRAM)等的易失性存储器和/或诸如闪存、PRAM(相变RAM)、MRAM(磁阻RAM)、ReRAM(电阻ReRAM)、FRAM(铁电RAM)等的非易失性存储器。
不论是否供电，嵌入式存储装置5251和卡存储装置5252都能够存储数据。嵌入式存储装置5251和卡存储装置5252可以分别与图2的嵌入式存储装置2300和可移动存储装置2400对应。因此，应用处理器5100可以不直接连接至与卡存储装置5252关联的卡。因此，应用处理器5100可以通过嵌入式存储装置5251与卡存储装置5252通信。嵌入式存储装置5251可以包括在图1至图8中描述的监测电路。根据监测电路的监测结果，嵌入式存储装置5251可以独立地使嵌入式存储装置5251和/或卡存储装置5252的配置元件去激活。
电子装置5000可以通过诸如WiMAX(世界微波接入互操作)5260、WLAN(无线局域网络)5262、UWB(超宽带)5264等的通信模块与外部装置/系统通信。此外，电子装置5000可以根据诸如LTE(长期演进)、GSM(全球移动通信系统)、CDMA(码分多址)、蓝牙、NFC(近场通信)、WiFi、RFID(射频识别)等各种无线通信方法中的至少一种和/或诸如TCP/IP(传输控制协议/互联网协议)、USB(通用串行总线)、SCSI(小型计算机小型接口)、M-PCIe(移动PCIe)、火线等的各种有线通信方法中的至少一种与外部装置/系统通信。
电子装置5000还可以包括用于处理声音信息的扬声器5270和麦克风(MIC)5275。另外，电子装置5000还可以包括用于处理位置信息的GPS(全球定位系统)装置5280。电子装置5000还可以包括用于管理与外围装置连接的桥接芯片5290。
根据发明构思的示例实施例，可以提供一种电子装置以及包括在该电子装置内的存储装置，其中，所述电子装置能够监测接收的命令以根据命令的状态部分地减少(或者，可选择地，最小化)功耗。
上述内容是用于实现发明构思的具体示例实施例。发明构思可以不仅包括上述示例实施例还可以包括能够简单或容易改变的设计的示例实施例。发明构思还可以包括容易改变至使用示例实施例实现的技术。

Claims (20)

1.一种电子装置，所述电子装置包括：
应用处理器；
嵌入式存储装置，配置为直接与扩展存储装置和应用处理器通信，使得应用处理器配置为通过嵌入式存储装置与扩展存储装置通信，并根据命令状态信号控制供应至嵌入式存储装置的部分或全部的电力，嵌入式存储装置包括监测装置，所述监测装置配置为：监测从应用处理器接收的命令，并基于监测命令的结果来产生命令状态信号，使得命令状态信号指示嵌入式存储装置的状态和扩展存储装置的状态。
2.如权利要求1所述的电子装置，其中，监测装置配置为：如果监测装置基于监测命令的结果确定与电子装置关联的操作利用扩展存储装置而不利用嵌入式存储装置，则产生指示嵌入式存储装置处于空闲状态的命令状态信号。
3.如权利要求1所述的电子装置，其中，监测装置配置为：如果监测装置基于监测命令的结果确定与电子装置关联的操作利用嵌入式存储装置而不利用扩展存储装置，则产生指示扩展存储装置处于空闲状态的命令状态信号。
4.如权利要求1所述的电子装置，其中，监测装置配置为：如果监测装置确定了与电子装置相关联的操作没有利用嵌入存式储装置和扩展存储装置两者，则产生指示扩展存储装置和嵌入式存储装置两者处于空闲状态的命令状态信号。
5.如权利要求1所述的电子装置，所述电子装置还包括：
电源管理装置，配置为基于命令状态信号而选择性地使与嵌入式存储装置关联的一个或更多个电路去激活。
6.如权利要求5所述的电子装置，其中，所述一个或更多个电路包括存储器装置和配置为控制存储器装置的控制器，电源管理装置配置为如果电源管理装置接收指示嵌入式存储装置处于空闲状态的第一命令状态信号，则调整存储器装置的操作供电和控制器的操作供电。
7.如权利要求6所述的电子装置，其中，电源管理装置配置为：如果电源管理装置接收指示嵌入式存储装置处于使用状态的第二命令状态信号，则重新调整存储器装置的操作供电和控制器的操作供电。
8.如权利要求5所述的电子装置，其中，与嵌入式存储装置关联的所述一个或更多个电路包括配置为促进与应用处理器通信的至少一个电路，
电源管理装置配置为：如果电源管理装置接收指示嵌入式存储装置和扩展存储装置两者处于空闲状态的命令状态信号，则调整所述一个或更多个电路中的除了所述至少一个电路之外的每个电路的操作供电。
9.如权利要求1所述的电子装置，其中，嵌入式存储装置配置为：如果电源管理装置接收指示扩展存储装置处于空闲状态的命令状态信号，则将去激活命令传输至扩展存储装置以调整扩展存储装置的操作供电。
10.一种存储装置，所述存储装置包括：
控制器，配置为与主机装置和外部存储装置直接通信；
非易失性存储器，配置为在控制器的控制下存储或输出数据；
监测电路，配置为监测从主机装置接收的命令，并基于监测命令的结果产生指示非易失性存储器的状态和外部存储装置的状态的命令状态信号；
电源管理装置，配置为基于命令状态信号调整控制器和非易失性存储器的部分或全部的操作供电。
11.如权利要求10所述的存储装置，其中，监测装置配置为：如果监测装置基于监测命令的结果确定与电子装置关联的操作利用外部存储装置而不利用非易失性存储器，则产生指示非易失性存储器处于空闲状态的命令状态信号。
12.如权利要求10所述的存储装置，其中，监测装置配置为：如果监测装置确定与电子装置关联的操作利用非易失性存储器而不利用外部存储装置，则产生指示外部存储装置处于空闲状态的命令状态信号。
13.如权利要求10所述的存储装置，其中，电源管理装置配置为：如果电源管理装置接收指示非易失性存储器处于空闲状态的命令状态信号，则调整控制器的对非易失性存储器进行控制的部分的操作供电。
14.如权利要求10所述的存储装置，其中，电源管理装置配置为：如果电源管理装置接收指示外部存储装置处于空闲状态的命令状态信号，则调整控制器的配置为与外部存储装置通信的部分的操作供电。
15.如权利要求10所述的存储装置，其中，控制器配置为：如果电源管理装置接收指示外部存储装置处于空闲状态的命令状态信号，则将去激活命令传输至外部存储装置以降低外部存储装置的功耗。
16.一种电子装置，所述电子装置包括：
处理器；
多个存储装置，以链结构布置使得所述多个存储装置中的仅第一存储装置直接连接至处理器，第一存储装置包括控制器，所述控制器配置为基于在处理器和所述多个存储装置之间传输的命令来确定所述多个存储装置中的哪些存储装置与电子装置的操作关联，并基于所述多个存储装置中的哪些存储装置与所述操作关联来选择性地使所述多个存储装置中的一个或更多个存储装置的一部分禁用。
17.如权利要求16所述的电子装置，其中，第一存储装置配置为：
如果控制器确定在操作期间仅第一存储装置是激活的，则选择性地使第一存储装置的与进一步向链下游传输数据关联的部分禁用，并将去激活命令传输至链中的所述多个存储装置的后续存储装置，
如果控制器确定在操作期间第一存储装置是空闲的，则选择性地使第一存储装置的与对第一存储装置所关联的存储器装置进行操作相关联的部分禁用。
18.如权利要求17所述的电子装置，其中，第一存储装置配置为通过降低时钟信号的频率和降低供应至其的操作电压中的一种或更多种来使第一存储装置的所述部分禁用。
19.如权利要求15所述的电子装置，其中，第一存储装置配置为：如果控制器确定在操作期间链中的所述多个存储装置的第一存储装置和后续存储装置两者是激活的，则启用整个第一存储装置。
20.如权利要求15所述的电子装置，其中，
第一存储装置包括第一接口和第二接口，第一接口配置为与处理器接口连接，第二接口配置为与所述多个存储装置的第二存储装置接口连接，第二存储装置在链中与第一存储装置相邻，
第一存储装置配置为如果控制器确定在操作期间第二存储装置是空闲的，则选择性地使第二接口禁用。
CN201710895839.XA 2016-10-05 2017-09-28 包括监测电路的电子装置和包括在其内的存储装置 Active CN107918526B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0128452 2016-10-05
KR1020160128452A KR20180038109A (ko) 2016-10-05 2016-10-05 모니터링 회로를 포함하는 전자 장치 및 그것에 포함되는 스토리지 장치

Publications (2)

Publication Number Publication Date
CN107918526A true CN107918526A (zh) 2018-04-17
CN107918526B CN107918526B (zh) 2022-05-10

Family

ID=61758386

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710895839.XA Active CN107918526B (zh) 2016-10-05 2017-09-28 包括监测电路的电子装置和包括在其内的存储装置

Country Status (3)

Country Link
US (1) US10424346B2 (zh)
KR (1) KR20180038109A (zh)
CN (1) CN107918526B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180034778A (ko) * 2016-09-27 2018-04-05 삼성전자주식회사 직렬로 연결되는 스토리지 장치들 중 직접 연결되지 않은 스토리지 장치로의 바이패스 경로를 제공하도록 구성되는 전자 장치, 그것에 포함되는 스토리지 장치, 그것을 포함하는 컴퓨팅 시스템, 및 그것을 이용하여 통신하는 방법
JP7371483B2 (ja) * 2019-12-18 2023-10-31 富士通株式会社 ストレージ制御装置及び制御プログラム
KR20220149220A (ko) 2021-04-30 2022-11-08 삼성전자주식회사 메모리 장치
TWI806262B (zh) * 2021-11-29 2023-06-21 慧榮科技股份有限公司 橋接裝置與資料儲存系統

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090113162A1 (en) * 2007-10-29 2009-04-30 Micron Technology, Inc. Methods, systems, and devices for management of a memory system
US20100211808A1 (en) * 2009-02-19 2010-08-19 Samsung Electronics Co., Ltd. Data storage devices and power management methods thereof
CN102436426A (zh) * 2011-11-04 2012-05-02 忆正存储技术（武汉）有限公司 一种内嵌式存储器及内嵌式存储系统
CN103430160A (zh) * 2011-03-11 2013-12-04 美光科技公司 用于控制存储器的系统、装置、存储器控制器及方法
US20140325148A1 (en) * 2013-04-29 2014-10-30 Sang Hoon Choi Data storage devices which supply host with data processing latency information, and related data processing methods
CN105824667A (zh) * 2016-03-15 2016-08-03 深圳市硅格半导体股份有限公司 存储设备的管理方法、装置及系统

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5463772A (en) 1993-04-23 1995-10-31 Hewlett-Packard Company Transparent peripheral file systems with on-board compression, decompression, and space management
US6378018B1 (en) 1997-10-10 2002-04-23 Intel Corporation Memory device and system including a low power interface
US8051197B2 (en) 2002-03-29 2011-11-01 Brocade Communications Systems, Inc. Network congestion management systems and methods
JP2005157521A (ja) 2003-11-21 2005-06-16 Hitachi Ltd 遠隔記憶装置の状態情報監視方法および記憶サブシステム
US20050138184A1 (en) 2003-12-19 2005-06-23 Sanrad Ltd. Efficient method for sharing data between independent clusters of virtualization switches
US7246252B1 (en) 2003-12-31 2007-07-17 Xilinx, Inc. Delay compensation
US9171585B2 (en) * 2005-06-24 2015-10-27 Google Inc. Configurable memory circuit system and method
US7634585B2 (en) * 2005-11-04 2009-12-15 Sandisk Corporation In-line cache using nonvolatile memory between host and disk device
US7594134B1 (en) 2006-08-14 2009-09-22 Network Appliance, Inc. Dual access pathways to serially-connected mass data storage units
US20080082714A1 (en) 2006-09-29 2008-04-03 Nasa Hq's. Systems, methods and apparatus for flash drive
US8046527B2 (en) * 2007-02-22 2011-10-25 Mosaid Technologies Incorporated Apparatus and method for using a page buffer of a memory device as a temporary cache
US20090063786A1 (en) 2007-08-29 2009-03-05 Hakjune Oh Daisy-chain memory configuration and usage
JP4819088B2 (ja) 2008-04-25 2011-11-16 富士通株式会社 記憶装置および当該記憶装置の起動方法
US20160246711A9 (en) * 2010-01-28 2016-08-25 Hewlett-Packard Development Company, L. P. Interface methods and apparatus for memory devices
US9164554B2 (en) 2010-04-12 2015-10-20 Sandisk Enterprise Ip Llc Non-volatile solid-state storage system supporting high bandwidth and random access
JP2012008651A (ja) * 2010-06-22 2012-01-12 Toshiba Corp 半導体記憶装置、その制御方法および情報処理装置
US8825948B2 (en) * 2010-11-17 2014-09-02 Broadcom Corporation Memory controller with emulative internal memory buffer
US8560878B2 (en) 2011-03-23 2013-10-15 Hitachi, Ltd. System and method for failure detection by a storage expander preceding an expander experiencing a failure
US9229879B2 (en) * 2011-07-11 2016-01-05 Intel Corporation Power reduction using unmodified information in evicted cache lines
US9311226B2 (en) * 2012-04-20 2016-04-12 Memory Technologies Llc Managing operational state data of a memory module using host memory in association with state change
US9116820B2 (en) * 2012-08-28 2015-08-25 Memory Technologies Llc Dynamic central cache memory
US9110592B2 (en) * 2013-02-04 2015-08-18 Microsoft Technology Licensing, Llc Dynamic allocation of heterogenous memory in a computing system
US9286985B2 (en) * 2013-02-12 2016-03-15 Kabushiki Kaisha Toshiba Semiconductor device with power mode transitioning operation
KR20140112303A (ko) 2013-03-13 2014-09-23 삼성전자주식회사 불휘발성 메모리 장치, 전자 장치 그리고 그것을 포함하는 컴퓨팅 시스템
US20140264904A1 (en) * 2013-03-13 2014-09-18 Apple Inc. Unified pcb design for ssd applications, various density configurations, and direct nand access
US9342443B2 (en) * 2013-03-15 2016-05-17 Micron Technology, Inc. Systems and methods for memory system management based on thermal information of a memory system
KR102153907B1 (ko) * 2013-12-11 2020-09-10 삼성전자주식회사 전압 레귤레이터, 메모리 컨트롤러 및 그것의 전압 공급 방법
CN104808950B (zh) * 2014-01-24 2019-11-05 超威半导体公司 对嵌入式存储器元件的模式依赖性访问
US9904651B2 (en) 2014-07-31 2018-02-27 Samsung Electronics Co., Ltd. Operating method of controller for setting link between interfaces of electronic devices, and storage device including controller
US9515686B2 (en) 2014-08-11 2016-12-06 Samsung Electronics Co., Ltd. Signal transmitting circuit using common clock, and storage device therewith
US9442801B2 (en) * 2014-09-26 2016-09-13 Hewlett Packard Enterprise Development Lp Platform error correction
US9819544B2 (en) 2014-10-31 2017-11-14 Distech Controls Inc. Method for configuring devices in a daisy chain communication configuration
JP6313252B2 (ja) * 2015-03-16 2018-04-18 東芝メモリ株式会社 半導体メモリ装置
US20160378594A1 (en) * 2015-06-26 2016-12-29 Intel Corporation Method and apparatus to decode low density parity codes
US9842021B2 (en) * 2015-08-28 2017-12-12 Intel Corporation Memory device check bit read mode
US10013179B2 (en) * 2015-12-03 2018-07-03 Sandisk Technologies Llc Reading logical groups of data from physical locations in memory using headers
US20180039411A1 (en) * 2016-08-02 2018-02-08 Cnex Labs, Inc. Method and Apparatus for Providing Data Storage and Network Communication Using an Auxiliary Plug
KR20180023267A (ko) * 2016-08-25 2018-03-07 에스케이하이닉스 주식회사 메모리 시스템 및 그의 동작 방법
US10539997B2 (en) * 2016-09-02 2020-01-21 Qualcomm Incorporated Ultra-low-power design memory power reduction scheme

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090113162A1 (en) * 2007-10-29 2009-04-30 Micron Technology, Inc. Methods, systems, and devices for management of a memory system
US20100211808A1 (en) * 2009-02-19 2010-08-19 Samsung Electronics Co., Ltd. Data storage devices and power management methods thereof
CN103430160A (zh) * 2011-03-11 2013-12-04 美光科技公司 用于控制存储器的系统、装置、存储器控制器及方法
CN102436426A (zh) * 2011-11-04 2012-05-02 忆正存储技术（武汉）有限公司 一种内嵌式存储器及内嵌式存储系统
US20140325148A1 (en) * 2013-04-29 2014-10-30 Sang Hoon Choi Data storage devices which supply host with data processing latency information, and related data processing methods
CN105824667A (zh) * 2016-03-15 2016-08-03 深圳市硅格半导体股份有限公司 存储设备的管理方法、装置及系统

Also Published As

Publication number Publication date
KR20180038109A (ko) 2018-04-16
US20180096711A1 (en) 2018-04-05
US10424346B2 (en) 2019-09-24
CN107918526B (zh) 2022-05-10

Similar Documents

Publication Publication Date Title
CN107918526A (zh) 包括监测电路的电子装置和包括在其内的存储装置
US10437498B2 (en) Electronic device configured to reset storage device non-directly connected to application processor among storage devices serially connected to one another and method of operating the same
CN103366801B (zh) 存储器装置及其操作方法
CN102171667B (zh) 具有无线功能性的固态盘
US9104816B2 (en) Memory card having plurality of interface ports, memory card system, and data communication method for the memory card
CN107632951A (zh) 控制非直接串行连接存储设备的设备及其应用和操作方法
CN108604456A (zh) 在存储器插槽中支持多个存储器类型
JP2006507608A (ja) 直接メモリアクセスを有する複合不揮発性メモリ・入出力カード
CN104956347A (zh) 将一种互连协议的枚举和/或配置机制用于不同的互连协议
JP2007518160A (ja) モジュール間の直接メモリアクセスを用いるマルチモジュール回路カード
CN209168746U (zh) 一种基于fpga的通用闪存测试系统
CN107870742A (zh) 向存储装置提供旁路的电子装置、存储装置和计算系统
CN109411007A (zh) 一种基于fpga的通用闪存测试系统
TWI413128B (zh) 具有可組態輸入／輸出埠之記憶體模組
TW201347438A (zh) 整合無線通訊元件的記憶體模組、裝置與運作方法
JP4588427B2 (ja) メモリシステムおよびホストとメモリカードとの間のデータ伝送速度設定方法
CN1367438B (zh) 支持多种接口的半导体存储方法及装置
US10296261B2 (en) Electronic device compensating different characteristics of serially connected storage devices and storage device included therein
CN210627213U (zh) 一种物联网无线分时rfid终端
EP2216736B1 (en) Data storage device and method for operating the same
CN1655277A (zh) 多功能数据存储装置及方法
CN214311720U (zh) 具有增强驱动能力的介质接口控制器
CN114519022B (zh) 一种扩大固态硬盘容量系统及其方法
CN203151523U (zh) 便于数据传输的交换机
CN100397408C (zh) 具高速外围元件内连接总线的读卡机

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant