CN107894722A

CN107894722A - 集成电路和应用程序处理器

Info

Publication number: CN107894722A
Application number: CN201710420111.1A
Authority: CN
Inventors: 禹炯日
Original assignee: Samsung Electronics Co Ltd
Current assignee: Samsung Electronics Co Ltd
Priority date: 2016-10-04
Filing date: 2017-06-06
Publication date: 2018-04-10
Anticipated expiration: 2037-06-06
Also published as: US10585783B2; US11204857B2; KR20180037422A; US20200201743A1; TWI752074B; CN107894722B; US20180095863A1; TW201814314A

Abstract

一种集成电路(IC)包含多个知识产权件(IP)，所述多个知识产权件中的每一个包含测试逻辑。第一存储器控制器在第一操作模式中将从所述多个知识产权件中的至少一个接收的用户数据提供到第一存储器。扫描器在第二操作模式中从所述多个知识产权件的所述测试逻辑搜集调试数据。并且，第二存储器控制器在所述第二操作模式中从所述扫描器接收所述调试数据并且将所述调试数据提供到所述第一存储器。所述集成电路在操作缺陷发生时可在不使用外部设备的情况下搜集用于检测错误发生区域并且校正错误的调试数据，并且存储所述调试数据。

Description

集成电路和应用程序处理器

技术领域

本发明涉及半导体装置(semiconductor device)，并且更确切地说，涉及经配置以搜集并存储调试数据(debugging data)的集成电路(integrated circuit，IC)、应用程序处理器(application processor，AP)，以及包含所述AP的电子装置。

背景技术

随着半导体芯片集成密度的增大，测试半导体芯片将花费许多时间以及大量资源。可测试性设计(Design For Testability，DFT)技术已广泛用于维持半导体芯片的质量并且提高测试效率。扫描测试技术可以构成DFT技术的大部分。通过使用扫描测试技术，可以经由扫描转储方法(scandump method)对芯片上系统(System on Chip，SoC)的硬件和/或软件中的错误进行调试。

发明内容

本发明提供一种集成电路(IC)，所述集成电路经配置以在操作缺陷发生时在不使用外部设备的情况下搜集用于检测错误发生区域并且校正错误的调试数据，并且存储所述调试数据。

根据本发明的一方面，提供一种IC，所述IC包含多个知识产权件(intellectualproperty，IP)，所述多个IP中的每一个包含测试逻辑。第一存储器控制器在第一操作模式中将从所述多个IP中的至少一个接收的用户数据提供到第一存储器。扫描器在第二操作模式中从所述多个IP的所述测试逻辑搜集调试数据。并且，第二存储器控制器在所述第二操作模式中从所述扫描器接收所述调试数据并且将所述调试数据提供到所述第一存储器。

根据本发明的另一方面，提供一种IC，所述IC包含多个IP，所述多个IP中的每一个包含扫描链。总线在所述多个IP之间发送数据。内建式扫描器从所述扫描链搜集扫描数据，并且将所述扫描数据发送到存储器。控制器响应于扫描请求信号而控制所述多个IP中的至少一些以及所述内建式扫描器进入扫描模式，并且将扫描信息提供到所述内建式扫描器。

根据本发明的另一方面，提供一种应用程序处理器(AP)，其安装在包含存储器的电子装置上。所述AP包含多个功能块，每一功能块包含测试逻辑。在所述多个功能块中的至少一些发生操作缺陷时，控制器输出指示用于搜集调试数据的操作模式的扫描模式信号以及扫描控制信号。内置式扫描器响应于所述扫描模式信号和所述扫描控制信号而从包含于所述至少一些功能块中的所述测试逻辑搜集所述调试数据，并且将所述所搜集调试数据发送到所述存储器。

根据本发明的另一方面，提供一种集成电路，所述集成电路具有独立于彼此而操作的多个可隔离电路装置。所述可隔离电路装置中的每一个包含自测试电路。调试扫描器电路从所选可隔离电路装置的所述自测试电路接收调试数据。并且，存储器控制器将由所述调试扫描器电路接收的所述调试数据存储在记忆体装置的预定位置。

附图说明

本发明的实施例将从结合附图进行的以下详细描述而更加清楚地理解，在附图中：

图1为根据一实施例的电子系统的框图。

图2为根据一实施例的处于扫描模式中的集成电路(IC)的操作流程图。

图3为包含测试逻辑的扫描链的实例的图。

图4A为根据一实施例的IC的框图。

图4B为图4A中所示的IC的操作流程图。

图5A为根据一实施例的IC的框图。

图5B为图5A中所示的IC的操作流程图。

图6为绘示根据一实施例的控制器与其它组件之间的关系的框图。

图7为根据一实施例的存储器接口的框图。

图8为根据一实施例的IC的框图。

图9为根据一实施例的IC的框图。

图10为根据一实施例的IC的框图。

图11为根据一实施例的电子系统的操作流程图。

图12A到12C为根据一实施例的电子装置的框图。

图13为根据一实施例的电子装置的框图。

图14为根据一实施例的应用程序处理器(AP)以及包含所述AP的电子装置的框图。

[附图标号说明]

10：集成电路(IC)；

10a：IC；

10b：IC；

10c：IC；

10d：IC；

10e：IC；

20：存储器；

30a：IC；

30b：IC；

40：AP；

50：存储装置；

60：显示装置；

70：RF芯片；

100：控制器；

200：内建式扫描器；

200c：内建式扫描器；

200d：内建式扫描器；

200e：内建式扫描器；

230：调试时钟产生器；

300：第二存储器控制器；

310：CPU；

320：RAM；

330：GPU；

340：PMU；

350：存储器接口；

355：存储接口；

360：内建式扫描器；

370：控制器；

380：显示器控制器；

390：总线；

400：功率管理单元/缺陷检测器；

410：CPU；

420：GPU；

430：RAM；

440：PMU；

450：PMU/存储器接口；

460：内建式扫描器；

470：控制器；

480：调制解调器；

490：总线；

500：CMU；

600：目标IP；

610：第一存储器控制器；

620：存储器物理层；

630：第一选择器；

640：第二选择器；

800：处理器；

900：嵌入式存储器；

1000：电子系统；

2000：电子装置；

3000：电子装置；

4000：电子装置；

B1：第一总线；

B2：第二总线；

B3：第三总线；

CIR1：功能电路；

CIR2：功能电路；

CM：加密模块；

CP：通信处理器；

CPU：中央处理单元；

FF：触发器；

FFG：触发器群组；

GPU：图形处理单元；

H/W：硬件；

IF1：相机接口；

IF2：显示接口；

IP1：第一IP；

IP2：第二IP；

IP3：第三IP；

IP4：第四IP；

ISP：图像信号处理器；

MIF：存储器接口；

MIF_1：存储器接口；

MIF1：第一存储器接口；

MIF2：第二存储器接口；

MIF3：第三存储器接口；

S1：操作；

S2：操作；

S3：操作；

S4：操作；

S5：操作；

S11：操作；

S12：操作；

S13：操作；

S14：操作；

S15：操作；

S21：操作；

S22：操作；

S23：操作；

S24：操作；

S25：操作；

S31：操作；

S32：操作；

S33：操作；

S34：操作；

S35：操作；

S41：操作；

S42：操作；

S43：操作；

S44：操作；

S110：操作；

S120：操作；

S130：操作；

S140：操作；

S150：操作；

S210：操作；

S220：操作；

S230：操作；

S240：操作；

S250：操作；

S260：操作；

S270：操作；

S280：操作；

S290：操作；

SCCHN：扫描链；

STM：单个模块；

S/W：软件；

TL：测试逻辑。

具体实施方式

图1为根据一实施例的电子系统1000的框图。

电子系统1000可以安装在电子装置上，所述电子装置例如为膝上型计算机、智能电话、平板PC、个人数字助理(personal digital assistant，PDA)、企业数字助理(enterprise digital assistant，EDA)、数码相机、便携式多媒体播放器(portablemultimedia player，PMP)、便携式导航装置(portable navigation device，PND)、手持型游戏控制台、移动互联网装置(mobile internet device，MID)、多媒体装置、可穿戴计算机、物联网(internet of things，IoT)装置、万物互联(internet of everything，IoE)装置或电子书。

参考图1，电子系统1000可以包含集成电路(IC)10和存储器20。此外，电子系统1000可以进一步包含各种类型的组件，例如相机模块、显示模块或通信模块。

在根据本实施例的电子系统1000中，当在电子系统1000的操作中发生缺陷时或当在多个知识产权件(IP)(例如，第一到第四IP IP1到IP4)中的至少一些以及包含于IC 10中的存储器接口MIF的操作中发生缺陷时，包含于IC 10中的内建式扫描器200可以从多个IPIP1到IP4中的全部或一些以及存储器接口MIF搜集调试数据，并且调试专用存储器控制器(例如，第二存储器控制器300)可以将所述调试数据存储在存储器20中。调试数据可以用于检测错误发生区域以及校正错误的调试操作。在一实施例中，调试数据可以是包含于IPIP1到IP4以及存储器接口MIF中的寄存器的状态值。调试数据可以是由通过寄存器连同测试逻辑TL形成的扫描链输出的扫描数据SCDATA。换句话说，调试数据可以是IP的快照。然而，本发明不限于此，并且调试数据可以是指示IP IP1到IP4以及存储器接口MIF的操作状态的各种数据。在下文中，为简洁起见将描述扫描数据SCDATA以作为调试数据的实例。

IC 10可以控制电子系统1000的操作。在一些实施例中，IC 10可以指代芯片上系统(SoC)、应用程序处理器、移动AP或控制芯片。

IC 10可以包含多个IP(例如，第一到第四IP IP1到IP4)、存储器接口MIF以及控制器100，并且存储器接口MIF可以包含第一存储器控制器610、内建式扫描器200以及第二存储器控制器300。尽管图1说明内建式扫描器200和第二存储器控制器300位于存储器接口MIF中的情况，但本发明不限于此。内建式扫描器200和存储器控制器300可以设置于存储器接口MIF之外。

IP中的每一个可以是集成在IC 10中的功能块，并且可以包含以下各者中的至少一个：中央处理单元(central processing unit，CPU)、图形处理单元(graphicsprocessing unit，GPU)、处理器、微处理器(microprocessor，MP)、多核心处理器的每一核心、功率管理单元(power management unit，PMU)、时钟管理单元(clock managementunit，CMU)、高速缓存相干接口、系统总线、存储器、通用串行总线(universal serial bus，USB)、周边组件互连(peripheral component interconnect，PCI)、数字信号处理器(digital signal processor，DSP)、有线接口、无线接口、控制器、嵌入式软件、编解码器、视频模块(例如，相机接口、联合活动图像专家组(Joint Photographic Experts Group，JPEG)处理器以及视频处理器，或混合器)、三维(three-dimensional，3D)图形核心、音频系统以及驱动器。

举例来说，如图1中所示，IP IP1到IP4可以包含CPU、GPU、高速缓存相干接口以及系统总线中的至少一个。存储器接口MIF还可以是IP IP1到IP4中的一个。然而，本发明不限于此，并且IP的数目和种类可以多种方式改变。

IP IP1到IP4中的每一个可以包含测试逻辑TL。测试逻辑TL可以输出指示对应IP在用于搜集扫描数据SCDATA的扫描模式或用于测试IC 10的操作的测试模式中的操作状态的数据。在此情况下，扫描模式可以指示IC 10在内部搜集扫描数据SCDATA而不使用外部设备的操作模式。测试模式可以指示外部设备将测试输入信号提供到IC 10并且响应于所述输入信号而测试IC 10的操作状态的操作模式。

在一实施例中，寄存器中的每一个可以包含触发器(flip-flop)。测试逻辑TL可以连接到触发器并且形成扫描链。测试逻辑TL可以输出指示寄存器的状态值的扫描数据SCDATA。

当在电子系统1000的操作中发生缺陷时或当在IP IP1到IP4中的至少一些以及存储器接口MIF的操作中发生缺陷时，控制器100可以控制用于搜集并存储扫描数据SCDATA以及重启电子系统1000的通用操作。

控制器100可以由用于发指令给控制器100以执行上述控制操作的程序代码以及经配置以执行所述程序代码的微处理器(MP)或另一处理器(例如，CPU)来体现。程序代码可以存储于IC 10的存储器20或嵌入式存储器中。举例来说，当在电子系统1000的操作中发生缺陷时或当在IP IP1到IP4中的至少一些以及存储器接口MIF的操作中发生缺陷时，微控制器(MC)可以加载并执行程序代码并且执行上述操作。然而，本发明不限于此，并且控制器100可以由硬件、软件或其组合来体现。在一实施例中，控制器100可以由与IP IP1到IP4以及存储器接口MIF分离的硬件来体现。

控制器100可以将电子系统1000的操作模式改变为扫描模式。控制器100可以响应于从IC 10内部或外部提供的缺陷感测信号而产生指示扫描模式的扫描模式信号SMODE。控制器100可以将扫描模式信号SMODE提供到IP IP1到IP4以及存储器接口MIF。控制器100可以将其它控制信号提供到IP IP1到IP4以及存储器接口MIF。因此，IC 10的操作模式可以改变为扫描模式。

当IC 10操作在扫描模式中时，控制器100可以将IP IP1到IP4中的至少一些以及存储器接口MIF确定为供搜集扫描数据SCDATA的IP(下文被称作目标IP)，并且提供控制信号以阻断目标IP的操作。在一实施例中，控制器100可以将所有IP IP1到IP4以及存储器接口MIF确定为目标IP。

此外，控制器100可以在功能方面将目标IP与其它IP隔离。即使在隔离IP(或电路)中执行任何操作，操作结果仍可能不会影响其它IP或电路。在一实施例中，在功能方面彼此紧密相关的多个IP(或电路)可以形成单个功能块，并且所述功能块可以在功能上与其它IP或电路隔离。举例来说，所述功能块与其它IP或电路的功能隔离可以称为边界隔离。如从图1可以看出，所有IP IP1到IP4可以彼此隔离。

控制器100可以控制包含于存储器接口MIF中的内建式扫描器200和第二存储器控制器300，以搜集扫描数据SCDATA并且将扫描数据SCDATA存储在存储器20中。为此目的，控制器100可以将扫描信息SIFM提供到内建式扫描器200，并且将存储器设定信息MSIFM提供到第二存储器控制器300。

此外，在扫描数据SCDATA存储于存储器20之后，控制器100可以控制电子系统1000重启或重置以使得电子系统1000可以正常操作。

存储器接口MIF可以将数据发送到存储器20或从存储器20接收读取数据。存储器接口MIF可以经由系统总线(例如，第四IP IP4)与其它IP通信。

存储器接口MIF可以包含第一存储器控制器610、内建式扫描器200、第二存储器控制器300、测试逻辑TL、存储器物理层620以及选择器630。并且，存储器接口MIF可以进一步包含多个功能电路(例如，功能电路CIR1和CIR2)。

第一存储器控制器610可以从存储器20接收数据或将数据发送到存储器20。当IC10在正常模式中操作时，第一存储器控制器610可以经由系统总线从其它IP接收数据，并且将来自存储器20的读取数据发送到其它IP。在发送和接收数据的操作中，多个功能电路CIR1和CIR2可以操作。

内置式扫描器200和第二存储器控制器300可以由单个模块STM体现并且响应于由控制器100提供的扫描模式信号SMODE而启用。当IC 10在扫描模式中操作时，内置式扫描器200可以从包含于IP IP1到IP4中的至少一个以及存储器接口MIF中的测试逻辑TL搜集扫描数据SCDATA。内置式扫描器200可以基于由控制器100提供的扫描信息SIFM而从IP IP1到IP4中的至少一些或全部以及存储器接口MIF搜集扫描数据SCDATA。

内置式扫描器200可以点到点地连接到IP IP1到IP4中的每一个以及存储器接口MIF的测试逻辑TL。内置式扫描器200可以通过点到点连接接收扫描数据SCDATA。内置式扫描器200可以将扫描输入信号SIN提供到测试逻辑TL，并且响应于所述扫描输入信号SIN而从测试逻辑TL接收扫描输出数据SDO。举例来说，扫描输入信号SIN可以包含扫描时钟信号、扫描输入数据以及扫描启用信号。内置式扫描器200可以从包含于IP IP1到IP4中的至少一个以及存储器接口MIF中的测试逻辑TL接收扫描输出数据SDO，并且将扫描输出数据SDO作为扫描数据SCDATA发送到第二存储器控制器200。

内置式扫描器200可以将扫描数据SCDATA的格式转换成适合于第二存储器控制器300的协议的格式。举例来说，内置式扫描器200可以经由联合测试行动小组(JTAG)协议从其它IP搜集扫描数据SCDATA。第二存储器控制器300可以经由先进可扩展接口(AdvancedeXtensible Interface，AXI^TM)协议接收数据。内置式扫描器200可以将所搜集扫描数据SCDATA的格式转换成适合于AXI^TM协议的格式。然而，本发明不限于此，并且可以多种方式确定内置式扫描器200与其它IP之间的协议以及用于第二存储器控制器300的协议。

在本实施例中，内建式扫描器200可以将所搜集扫描数据SCDATA发送到存储器20而不使用在正常模式中操作的IP。换句话说，内建式扫描器200可以将扫描数据SCDATA发送到存储器20而不使用其它IP(例如，总线或第一存储器控制器610)。

为此目的，存储器接口MIF可以包含在扫描模式中操作的第二存储器控制器300。在扫描模式中，第二存储器控制器300可以将来自内建式扫描器200的扫描数据SCDATA发送到存储器20。

举例来说，IP IP1到IP4可以包含第一存储器控制器610或系统总线(例如，第四IPIP4)。当所有IP IP1到IP4为目标IP时，可以在扫描模式中停止第一存储器控制器610或系统总线的操作。内建式扫描器200可以经由仅为扫描模式设定的第二存储器控制器300将扫描数据SCDATA发送到存储器20，以使得扫描数据SCDATA可以稳定地存储于存储器20中。

然而，本发明不限于此。在另一实施例中，内置式扫描器200可以经由其它IP(例如，系统总线或第一存储器控制器610)将扫描数据SCDATA发送到存储器20，如下文参考图8到10所描述。

选择器630可以响应于扫描模式信号SMODE而选择第一存储器控制器610和第二存储器控制器300中的一个，并且将所选存储器控制器连接到存储器物理层620。举例来说，选择器630在扫描模式信号SMODE为逻辑高H时可以选择第二存储器控制器300，并且在扫描模式信号SMODE为逻辑低L时选择第一存储器控制器610。因此，第一存储器控制器610可以有权限在正常模式中控制存储器物理层620和存储器20，并且第二存储器控制器300可以有权限在扫描模式中控制存储器物理层620和存储器20。

从第一存储器控制器610和第二存储器控制器300中选出的存储器控制器可以设置存储器物理层620和存储器20。举例来说，所选存储器控制器可以重置(例如，软件重置)存储器、设定定时参数以及存储器配置，并且执行ZQ校准。并且，所选存储器控制器可以设定存储器物理层620的定时参数并且控制锁定状态和储集器。因为存储器控制器对存储器物理层620和存储器20的设置对所属领域的一般技术人员来说是显而易见的，因此将省略其详细描述。

在正常模式中，存储器物理层620可以通过第一存储器控制器610设置，并且将从第一存储器控制器610接收的用户数据UDATA发送到存储器20或将从存储器20接收的读取数据提供到第一存储器控制器610。在扫描模式中，存储器物理层620可以通过第二存储器控制器300设置，并且将从第二存储器控制器300接收的扫描数据SCDATA发送到存储器20。

在扫描模式中，内建式扫描器200可以基于扫描信息SIFM搜集扫描数据SCDATA，并且第二存储器控制器300可以基于存储器信息MSIFM设置存储器20和存储器物理层620。内建式扫描器200可以在第二存储器控制器300完成设置存储器20和存储器物理层620之后从IP搜集扫描数据SCDATA。

同时，在扫描模式中，第一存储器控制器610以及功能电路CIR1和CIR2还可以对应于目标IP。第一存储器控制器610以及功能电路CIR1和CIR2可以与彼此边界隔离，以便不影响内建式扫描器200的操作。内建式扫描器200可以从测试逻辑TL接收关于第一存储器控制器610以及多个功能电路CIR1和CIR2的扫描数据SCDATA。

存储器20可以提供为电子系统1000的存储媒体。并且，存储器20可以存储由内置式扫描器200提供的扫描数据SCDATA。存储器20可以位于IC 10外部。存储器20可以存储应用程序、操作系统(operating system，OS)图像以及各种数据。存储器20可以包含存储卡，例如多媒体卡(multimedia card，MMC)、嵌入式MMC(embedded MMC，eMMC)卡、安全数字(secure digital，SD)卡、microSD卡或通用闪存(universal flash storage，UFS)卡。并且，存储器20可以包含易失性存储器(例如，动态随机存取存储器(dynamic random accessmemory，DRAM)以及静态随机存取存储器(static random access memory，SRAM))、闪存存储器，或非易失性存储器(例如，相变RAM(phase-change RAM，PRAM)、磁性RAM(magneticRAM，MRAM)、电阻性RAM(resistive RAM，ReRAM)以及铁电RAM(ferroelectrics RAM，FRAM))。尽管本实施例说明存储器20设置于IC 10外部的情况，但本发明不限于此。在另一实施例中，存储器20可以是设置于IC 10中的嵌入式存储器。

如上文所描述，在根据本实施例的电子系统1000中，当在电子系统1000的操作中发生缺陷时或当在包含于IC 10中的IP IP1到IP4中的至少一些的操作中发生缺陷时，内置式扫描器200可以在不使用外部装置的情况下搜集扫描数据SCDATA并且将扫描数据SCDATA存储在存储器20中。因此，当操作缺陷发生时，电子系统1000可以在少量时间内存储IC 10的快照(即，扫描数据SCDATA)而不受外部环境限制，并且可以改善扫描数据SCDATA的准确度。并且，当通过使用存储于存储器20中的扫描数据SCDATA执行调试操作时，可以减少再现缺陷产生状态所花费的时间。

在根据本实施例的电子系统1000中，第二存储器控制器300可以在扫描模式中将扫描数据SCDATA存储在存储器20中。在此情况下，内置式扫描器200可以搜集并存储扫描数据SCDATA而不使用系统总线(例如，第四IP IP4)和第一存储器控制器610。因此，即使在第一存储器控制器610或系统总线中发生IC 10的操作缺陷，扫描数据SCDATA仍可以正常地存储于存储器20中。

图2为根据一实施例的IC的操作流程图。图2为图1中所示的IC 10在扫描模式中的操作图。具体来说，图2说明内建式扫描器200、第二存储器控制器300、控制器100以及目标IP 600的操作。在图2中，目标IP 600是指包含于IC(图1中指代为10)中的IP当中供搜集扫描数据SCDATA的目标IP。目标IP 600可以包含一个IP或多个IP。

参考图2，控制器100可以接收扫描请求信号(S11)。当IC 10中发生操作缺陷时，可以由包含于IC 10中的缺陷产生感测电路或在位于IC 10外部的外部装置的控制下产生扫描请求信号，并且控制器100可以接收所述扫描请求信号。

控制器100可以响应于所述扫描请求信号而产生扫描模式信号，并且将所述扫描模式信号发送到内置式扫描器200、第二存储器控制器300和目标IP 600(S12)。控制器100可以将包含于IC 10中的IP中的至少一些确定为目标IP，并且将扫描模式信号发送到目标IP或包含目标IP的功能块。

IC 10可以响应于扫描模式信号而进入扫描模式。内置式扫描器200和第二存储器控制器300可以进入扫描模式(S21)。因此，可以将具有固定频率的时钟信号提供到第二存储器控制器300和内置式扫描器200。在一实施例中，包含于存储器接口(图1中指代为MIF)中的调试专用时钟产生器可以将具有固定频率的时钟信号提供到第二存储器控制器300和内置式扫描器200。

第二存储器控制器300可以有权限控制存储器物理层和存储器，并且等待来自内建式扫描器200的指令。

目标IP 600也可以进入扫描模式(S41)。可以停止功能时钟信号到目标IP 600的应用，并且目标IP 600或包含目标IP 600的功能块可以边界隔离。可以停止目标IP 600的操作(S42)。因此，指示目标IP 600的操作状态的数据可以存储于包含在目标IP 600中的寄存器中。

因此，当IC 10进入扫描模式时，控制器100可以将存储器设定信息发送到第二存储器控制器300(S13)。举例来说，存储器设定信息可以包含用于设置存储器(图1中指代为20)和存储器物理层(图1中指代为620)的设置信息。控制器100还可以将扫描信息SIFM发送到内建式扫描器200(S14)。举例来说，扫描信息SIFM可以包含目标IP 600的信息、关于目标IP 600的测试逻辑TL的信息(例如，扫描链的长度信息)，以及将存储扫描数据SCDATA的存储器区域的地址信息。可以同时或以改变的次序执行操作S13与S14。

第二存储器控制器300可以基于存储器设定信息设置存储器和存储器物理层(S31)。举例来说，第二存储器控制器300可以重置(例如，软件重置)存储器、设定定时参数和存储器配置，并且执行ZQ校准。并且，第二存储器控制器300可以设定存储器物理层的定时参数，并且控制锁定状态和储集器。

在设置存储器和存储器物理层之后，第二存储器控制器300可以将就绪信号发送到内建式扫描器200(S32)。在确认第二存储器控制器300就绪之后，内建式扫描器200可以搜集扫描数据(S22)。内建式扫描器200可以将扫描时钟信号、扫描输入信号和扫描启用信号提供到包含于目标IP 600中的测试逻辑TL。可以基于扫描时钟信号、扫描输入信号和扫描启用信号从目标IP 600的测试逻辑TL输出扫描数据。目标IP 600可以将扫描数据发送到内建式扫描器200(S43)。内建式扫描器200可以从多个目标IP 600(例如，包含测试逻辑TL的IP中的全部或至少一些)搜集扫描数据SCDATA。

内建式扫描器200可以将所搜集扫描数据发送到第二存储器控制器300(S23)。内建式扫描器200可以按对应于预定协议的数据大小单位，将扫描数据发送到第二存储器控制器300。举例来说，内建式扫描器200可以将扫描数据的格式转换成适合于所述协议的格式，并且将经转换扫描数据发送到第二存储器控制器300。

第二存储器控制器300可以将扫描数据写入到存储器(S33)。第二存储器控制器300可以将扫描数据写入到存储器，从而提供写入命令、扫描数据以及扫描数据将经由存储器物理层存储到存储器的区域的地址信息。

如果完全写入了扫描数据，那么存储器可以存储所写入的扫描数据。举例来说，存储器可以进入自刷新断电模式并且存储所写入的扫描数据。

如果完全写入了扫描数据，那么第二存储器控制器300可以将写入完成信号发送到内建式扫描器200(S34)。如果内建式扫描器200接收到写入完成信号，那么内建式扫描器200可以确定扫描数据存储于存储器20中，并且将扫描完成信号发送到控制器100(S24)。

可以响应于扫描完成信号而产生系统重置信号(S15)。尽管图2说明控制器100产生系统重置信号的情况，但本发明不限于此。如下文参考图5A及5B所描述，PMU(图5中指代为400)可以产生系统重置信号。或者，当存在经配置以控制IC 10的通用操作的另一组件时，所述可以产生系统重置信号。

IC 10可以响应于系统重置信号而重置并且在正常模式中操作。目标IP 600可以执行正常操作(S44)。在此情况下，可以停用内建式扫描器200。举例来说，内建式扫描器200可以处于闲置(S25)。第二存储器控制器300也可以置于闲置状态(S35)。举例来说，当第二存储器控制器300通过硬件体现时，控制器100可以停用或在低功率模式中操作。然而，本发明不限于此。当控制器100通过软件或处理器体现时，处理器可以执行正常操作。

图3为包含测试逻辑TL的扫描链SCCHN的实例的图。

扫描链SCCHN可以包含于多个IP(例如，图4的IP1到IP4)中。参考图3，扫描链SCCHN可以包含触发器群组FFG以及测试逻辑TL。

触发器FFG可以包含多个触发器FF。触发器FF可以是扫描触发器。触发器FF可以是多位触发器。触发器FFG可以构成寄存器。触发器FF中的每一个可以响应于扫描时钟信号SCK而与测试逻辑TL交换数据。并且，触发器FF中的每一个的数据可以响应于扫描时钟信号SCK而移位。测试逻辑TL可以通过同步电路或非同步电路来体现。测试逻辑TL可以处理输入数据DIN或扫描输入数据SIN，并且输出对应于处理结果的输出数据DOUT。输出数据DOUT可以称为扫描数据。

根据本实施例的调试数据可以是由上述扫描链SCCHN输出的扫描数据。然而，本发明不限于此，并且调试数据可以是指示IP IP1到IP4的操作状态的各种数据。

为简洁起见，将假定根据本实施例的调试数据为扫描数据。

图4A为根据一实施例的IC 10a的框图，并且图4B为图4A的IC 10a的操作流程图。

参考图4A，IC 10a可以包含多个IP(例如，第一IP IP1和第二IP IP2)、控制器100、内建式扫描器200、缺陷检测器400以及存储器20。在一实施例中，存储器20可以设置在IC10a外部。举例来说，将假定第一IP IP1为GPU，并且第二IP IP2为显示接口。IC 10a可以进一步包含参考图1描述的IC 10的其它组件。参考图1提供的描述可以应用于本实施例。

GPU IP1和显示接口IP2中的每一个可以包含测试逻辑TL。如上文参考图3所描述，测试逻辑TL可以连接到包含于第一IP IP1和第二IP IP2中的触发器以形成扫描链。

参考图4A和4B，缺陷检测器400可以感测IC 10a中的操作缺陷。如果检测到操作缺陷，那么缺陷检测器400可以将扫描请求信号Req_SC提供到控制器100(S110)。缺陷检测器400可以通过硬件或软件来体现。在一实施例中，缺陷检测器400可以体现在控制器100中。

在一实例中，缺陷检测器400可以包含计时器。计时器可以对经配置以响应于特定命令而操作的至少一个IP的响应时间进行计数，并且在计数值超过临界值时检测到操作缺陷的发生。举例来说，包含GPU IP1和显示接口IP2的各种IP可以响应于请求显示装置操作的命令而操作。计时器可以对IP的响应时间进行计数，并且在计数值超过临界值时检测到与IC 10a相关的IP或显示装置中的操作缺陷。

在另一实例中，缺陷检测器400可以感测由包含于安装有IC 10a的电子装置中的重置按钮产生的信号，并且检测操作缺陷。

在另一实例中，缺陷检测器400可以通过包含于IC 10a中的PMU的一部分来体现。缺陷检测器400可以基于IP的功率消耗而检测操作缺陷。举例来说，当经配置以响应于命令而操作的IP的功率消耗过度高或低时，缺陷检测器400可以感测到操作缺陷的发生。此外，缺陷检测器400可以通过各种电路或模块来体现。

控制器100可以响应于扫描请求信号Req_SC而产生扫描模式信号SMODE(S120)。控制器100可以将扫描模式信号SMODE提供到多个IP IP1和IP2以及内建式扫描器200。IP IP1和IP2以及内建式扫描器200可以进入扫描模式。举例来说，可以响应于扫描模式信号SMODE而启用内建式扫描器200。可以响应于扫描模式信号SMODE而停止IP IP1和IP2的操作。

控制器100可以将扫描信息SIFM提供到内建式扫描器200(S130)。举例来说，扫描信息SIFM可以包含目标IP的信息、包含于目标IP中的扫描链的长度(例如，含于扫描链中的信息的字节数)以及将存储所搜集扫描数据SCDATA的存储器20的存储区域的地址信息。

内建式扫描器200可以基于扫描信息SIFM从目标IP搜集扫描数据SCDATA(S140)。内建式扫描器200可以将扫描时钟信号SCK、扫描输入数据SIN以及扫描启用信号SE提供到目标IP的测试逻辑TL。数据可以移位并且响应于扫描时钟信号SCK而从目标IP的触发器输出。内建式扫描器200可以将来自目标IP的测试逻辑TL的数据(例如，第一输出数据SDO1和第二输出数据SDO2)接收为扫描数据SCDATA。在一实施例中，内建式扫描器200可以将所搜集扫描数据SCDATA的格式转换为适合于与存储器20的通信协议的格式。内建式扫描器200可以将扫描数据SCDATA发送到存储器20(S150)。

图5A为根据一实施例的IC 10b的框图，并且图5B为图5A的IC 10b的操作流程图。

参考图5A，IC 10b可以包含多个IP(例如，IP IP1和IP2)、控制器100、内建式扫描器200、缺陷检测器400、存储器20、PMU 450以及CMU 500。在一实施例中，存储器20可以设置于IC 10b外部。

因为IP IP1和IP2、控制器100、内建式扫描器200、缺陷检测器400以及存储器20的操作与上文参考图4A所述相同，因此将省略重复描述。

PMU 450可以总体上管理IC 10b的功率。PMU 450可以管理包含于IC 10b中的组件(例如，IP IP1和IP2、控制器100、内建式扫描器200、缺陷检测器400以及CMU 500)的功率。此外，PMU 450可以控制包含于IC 10b中的组件的操作。

CMU 500可以产生多个时钟信号CLK，并且将所述多个时钟信号CLK中的每一个提供到对应IP。举例来说，第一时钟信号CLK1可以提供到CPU IP1，并且第二时钟信号CLK2可以提供到显示接口IP2。第一时钟信号CLK1与第二时钟信号CLK2的频率和/或相位可以相等或不同。当IC 10b处于正常模式时，CPU IP1和显示接口IP2可以响应于第一时钟信号CLK1和第二时钟信号CLK2而执行正常操作。

在一实施例中，CMU 500可以将时钟信号提供到内建式扫描器200。内建式扫描器200可以响应于由CMU 500产生的时钟信号而产生扫描时钟信号SCK。然而，本发明不限于此，并且内建式扫描器200可以包含经配置以产生扫描时钟信号SCK的调试时钟产生器。

参考图5B，缺陷检测器400可以感测IC 10b中的操作缺陷。如果检测到操作缺陷，那么缺陷检测器400可以将扫描请求信号Req_SC提供到控制器100(S210)。

控制器100可以响应于扫描请求信号Req_SC而产生扫描模式信号SMODE(S220)。控制器100可以将扫描模式信号SMODE提供到IP IP1和IP2、内建式扫描器200以及PMU 450。

控制器100可以将控制信息CIFM提供到PMU 450(S230)。举例来说，控制信息CIFM可以包含目标IP的信息。

PMU 450可以阻断目标IP的操作(S240)。举例来说，PMU 450可以通过控制目标IP的时钟门控来阻断CMU 500的操作。CMU 500可以包含经配置以分别产生多个时钟信号CLK的多个时钟产生器(例如，锁相回路(phase locked loop，PLL)或延迟锁定回路(DLL))。PMU450可以切断应用于经配置以产生提供到目标IP的时钟信号并且控制目标IP的时钟门控的时钟产生器的电力。然而，本发明不限于此，并且PMU 450可以根据PMU 450的设定功能而以各种方式阻断目标IP的操作。

控制器100可以将扫描信息SIFM提供到内建式扫描器200(S250)，并且内建式扫描器200可以基于所述扫描信息SIFM从目标IP的测试逻辑TL搜集扫描数据SCDATA(S260)。内建式扫描器200可以将所搜集扫描数据SCDATA发送到存储器20(S270)。因为操作S250到S270与图4B的操作S130到S150大体上相同，因此将省略其详细描述。

如果扫描数据SCDATA完全搜集并且存储，那么内建式扫描器200可以将扫描完成信号SCDONE提供到控制器100(S280)。控制器100可以向PMU 450通知控制器100已接收到扫描完成信号SCDONE。或者，PMU 450可以监控控制器100，并且感测控制器100已接收到扫描完成信号SCDONE。

PMU 450可以产生系统重置信号(S290)。包含于IC 10b中的组件可以响应于系统重置信号而重置。IC 10b可以在正常模式中操作。然而，存储扫描数据SCDATA的存储器20可以不重置。存储器20可以维持扫描数据SCDATA。

在一实施例中，PMU 450和CMU 500还可以包含测试逻辑TL。举例来说，PMU 450可以包含具有相应功能的多个管理电路。在扫描模式中，包含于PMU 450中的多个管理电路当中的除与扫描操作相关的至少一些管理电路之外的管理电路可以对应于目标IP。

图6为绘示根据一实施例的控制器100与其它组件之间的关系的框图。

参考图6，控制器100可以通过软件S/W或固件来体现。控制器100可以通过程序代码来体现并且安装于嵌入式存储器900中。如果IC(图1中指代为10)通电，那么控制器100可以由处理器800执行。举例来说，处理器800可以包含MP或CPU。

处理器800、内建式扫描器200、嵌入式存储器900、缺陷检测器400以及PMU 450可以通过硬件H/W来体现。操作系统(OS)以及中间件可以在控制器100与其它组件之间。

图7为根据一实施例的存储器接口MIF_1的框图。

参考图7，存储器接口MIF_1可以包含第一存储器控制器610、内建式扫描器200、第二存储器控制器300、调试时钟产生器230、存储器物理层620、第一选择器630以及第二选择器640。并且，存储器接口MIF_1可以进一步包含测试逻辑TL以及多个功能电路(功能电路CIR1和CIR2)。在一实施例中，内建式扫描器200、第二存储器控制器300以及调试时钟产生器230可以通过单个模块STM来体现。

与图1的存储器接口MIF相比，图7的存储器接口MIF_1可以进一步包含第二选择器640以及调试时钟产生器230。因为其它组件的操作类似于参考图1所描述者，因此将省略其详细描述。

在扫描模式中，调试时钟产生器230可以响应于从IC(图1中指代为10)外部提供的参考时钟信号而产生调试时钟信号DCLK。

第二选择器640可以响应于扫描模式信号SMODE而选择功能时钟信号FCLK与调试时钟信号DCLK中的一个，并且将所选时钟信号提供到存储器物理层620。在此情况下，功能时钟信号FCLK可以是由IC 10的CMU(图5A中指代为500)提供的时钟信号。在另一实施例中，提供到存储器物理层620的时钟信号可以由额外PLL产生。在此情况下，第二选择器640可以具有PLL设定功能。

举例来说，第二选择器640在扫描模式信号SMODE为逻辑高(H)时可以选择调试时钟信号DCLK，并且在扫描模式信号SMODE为逻辑低(L)时选择功能时钟信号FCLK。因此，在正常模式中，存储器物理层620可以响应于功能块信号FCLK而将用户数据UDATA发送到存储器20。并且，在扫描模式中，存储器物理层620可以响应于调试时钟信号DCLK而将扫描数据SCDATA发送到存储器20。

在一实施例中，调试时钟产生器230可以产生扫描时钟信号(图5A中指代为SCK)，并且将扫描时钟信号SCK提供到内建式扫描器200。内建式扫描器200可以将扫描时钟信号SCK提供到目标IP。举例来说，内建式扫描器200可以在根据目标IP的扫描链的长度而设定的周期期间将扫描时钟信号SCK提供到目标IP(即，目标IP的测试逻辑TL)。

如上文所描述，根据本实施例的存储器接口MIF_1以及包含存储器接口MIF_1的IC可以包含调试时钟产生器230。在扫描模式中，调试时钟产生器230可以产生调试时钟信号DCLK。在扫描模式中，因为扫描数据SCDATA响应于调试时钟信号DCLK而存储于存储器20中，因此即使在CMU 500中发生操作错误，扫描数据SCDATA也可以稳定地存储于存储器20中。

图8为根据一实施例的IC 10c的框图。

参考图8，IC 10c可以包含多个IP(例如，第一IP IP1到到第四IP IP4)以及内建式扫描器200c。将假定第三IP IP3与第四IP IP4为总线与存储器接口。

当IC 10c处于扫描模式时，内建式扫描器200c可以从IP IP1到IP4搜集扫描数据SCDATA。内建式扫描器200c可以基于由控制器(图1中指代为100)提供的扫描信息搜集扫描数据SCDATA。内建式扫描器200c可以点到点地连接到IP IP1到IP4。内建式扫描器200c可以通过点到点连接从IP IP1到IP4搜集扫描数据SCDATA。

内建式扫描器200c可以将所搜集扫描数据SCDATA提供到第一存储器控制器610。在此情况下，内建式扫描器200c可以将扫描数据SCDATA直接提供到第一存储器控制器610而不通过总线IP3。存储器控制器610可以将扫描数据SCDATA发送到存储器20。换句话说，内建式扫描器200c可以经由第一存储器控制器610将扫描数据SCDATA存储在存储器20中。

图9为根据一实施例的IC 10d的框图。

参考图9，IC 10d可以包含多个IP(例如，第一IP IP1到到第四IP IP4)以及内建式扫描器200d。将假定第三IP IP3与第四IP IP4分别为总线与存储器接口。

在本实施例中，内建式扫描器200d可以连接到总线IP3。内建式扫描器200d还可以点到点地连接到IP IP1到IP4。在扫描模式中，内建式扫描器200d可以通过点到点连接从IPIP1到IP4搜集扫描数据SCDATA，并且经由总线IP3将所搜集扫描数据SCDATA发送到存储器接口IP4。存储器接口IP4可以将扫描数据SCDATA发送到存储器20。换句话说，内建式扫描器200d可以经由总线IP3和存储器接口IP4将扫描数据SCDATA存储在存储器20中。

图10为根据一实施例的IC 10e的框图。

参看图10，IC 10e可以包含多个IP以及内建式扫描器200e。举例来说，所述多个IP可以包含第一总线到第三总线B1、B2和B3，第一核心CR1和第二核心CR2，第一存储器接口到第三存储器接口MIF1、MIF2和MIF3，加密模块CM，通信处理器CP，相机接口IF1，显示接口IF2，以及图像信号处理器(image signal processor，ISP)。所述多个IP可以包含测试逻辑。

IC 10e可以具有阶层式总线结构。举例来说，如图10中所示，包含于IC 10e中的元件可以经由由第一总线到第三总线B1、B2和B3体现的阶层式总线而将数据发送到彼此或从彼此接收数据。

在一实施例中，在功能方面彼此紧密相关的IP可以连接到同一总线。举例来说，与控制IC 10e的通用操作以及存储数据相关的第一核心CR1和第二核心CR2以及第一存储器接口到第三存储器接口MIF1、MIF2和MIF3可以连接到第一总线B1。举例来说，第一总线B1可以是系统总线。与IC 10e的通信和安全功能相关的加密模块CM和通信处理器CP可以连接到第二总线B2。相机接口IF1、显示接口IF2以及ISP可以连接到第三总线B3。举例来说，第二总线B2和第三总线B3可以是扩展总线。然而，本发明不限于此，并且可以考虑到数据业务而以多种方式改变IP与总线之间的连接关系。

内建式扫描器200e可以连接到第一总线B1内建式扫描器200e可以经由第一总线B1将所搜集扫描数据发送到第一存储器接口到第三存储器接口MIF1、MIF2和MIF3中的一个。举例来说，内建式扫描器200e可以经由第一总线B1将扫描数据发送到第一存储器接口MIF1，并且第一存储器接口MIF1可以将扫描数据发送到与其对应的存储器。因此，内建式扫描器200e可以经由第一总线B1和第一存储器接口MIF1将扫描数据存储在存储器中。

图11为根据一实施例的电子系统的操作流程图。根据本实施例的电子系统的操作可以应用于图1的电子系统1000。并且，电子系统的操作可以应用于安装有图4A、5A以及8到10的IC 10a、10b、10c、10d以及10e的电子系统。

参考图11，电子系统1000可以感测正常操作期间的操作缺陷(S1)。电子系统1000可以感测内部信号或外部信号并且检测操作缺陷。举例来说，IC(图1中指代为10)可以对经配置以响应于命令而执行操作的至少一个IP的响应时间进行计数，并且在计数值超过临界值时感测到操作缺陷的发生。或者，IC 10可以在预定义为故障的操作发生时感测到归因于信号发送装置的操作缺陷。在另一实例中，安装有电子系统1000的电子装置可能包含具有重置功能的按钮。当电子装置的用户按压所述按钮时，电子系统1000可以感测到操作缺陷已发生。

电子系统1000可以将操作模式改变为扫描模式(S2)。电子系统1000可以从正常模式改变为扫描模式。举例来说，控制器(图1中指代为100)可以产生扫描模式信号SMODE，并且IP IP1到IP4以及内建式扫描器(图1中指代为200)可以响应于所述扫描模式信号SMODE而进入扫描模式。IP IP1到IP4的操作可以停止。在IP IP1到IP4的操作停止之前，指示IPIP1到IP4的操作状态的值可以存储于包含在IP IP1到IP4中的寄存器中。

在电子系统1000正执行正常操作的同时，内建式扫描器200可以处于非活动状态(例如，闲置状态)。可以响应于扫描模式信号SMODE而启用内建式扫描器200。

此后，内建式扫描器200可以从IP IP1到IP4搜集调试数据(例如，扫描数据)(S3)。内建式扫描器200可以基于由控制器100提供的扫描信息SIFM扫描包含于IP IP1到IP4中的每一个中的测试逻辑TL，并且搜集调试数据。

内建式扫描器200可以将所搜集调试数据存储在存储器中(S4)。内建式扫描器200可以将数据写入命令、调试数据以及地址信息提供到存储器。内建式扫描器200可以直接或间接地存取存储器(图1中指代为20)并且将调试数据存储在存储器20中。

在一实施例中，操作S3与S4可以交替并且反复地执行。举例来说，内建式扫描器200可以按预定数据单位(例如，64位)搜集目标IP的调试数据，并且将所述调试数据存储在存储器20中。

如果调试数据存储于存储器20中，那么可以重置电子系统1000(S5)。IP IP1到IP4可以重置并且执行正常操作。可以停用内建式扫描器200。当控制器100通过硬件体现时，控制器100可以停用或在低功率模式中操作。当控制器100通过软件和处理器体现时，处理器可以执行正常操作。

图12A到12C为根据一实施例的电子装置2000的框图。电子装置2000可以包含IC30a、存储器20以及显示装置60。此外，电子装置2000可以进一步包含各种组件。举例来说，当电子装置2000为便携式终端时，电子装置2000可以进一步包含透镜、图像传感器、天线、收发器、调制解调器、麦克风、扬声器、触摸输入单元和/或各种传感器。

IC30a可以包含CPU 310、RAM 320、GPU 330、PMU 340、存储器接口350、显示器控制器380、内建式扫描器360、控制器370，以及总线390。此外，IC 30a可以进一步包含各种IP。

CPU 310可以总体上控制IC 30a和电子装置2000的操作。CPU 310可以控制IC 30a的组件320到380中的每一个的操作。在一实施例中，CPU 310可以通过多核心来体现。多核心可以是具有两个或大于两个独立核心的单个计算组件。

RAM 320可以暂时存储程序、数据或指令。举例来说，存储于存储器20中的程序和/或数据可以在CPU 310的控制下或根据启动代码而暂时存储于RAM 320中。RAM 320可以通过DRAM或SRAM来体现。

GPU 330可以执行与图形处理操作相关的操作。

PMU 340可以管理IC 30a的组件310到380中的每一个的功率。并且，PMU 340可以确定组件310到380中的每一个的操作状态并且控制组件310到380中的每一个的操作。

存储器接口350可以总体上控制存储器20的操作，并且控制IC 30a的组件310到380中的每一个与存储器20之间的数据交换。存储器接口350可以应CPU 310的请求而将数据写入到存储器20或从存储器20读取数据。

内建式扫描器360可以从IC 30a的组件310、320、330、340、350、380和390搜集调试数据DDATA，并且将所搜集调试数据DDATA存储到存储器20。如上文参考图1所描述，调试数据DDATA可以是扫描数据。

当在IC 30a的操作中发生缺陷时，控制器370可以搜集并存储调试数据DDATA并且控制重启IC 30a的通用操作。

显示器控制器380可以控制显示装置60的操作，并且将图像数据发送到显示装置60。举例来说，显示器控制器380可以改变由GPU 330提供的图像数据的格式或执行图像处理操作，并且将图像数据发送到显示装置60。

IC 30a的组件310到380可以经由系统总线390在内部将数据发送到彼此并且从彼此接收数据。

为数据存储装置的存储器20可以存储操作系统(OS)、各种程序以及各种数据。存储器20可以位于IC 30a外部。

显示装置60可以显示所接收图像数据。显示装置60可以通过平板显示器(flatpanel display，FPD)或柔性显示器(例如液晶显示器(liquid crystal display，LCD)、发光二极管(light-emitting diode，LED)显示器或有机LED(organic LED，OLED)显示器)来体现。

参考图12A，电子装置2000可以将调试数据DDATA存储在包含于IC 30a外部的存储器20中。举例来说，存储器20可以是DRAM。然而，本发明不限于此，并且存储器20可以是非易失性存储器装置(例如，闪存存储器、PRAM、MRAM、ReRAM或FeRAM)。

在一实施例中，如上文参考图1所描述，内建式扫描器360可以直接将调试数据DDATA发送到存储器20。在另一实施例中，内建式扫描器360可以经由存储器接口350将调试数据DDATA发送到存储器20，如参考图8所描述。或者，内建式扫描器360可以经由总线390和存储器接口350将调试数据DDATA发送到存储器20，如参考图9所描述。

参考图12B，电子装置2000可以将调试数据DDATA存储在包含于IC 30a中的存储器(例如，RAM 320)中。内建式扫描器360可以直接将调试数据DDATA发送到RAM 320或经由总线390发送调试数据，以使得调试数据DDATA可以存储于RAM 320中。

参考图12C，电子装置2000可以暂时将调试数据DDATA存储在包含于IC 30a中的存储器(例如，RAM 320)中。在IC 30a重置之后，电子装置2000可以将调试数据DDATA存储在位于IC 30a外部的存储器20中。

内建式扫描器360可以直接将调试数据DDATA发送到RAM 320或经由总线390将调试数据DDATA发送到RAM 320，以使得调试数据DDATA可以存储于RAM 320中。

如果调试数据DDATA存储于RAM 320中，那么PMU 340可以产生系统重置信号。IC30a可以响应于系统重置信号而重置。在此情况下，RAM 320可以不重置，而维持所存储数据。内建式扫描器360和控制器370可以进入闲置状态。在一实施例中，当控制器370通过软件、处理器(例如，CPU 310)或另一处理器体现时，所述处理器可以执行正常操作。

CPU 310可以从RAM 320读取调试数据DDATA，并且将调试数据DATA存储在存储器20中。

图13为根据一实施例的电子装置3000的框图。电子装置3000可以包含IC 30b、存储装置50以及显示装置60。

IC 30b可以包含CPU 310、RAM 320、GPU 330、PMU 340、存储接口355、显示器控制器380、内建式扫描器360、控制器370以及总线390。

存储接口355可以总体上控制存储装置50的操作，并且应CPU 310的请求而将数据写入到存储装置50或从存储装置50读取数据。

作为数据存储装置的存储装置50可以存储大量数据。存储装置50可以位于IC 30a外部。在一实施例中，存储装置50可以容易地从电子装置3000拆离。举例来说，存储装置50可以包含存储卡、固态驱动器(solid-state drive，SSD)、USB存储器以及硬盘驱动器(harddisk drive，HDD)中的至少一个。

根据本实施例的电子装置3000可以将调试数据DDATA存储在位于IC 30b外部的存储装置50中。内建式扫描器360可以直接将调试数据DDATA发送到存储装置50或经由存储接口355和/或总线390将调试数据DDATA发送到存储装置50，以使得DDATA可以存储于存储装置50中。

图14为根据一实施例的AP 40以及包含所述AP的电子装置4000的框图。

参看图14，电子装置4000可以包含AP 40、存储器20以及RF芯片70。此外，电子装置3000可以进一步包含各种组件。

AP 40可以通过芯片上系统(SOC)来体现，并且包含CPU 410、GPU 420、RAM 430、PMU 440、存储器接口450、调制解调器480、内建式扫描器460、控制器470以及总线490。此外，AP 40可以进一步包含各种IP。AP 40可以称为ModAP，因为调制解调器芯片的功能集成在AP 40中。

调制解调器480可以将待发送的数据转换成适合于无线环境的数据以实现无线通信，并且恢复所接收数据。调制解调器480可以与位于电子装置4000外部的RF芯片70执行数字通信。

RF芯片70可以经由天线接收高频信号，将高频信号转换成低频信号，并且将低频信号发送到调制解调器480。并且，RF芯片70可以从调制解调器480接收低频信号，将低频信号转换成高频信号，并且经由天线将高频信号发送到电子装置400外部。并且，RF芯片70可以放大信号或对信号进行滤波。

在扫描模式中，包含于AP 40中的内建式扫描器460可以从AP 40的组件410、420、430、440、450、480和490搜集调试数据DDATA，并且将调试数据DDATA存储在位于AP 40内部或外部的存储器中。举例来说，内建式扫描器460可以将调试数据DDATA存储在位于AP40外部的存储器20中或存储在包含于AP 40中的RAM 420或包含触发器的寄存器文件中。

调制解调器480可以经设计以适合于使用电子装置4000的区域的无线环境(例如，无线通信方法)。当使用电子装置4000的区域远离准备了能够调试包含调制解调器480的AP40(例如，ModAP)的环境的区域时，可能不容易调试AP 40。然而，根据本实施例的电子装置4000可以在不使用外部调试器的情况下搜集调试数据DDATA并且存储所搜集调试数据DDATA。因此，可以改善调试数据DDATA的准确度，并且可以促进缺陷产生状态以及调试操作的再现。

如本领域中的传统做法，可以根据实行所描述的一个或多个功能的块来描述并且说明各实施例。在本文中可以称为单元或模块等等的这些块在物理上通过模拟和/或数字电路(例如逻辑门、集成电路、微处理器、微控制器、存储器电路、无源电子组件、有源电子组件、光学组件、固线式电路，等等)来实施，并且可以任选地通过固件和/或软件驱动。举例来说，所述电路可以体现在一个或多个半导体芯片中或例如印刷电路板等等的衬底支撑件上。构成块的电路可以通过专用硬件或通过处理器(例如，一个或多个经编程微处理器以及相关联电路)或通过执行所述块的一些功能的专用硬件与执行所述块的其它功能的处理器的组合来实施。实施例的每一块可以在物理上分离成两个或大于两个互动并且离散的块而不脱离本发明的范围。同样，实施例的块可以在物理上组合成更复杂的块而不脱离的本发明范围。

虽然已经参考本发明的实施例绘示并且描述本发明，但将理解，可以在不脱离所附权利要求书的精神和范围的情况下在其中作出形式和细节的各种改变。

Claims

1.一种集成电路，其特征在于，包括：

多个知识产权件，所述多个知识产权件中的每一个包括测试逻辑；

第一存储器控制器，其经配置以在第一操作模式中将从所述多个知识产权件中的至少一个接收的用户数据提供到第一存储器；

扫描器，其经配置以在第二操作模式中从所述多个知识产权件的所述测试逻辑搜集调试数据；以及

第二存储器控制器，其经配置以在所述第二操作模式中从所述扫描器接收所述调试数据并且将所述调试数据提供到所述第一存储器。

2.根据权利要求1所述的集成电路，其特征在于，还包括控制器，所述控制器经配置以响应于扫描请求信号而将指示所述第二操作模式的控制信号提供到所述多个知识产权件和所述扫描器。

3.根据权利要求2所述的集成电路，其特征在于，还包括缺陷检测器，所述缺陷检测器经配置以检测所述集成电路的操作缺陷并且产生所述扫描请求信号。

4.根据权利要求2所述的集成电路，其特征在于，所述控制器将用于搜集所述调试数据的扫描信息提供到所述扫描器。

5.根据权利要求4所述的集成电路，其特征在于，其中所述扫描信息包括以下各者中的至少一个：用于搜集所述调试数据的目标知识产权件信息、目标知识产权件的测试逻辑信息，以及关于将存储所述调试数据的所述第一存储器的区域的地址信息。

6.根据权利要求1所述的集成电路，其特征在于，还包括：

调试时钟产生器，其经配置以在所述第二操作模式中产生调试时钟信号，其中

由所述第二存储器控制器输出的所述调试数据是响应于所述调试时钟信号而发送到所述第一存储器。

7.根据权利要求6所述的集成电路，其特征在于，所述调试时钟产生器响应于从外部提供的参考时钟信号而产生所述调试时钟信号。

8.根据权利要求6所述的集成电路，其特征在于，在所述第一操作模式中，所述扫描器、所述第二存储器控制器以及所述调试时钟产生器处于闲置状态。

9.根据权利要求1所述的集成电路，其特征在于，其中：

每一测试逻辑连同多个扫描触发器构成扫描链，并且

所述调试数据包括由所述扫描链输出的扫描数据。

10.根据权利要求9所述的集成电路，其特征在于，其中所述扫描器将对应于所述扫描链的长度的扫描时钟信号提供到包含于所述多个知识产权件中所包含的至少一个目标知识产权件中的所述测试逻辑。

11.根据权利要求1所述的集成电路，其特征在于，其中所述扫描器将所述调试数据的格式转换成适合于所述第二存储器控制器的协议的数据格式。

12.根据权利要求1所述的集成电路，其特征在于，其中所述多个知识产权件中的每一个点到点地连接到所述扫描器。

13.根据权利要求1所述的集成电路，其特征在于，其中所述第一存储器包含于所述集成电路中。

14.根据权利要求1所述的集成电路，其特征在于，其中所述第一存储器包括位于所述集成电路外部的动态随机存取存储器。

15.根据权利要求1所述的集成电路，其特征在于，还包括：

功率管理单元，其经配置以管理提供到所述多个知识产权件的功率，其中

所述功率管理单元在所述第二操作模式中阻断时钟信号到所述多个知识产权件的应用，并且在所述调试数据被完全搜集并且存储时产生系统重置信号。

16.一种集成电路，其特征在于，包括：

多个知识产权件，所述多个知识产权件中的每一个包括扫描链；

总线，其经配置以在所述多个知识产权件之间发送数据；

内建式扫描器，其经配置以从所述知识产权件中的一个或多个的所述扫描链搜集扫描数据并且将所述扫描数据发送到存储器；以及

控制器，其经配置以响应于扫描请求信号而控制所述多个知识产权件中的至少一些以及所述内建式扫描器进入扫描模式，并且将扫描信息提供到所述内建式扫描器。

17.根据权利要求16所述的集成电路，其特征在于，其中所述内建式扫描器经由所述总线将所述扫描数据发送到所述存储器。

18.根据权利要求16所述的集成电路，其特征在于，还包括：

第一存储器控制器，其经配置以在正常模式中经由所述总线从所述多个知识产权件接收用户数据并且将所述用户数据发送到所述存储器，其中

所述内建式扫描器包括经配置以在所述扫描模式中搜集所述扫描数据的扫描器以及经配置以在所述扫描模式中将所述扫描数据发送到所述存储器的第二存储器控制器。

19.根据权利要求16所述的集成电路，其特征在于，其中：

所述内建式扫描器将所述扫描数据存储在包含于所述集成电路中的所述存储器中，并且

在所述集成电路重置之后，所述多个知识产权件中的至少一个从所述存储器读取所述扫描数据并且将所述所读取扫描数据存储在所述集成电路的外部存储器中。

20.根据权利要求16所述的集成电路，其特征在于，其中所述控制器是由以下各者体现：

程序代码，其包含用以执行控制所述多个知识产权件中的所述至少一些以及所述内建式扫描器进入所述扫描模式的所述操作以及提供所述扫描信息的所述操作的命令；以及

处理器，其经配置以执行所述程序代码。

21.一种安装在包含存储器的电子装置上的应用程序处理器，其特征在于，所述应用程序处理器包括：

多个功能块，所述多个功能块中的每一个包含测试逻辑；

控制器，其经配置以在所述多个功能块中的至少一些发生操作缺陷时，输出指示用于搜集调试数据的操作模式的扫描模式信号以及扫描控制信号；以及

内建式扫描器，其经配置以响应于所述扫描模式信号和所述扫描控制信号，而从包含于所述至少一些功能块中的所述测试逻辑搜集所述调试数据，并且将所述所搜集调试数据发送到所述存储器。

22.根据权利要求21所述的应用程序处理器，其特征在于，其中所述存储器包括以下各者中的至少一个：包含于所述应用程序处理器中的嵌入式存储器及易失性存储器装置；非易失性存储器装置；以及存储卡，其位于所述应用程序处理器外部。

23.根据权利要求21所述的应用程序处理器，其特征在于，还包括缺陷检测器，所述缺陷检测器经配置以感测所述缺陷的产生并且将扫描请求信号提供到所述控制器。

24.根据权利要求21所述的应用程序处理器，其特征在于，其中所述调试数据包括存储在包含于所述多个功能块中的寄存器中的值。

25.根据权利要求21所述的应用程序处理器，其特征在于，其中所述多个功能块中的至少一个包括调制解调器。