CN107889359A - 多层pcb制作方法 - Google Patents
多层pcb制作方法 Download PDFInfo
- Publication number
- CN107889359A CN107889359A CN201711085671.2A CN201711085671A CN107889359A CN 107889359 A CN107889359 A CN 107889359A CN 201711085671 A CN201711085671 A CN 201711085671A CN 107889359 A CN107889359 A CN 107889359A
- Authority
- CN
- China
- Prior art keywords
- hole
- layer pcb
- pcb
- drilling
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0047—Drilling of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/14—Related to the order of processing steps
- H05K2203/1438—Treating holes after another process, e.g. coating holes after coating the substrate
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明公开了一种多层PCB制作方法,通过对多层PCB进行一次钻孔处理得到一次通孔,并对一次通孔进行二次定深钻孔处理,得到位于一次通孔两端的二次通孔,且二次通孔的直径大于一次通孔的直径,对多层PCB的表面、一次通孔的内表面与二次通孔的内表面进行PCB处理加工,使PCB的表面、一次通孔的内表面及二次通孔的内表面的铜厚度为预置厚度,且三次钻孔处理后,使一次通孔的孔壁上的铜厚度为0,二次通孔的孔壁上的铜厚度为预置调整厚度。因此多层PCB中一次通孔所在的层次由于孔壁上无铜,这部分层次不导通,其他层次由于孔壁上有铜而导通。解决了要求多层PCB的部分层次导通,其它层次不导通时,无相关技术支撑的技术问题。
Description
技术领域
本发明涉及领域印刷线路板(Printed Circuit Board,简称PCB)通孔双面压接绝缘技术研究,尤其涉及一种多层PCB制作方法。
背景技术
随着电子技术行业的快速崛起,PCB成为了用途最广泛的电子元件产品。PCB不仅是重要的电子部件,还是电子元器件的支撑体,是电子元器件电气连接的载体。
PCB根据电路层数分类可分为单面板、双面板和多层板。常见的多层板一般为4层板或者6层板,复杂的多层板可达几十层。为了增加可以布线的面积,多层板用上了更多单面或双面的布线板。用一块双面作内层、二块单面作外层或二块双面作内层、二块单面作外层的印刷线路板,通过定位系统及绝缘粘结材料交替在一起且导电图形按设计要求进行互连的印刷线路板就成为四层或六层印刷线路板,也称多层线路板。板子的层数并不代表有几层独立的布线层,在特殊的情况下会加入空层来控制板厚,从技术理论上来讲,PCB可做到近100层。然而现有技术中存在有部分产品特性,要求多层PCB的部分层次导通,其它层次不导通,但是目前并无相关技术支撑。
发明内容
本发明的主要目的在于提供一种多层PCB制作方法,可以解决现有技术中存在有部分产品特性,要求多层PCB的部分层次导通,其它层次不导通时,无相关技术支撑的技术问题。
为实现上述目的,本发明提供一种多层PCB制作方法,其特征在于,所述方法包括:
对所述多层PCB进行一次钻孔处理得到一次通孔;
按照预设的钻孔深度对所述一次通孔的两端分别进行二次定深钻孔处理,得到位于所述一次通孔两端的二次通孔,所述二次通孔的直径大于所述一次通孔的直径;
对所述多层PCB的表面、所述一次通孔的内表面及所述二次通孔的内表面进行PCB加工处理,使所述PCB的表面、所述一次通孔的内表面及所述二次通孔的内表面的铜厚度达到预置厚度;
对已加工处理的所述一次通孔与所述二次通孔进行三次钻孔处理得到三次通孔,使所述一次通孔的孔壁上的铜厚度为0,所述二次通孔的孔壁上的铜厚度降低至预置调整厚度。
本发明提供一种多层PCB制作方法,通过对多层PCB进行一次钻孔处理得到一次通孔,并对一次通孔的两端分别进行二次定深钻孔处理,得到位于一次通孔两端的二次通孔,且二次通孔的直径大于一次通孔的直径,对多层PCB的表面、一次通孔的内表面与二次通孔的内表面进行PCB处理加工,使PCB的表面、一次通孔的内表面及二次通孔的内表面的铜厚度为预置厚度,且三次钻孔处理后,使一次通孔的孔壁上的铜厚度为0,二次通孔的孔壁上的铜厚度为预置调整厚度。因此多层PCB中一次通孔所在的层次由于孔壁上无铜,这部分层次不导通,其他层次由于孔壁上有铜而导通。解决了要求多层PCB的部分层次导通,其它层次不导通时,无相关技术支撑的技术问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种多层PCB制作方法的流程示意图;
图2为本发明实施例提供的一种多层PCB制作方法的通孔示意图;
图3为本发明图1所示实施例中步骤103的一种细化步骤的流程示意图;
图4为本发明图1所示实施例中步骤103的另一种细化步骤的流程示意图。
具体实施方式
为使得本发明的发明目的、特征、优点能够更加的明显和易懂,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而非全部实施例。基于本发明中的实施例,本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
由于现有技术中存在有部分产品特性,要求多层PCB的部分层次导通,其它层次不导通时,无相关技术支撑的技术问题。
为了解决上述技术问题,本发明提出一种多层PCB制作方法,通过对多层PCB进行一次钻孔处理得到一次通孔,并对一次通孔的两端分别进行二次定深钻孔处理,得到位于一次通孔两端的二次通孔,且二次通孔的直径大于一次通孔的直径,对多层PCB的表面、一次通孔的内表面与二次通孔的内表面进行PCB处理加工,使PCB的表面、一次通孔的内表面及二次通孔的内表面的铜厚度为预置厚度,且三次钻孔处理后,使一次通孔的孔壁上的铜厚度为0,二次通孔的孔壁上的铜厚度为预置调整厚度。因此多层PCB中一次通孔所在的层次由于孔壁上无铜,这部分层次不导通,其他层次由于孔壁上有铜而导通。解决了要求多层PCB的部分层次导通,其它层次不导通时,无相关技术支撑的技术问题。
请参阅图1,为本发明第一实施例提供的一种多层PCB制作方法的流程示意图。该方法包括:
步骤101:对多层PCB进行一次钻孔处理得到一次通孔;
在本发明实施例中,一次钻孔处理使用电荷耦合图像传感(Charge CoupledDevice,简称CCD)对位钻孔机,一次钻孔处理时的孔位精度制程能力(Complex ProcessCapability index,简称CPK)>1.33,孔径公差为±2mil(度量单位,表示密耳),控制钻孔机台的设备精度在15μm(度量单位,指微米)以内。
优选的,使用CCD对位钻孔机进行一次钻孔处理,由钻孔机的压力脚压紧多层PCB板,由钻孔机的主轴控制转速,夹头处于主轴下端正中心位置,主要作用是抓取钻咀并夹持住钻咀进行钻孔作业,钻咀固定在钻孔机的主轴上,主要对多层PCB板进行钻孔。在进行一次钻孔处理时,需根据钻咀的状态调整压力脚的压力,并检查主轴转速变异情况及夹头内是否存在铜丝影响转速的均匀性等。
步骤202:按照预设的钻孔深度对一次通孔的两端分别进行二次定深钻孔处理,得到位于一次通孔两端的二次通孔,二次通孔的直径大于一次通孔的直径;
在本发明实施例中,二次定深钻孔处理使用CCD对位钻孔机,二次定深钻孔处理时的孔位精度CPK>1.67,孔径公差为±2mil,深度公差为±2mil,钻孔机台的设备精度在10μm以内。
优选的,在进行二次定深钻孔处理时,在钻咀上机前需目测钻咀有效长度。二次定深钻孔处理前,必须检查钻孔深度是否符合,每支钻咀的参数是否设置正确,钻机抓起钻咀时,需人为检查清楚钻咀所夹的位置是否正确再开机,开机时钻咀一般不可以超出压力脚,检查主轴转速变异情况及夹头内是否有铜丝影响转速的均匀性。
值得注意的是,对一次通孔进行二次定深钻孔处理时的对位精度为±1mil,且按照预设的钻孔深度对一次通孔的两端分别进行二次定深钻孔时,两端的预设的钻孔深度可以根据实际情况存在差异。
优选的,二次定深钻孔处理的角度与多层PCB板面呈90度,即垂直于多层PCB板面进行钻孔。钻孔后,二次通孔的直径大于一次通孔的直径,且二次通孔的孔底所在的平面与多层PCB板面平行。
步骤103:对多层PCB的表面、一次通孔的内表面及二次通孔的内表面进行PCB加工处理,使多层PCB的表面、一次通孔的内表面及二次通孔的内表面的铜厚度达到预置厚度;
在本发明实施例中,对多层PCB的表面、一次通孔的内表面及二次通孔的内表面进行PCB加工处理时,包括但不限于以下两种方法。
方法一,对多层PCB的表面、一次通孔的内表面及二次通孔的内表面进行导通孔金属化(Plated-Through-Hole technology,简称PTH)处理、一铜处理及二铜处理,使多层PCB的表面、一次通孔的内表面及二次通孔的内表面覆盖一层预置厚度的铜。在二铜处理之后,对多层PCB的表面进行显影转移处理及外层蚀刻处理,并对多层PCB的表面进行防焊处理,使多层PCB的表面再覆盖一层均匀的防焊油墨。
方法二,对多层PCB的表面、一次通孔的内表面及二次通孔的内表面进行PTH处理及一铜处理,对多层PCB的表面进行显影转移处理,对多层PCB的表面、一次通孔的内表面及二次通孔的内表面进行二铜处理及镀锡处理,使多层PCB的表面、一次通孔的内表面及二次通孔的内表面覆盖一层预置厚度的铜,并在铜面上覆盖一层锡,该锡层存在于多层PCB的表面、一次通孔的内表面及二次通孔的内表面。
需要说明的是,这两种方法中,对多层PCB的表面、一次通孔的内表面及二次通孔的内表面进行PTH处理、一铜处理及二铜处理时,为确保面铜的均匀性,均对多层PCB进行正反两次电镀处理。电镀处理需以低电流、低密度、长时间方法作业,电镀最小穿透率控制在90%以上,平均穿透率控制在95%以上,电镀槽各项药水管控公差在200PPM(200PPM表示一百万千克的溶液中含有200千克溶质)以内,阴阳极导线导电率控制在98%以上。
值得强调的是,预置厚度为2mil以上,即经过PCB加工处理后,多层PCB的表面、一次通孔的内表面及二次通孔的内表面的铜厚度达到2mil以上。
步骤104:对已加工处理的一次通孔与二次通孔进行三次钻孔处理得到三次通孔,使一次通孔的孔壁上的铜厚度为0,二次通孔的孔壁上的铜厚度降低至预置调整厚度。
在本发明实施例中,三次钻孔处理使用CCD对位钻孔机,三次钻孔处理时的孔位精度CPK>1.67,孔径公差为±2mil,钻孔机台设备精度在8μm以内。
其中,对一次通孔进行三次钻孔处理时的对位精度为±1mil。预置调整厚度的范围为1mil至预设最大厚度值之间,该预设最大厚度值大于1mil,且小于未进行三次钻孔处理前二次通孔的孔壁上的铜厚度。
需要强调的是,对多层PCB进行PCB加工处理时,若使用方法二的方式进行处理,则在进行三次钻孔处理后,还需要对多层PCB的表面进行显影转移处理。
为方便理解本发明,请参阅图2,为本发明实施例提供的一种多层PCB制作方法的通孔示意图。图中以10层PCB板为例,且说明均以图2为标准。对10层PCB板进行一次钻孔处理得到一次通孔,按照预设的钻孔深度对一次通孔的两端分别进行二次定深钻孔处理,得到位于一次通孔两端的二次通孔,且二次通孔的直径大于一次通孔的直径。其中,对一次通孔的两端进行二次定深钻孔处理时,两端预设的钻孔深度分别为从第一层PCB到第三层PCB之下和从第七层PCB之上到第十层PCB。二次定深钻孔处理完成后,二次通孔区域分别为第一层PCB到第三层PCB之下和第七层PCB之上到第十层PCB。对10层PCB的表面、一次通孔的内表面及二次通孔的内表面进行PCB加工处理,使10层PCB的表面、一次通孔的内表面及二次通孔的内表面的铜厚度达到2mil以上,对已加工处理的一次通孔与二次通孔进行三次钻孔处理得到三次通孔。其中,三次钻孔处理时沿着三次钻孔处理线进行钻孔,使得经过三次钻孔处理后,一次通孔的孔壁上的铜厚度为0,二次通孔的孔壁上的铜厚度降低至1mil以上。保证了二次通孔的孔壁上有铜,具有导电性,即10层PCB中第一层PCB到第三层PCB中的任意两层和第七层PCB到第十层PCB中的任意两层是导通的。而一次通孔的孔壁上无铜,不具有导电性,因此第四层PCB到第六层PCB中的任意两层是不导通的。除此之外,二次通孔区域与一次通孔区域之间也是不导通的,即第四层PCB到第六层PCB中的任意一层与除第四层PCB到第六层PCB之外的其他层次的任意一层,均不导通。
在本发明实施例中,通过对多层PCB进行一次钻孔处理得到一次通孔,并对一次通孔的两端分别进行二次定深钻孔处理,得到位于一次通孔两端的二次通孔,且二次通孔的直径大于一次通孔的直径,对多层PCB的表面、一次通孔的内表面与二次通孔的内表面进行PCB处理加工,使PCB的表面、一次通孔的内表面及二次通孔的内表面的铜厚度为预置厚度,且三次钻孔处理后,使一次通孔的孔壁上的铜厚度为0,二次通孔的孔壁上的铜厚度为预置调整厚度。因此多层PCB中一次通孔所在的层次由于孔壁上无铜,这部分层次不导通,其他层次由于孔壁上有铜而导通。解决了要求多层PCB的部分层次导通,其它层次不导通时,无相关技术支撑的技术问题。
请参阅图3,为本发明图1所示第一实施例中步骤103的一种细化步骤的流程示意图。该步骤包括:
步骤301:对多层PCB的表面、一次通孔的内表面及二次通孔的内表面进行PTH处理、一铜处理及二铜处理;
在本发明实施例中,对多层PCB的表面、一次通孔的内表面及二次通孔的内表面进行PTH处理,主要功能是使原来的非金属孔壁镀上一层非常薄的铜,即金属化。金属化之后,利于后续电镀铜顺利镀上,并且使多层PCB的层次导通。对多层PCB的表面、一次通孔的内表面及二次通孔的内表面进行一铜处理,其目的是让导通孔内镀上铜并全板加厚铜,保证导电性,对多层PCB的表面、一次通孔的内表面及二次通孔的内表面进行二铜处理,主要是做干膜之后的图形电镀,让线路再加厚铜。
步骤302:对多层PCB的表面进行显影转移处理及外层蚀刻处理;
在本发明实施例中,显影转移处理主要是把尚未发生聚合反应的区域用弱碱显影液冲洗掉,而已曝光部分显像完毕后保留在面铜上。外层蚀刻处理主要是蚀掉非线路铜,获得成品线路图形,使产品达到导通的基本功能。
步骤303:对多层PCB的表面进行防焊处理,使多层PCB的表面覆盖一层均匀的防焊油墨。
在本发明实施例中,防焊的目的是在于限定焊接动作只在特定区域上进行,保护非焊接区域上的线路,使在焊接过程中及后制程的各种操作中,不致板面污染或损伤。
在本发明实施例中,通过对多层PCB的表面、一次通孔的内表面及二次通孔的内表面进行PTH处理、一铜处理及二铜处理,使导通孔及多层PCB具有导电性,通过对多层PCB的表面进行显影转移处理、外层蚀刻处理及防焊处理,使多层PCB的线路初步成型,利于后续对多层PCB进行处理。
请参阅图4,为本发明图1所示第一实施例中步骤103的另一种细化步骤的流程示意图。该步骤包括:
步骤401:对多层PCB的表面、一次通孔的内表面及二次通孔的内表面进行PTH处理及一铜处理;
步骤402:对多层PCB的表面进行显影转移处理;
步骤403:对多层PCB的表面、一次通孔的内表面及二次通孔的内表面进行二铜处理及镀锡处理。
在本发明实施例中,对多层PCB所涉及的相关处理及该处理所产生的作用,可参阅图3的相关说明。此外,镀锡的主要作用是镀锡层作为外层蚀刻处理的保护层。
在本发明实施例中,通过对多层PCB的表面、一次通孔的内表面及二次通孔的内表面进行PTH处理、一铜处理,使导通孔及多层PCB具有导电性。通过对多层PCB的表面进行显影转移处理,使多层PCB的线路初步成型。对多层PCB的表面、一次通孔的内表面及二次通孔的内表面进行二铜处理及镀锡处理,使线路再加厚铜,且镀锡层作为外层蚀刻处理的保护层,有利于后续相关制程的正常进行。
需要说明的是,对于前述的各方法实施例,为了简便描述,故将其都表述为一系列的动作组合,但是本领域技术人员应该知悉,本发明并不受所描述的动作顺序的限制,因为依据本发明,某些步骤可以采用其它顺序或者同时进行。其次,本领域技术人员也应该知悉,说明书中所描述的实施例均属于优选实施例,所涉及的动作并不一定都是本发明所必须的。
在上述实施例中,对各个实施例的描述都各有侧重,某个实施例中没有详述的部分,可以参见其它实施例的相关描述。
以上为对本发明所提供的一种多层PCB制作方法的描述,对于本领域的技术人员,依据本发明实施例的思想,在具体实施方式及应用范围上均会有改变之处,综上,本说明书内容不应理解为对本发明的限制。
Claims (10)
1.一种多层PCB制作方法,其特征在于,所述方法包括:
对所述多层PCB进行一次钻孔处理得到一次通孔;
按照预设的钻孔深度对所述一次通孔的两端分别进行二次定深钻孔处理,得到位于所述一次通孔两端的二次通孔,所述二次通孔的直径大于所述一次通孔的直径;
对所述多层PCB的表面、所述一次通孔的内表面及所述二次通孔的内表面进行PCB加工处理,使所述多层PCB的表面、所述一次通孔的内表面及所述二次通孔的内表面的铜厚度达到预置厚度;
对已加工处理的所述一次通孔与所述二次通孔进行三次钻孔处理得到三次通孔,使所述一次通孔的孔壁上的铜厚度为0,所述二次通孔的孔壁上的铜厚度降低至预置调整厚度。
2.根据权利要求1所述的方法,其特征在于,所述对所述多层PCB的表面、所述一次通孔的内表面及所述二次通孔的内表面进行PCB加工处理的步骤包括:
对所述多层PCB的表面、所述一次通孔的内表面及所述二次通孔的内表面进行导通孔金属化PTH处理、一铜处理及二铜处理;
对所述多层PCB的表面进行显影转移处理及外层蚀刻处理;
对所述多层PCB的表面进行防焊处理,使所述多层PCB的表面覆盖一层均匀的防焊油墨。
3.根据权利要求1所述的方法,其特征在于,所述对所述多层PCB的表面、所述一次通孔的内表面及所述二次通孔的内表面进行PCB加工处理的步骤包括:
对所述多层PCB的表面、所述一次通孔的内表面及所述二次通孔的内表面进行PTH处理及一铜处理;
对所述多层PCB的表面进行显影转移处理;
对所述多层PCB的表面、所述一次通孔的内表面及所述二次通孔的内表面进行二铜处理及镀锡处理。
4.根据权利要求3所述的方法,其特征在于,所述三次钻孔处理之后,所述方法还包括:
对所述多层PCB的表面进行外层蚀刻处理。
5.根据权利要求2或3所述的方法,其特征在于,所述PTH处理、所述一铜处理与所述二铜处理,均对所述多层PCB进行正、反两次电镀处理,电镀最小穿透率控制在90%以上,平均穿透率控制在95%以上,电镀槽各项药水管控公差在200PPM以内,阴阳极导线导电率控制在98%以上,所述200PPM表示一百万千克的溶液中含有200千克溶质。
6.根据权利要求1至4任意一项所述的方法,其特征在于,所述一次钻孔处理使用电荷耦合图像传感CCD对位钻孔机,所述一次钻孔处理时的孔位精度制程能力CPK>1.33,孔径公差为±2密耳,钻孔机台的设备精度在15微米以内。
7.根据权利要求1至4任意一项所述的方法,其特征在于,所述二次定深钻孔处理使用CCD对位钻孔机,所述二次定深钻孔处理时的孔位精度CPK>1.67,孔径公差为±2密耳,深度公差为±2密耳,钻孔机台的设备精度在10微米以内。
8.根据权利要求1至4任意一项所述的方法,其特征在于,所述三次钻孔处理使用CCD对位钻孔机,所述三次钻孔处理时的孔位精度CPK>1.67,孔径公差为±2密耳,钻孔机台设备精度在8微米以内。
9.根据权利要求1至4任意一项所述的方法,其特征在于,所述预置厚度为2密耳以上,所述预置调整厚度为1密耳以上。
10.根据权利要求1至4任意一项所述的方法,其特征在于,对所述一次通孔进行二次定深钻孔处理时的对位精度为±1密耳,对所述一次通孔进行三次钻孔处理时的对位精度为±1密耳。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711085671.2A CN107889359A (zh) | 2017-11-07 | 2017-11-07 | 多层pcb制作方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711085671.2A CN107889359A (zh) | 2017-11-07 | 2017-11-07 | 多层pcb制作方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN107889359A true CN107889359A (zh) | 2018-04-06 |
Family
ID=61779074
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711085671.2A Pending CN107889359A (zh) | 2017-11-07 | 2017-11-07 | 多层pcb制作方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107889359A (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112466001A (zh) * | 2019-09-09 | 2021-03-09 | 维嘉数控科技(苏州)有限公司 | 钻锣机加工精度的验证方法、装置、钻锣机及存储介质 |
CN113811072A (zh) * | 2020-06-17 | 2021-12-17 | 竞华电子(深圳)有限公司 | 一种多层电路板 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013105431A (ja) * | 2011-11-16 | 2013-05-30 | Hitachi Via Mechanics Ltd | レーザ加工方法、装置及びプログラム |
CN103298259A (zh) * | 2012-02-22 | 2013-09-11 | 深南电路有限公司 | 消除高速背板杂讯的钻孔工艺 |
CN103796449A (zh) * | 2014-01-24 | 2014-05-14 | 广州兴森快捷电路科技有限公司 | 高厚径比线路板镀孔塞孔的制作方法 |
US20160135297A1 (en) * | 2014-05-19 | 2016-05-12 | Sierra Circuits, Inc. | Via in a printed circuit board |
-
2017
- 2017-11-07 CN CN201711085671.2A patent/CN107889359A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013105431A (ja) * | 2011-11-16 | 2013-05-30 | Hitachi Via Mechanics Ltd | レーザ加工方法、装置及びプログラム |
CN103298259A (zh) * | 2012-02-22 | 2013-09-11 | 深南电路有限公司 | 消除高速背板杂讯的钻孔工艺 |
CN103796449A (zh) * | 2014-01-24 | 2014-05-14 | 广州兴森快捷电路科技有限公司 | 高厚径比线路板镀孔塞孔的制作方法 |
US20160135297A1 (en) * | 2014-05-19 | 2016-05-12 | Sierra Circuits, Inc. | Via in a printed circuit board |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112466001A (zh) * | 2019-09-09 | 2021-03-09 | 维嘉数控科技(苏州)有限公司 | 钻锣机加工精度的验证方法、装置、钻锣机及存储介质 |
CN113811072A (zh) * | 2020-06-17 | 2021-12-17 | 竞华电子(深圳)有限公司 | 一种多层电路板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI233771B (en) | Flexible rigid printed circuit board and method of fabricating the board | |
US7293355B2 (en) | Apparatus and method for making circuitized substrates in a continuous manner | |
CN101695218B (zh) | 一种制作具有半边孔印刷电路板的方法 | |
US3953924A (en) | Process for making a multilayer interconnect system | |
TW200524502A (en) | Method of providing printed circuit board with conductive holes and board resulting therefrom | |
US5277787A (en) | Method of manufacturing printed wiring board | |
US20070070613A1 (en) | Method of manufacturing high density printed circuit boad | |
JP2001053447A (ja) | 部品内蔵型多層配線基板およびその製造方法 | |
CN106879188B (zh) | 一种元器件内置型电路板的制作方法及电路板 | |
US20160143142A1 (en) | Element embedded printed circuit board and method of manufacturing the same | |
CN104378931B (zh) | 一种pcb中金属化沉孔的制作方法 | |
CN108811353A (zh) | 一种两面不同铜厚pcb的蚀刻方法 | |
CN107889359A (zh) | 多层pcb制作方法 | |
CN107072074A (zh) | 一种用于印刷电路板pcb的散热孔的加工方法 | |
CN114222434A (zh) | 一种阶梯线路的制作方法及线路板 | |
CN111212528A (zh) | 一种多层印刷线路板的制作方法 | |
CN113613399A (zh) | 电路板制作方法及电路板 | |
CN114368726B (zh) | Mems内置芯片封装载板及其制作工艺 | |
CN109379840A (zh) | 一种悬空金手指的加工方法及电路板 | |
CN106973492B (zh) | 一种pcb内层电路互联结构及其加工方法 | |
CN114206001B (zh) | 高耐压mems封装载板及其制作工艺 | |
CN112004331B (zh) | 线路板及其制备方法 | |
CN104363695B (zh) | 一种设于pcb芯板上的铆钉孔位及其制作方法 | |
CN109327968B (zh) | 一种改善密集散热孔区域分层的加工方法 | |
CN114554709A (zh) | 一种电路板的制造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180406 |
|
RJ01 | Rejection of invention patent application after publication |