CN107851690A - 发光元件 - Google Patents

发光元件 Download PDF

Info

Publication number
CN107851690A
CN107851690A CN201680041849.0A CN201680041849A CN107851690A CN 107851690 A CN107851690 A CN 107851690A CN 201680041849 A CN201680041849 A CN 201680041849A CN 107851690 A CN107851690 A CN 107851690A
Authority
CN
China
Prior art keywords
light
sag
swell
emitting component
diffraction
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201680041849.0A
Other languages
English (en)
Inventor
须崎泰正
绳田晃史
田中觉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Scivax Corp
Original Assignee
Scivax Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Scivax Corp filed Critical Scivax Corp
Publication of CN107851690A publication Critical patent/CN107851690A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本发明提供一种发光元件，其利用比光的散射效应更以衍射效应为主的凹凸构造，由此提高光取出效率。发光元件具备：积层部(8)，至少积层包含发光层(84)的半导体层；及衍射面(2)，具有凹凸构造，该凹凸构造形成于积层部(8)所包含的层的任意边界，以按照布拉格的衍射条件反射从发光层(84)发出的射入光的方式形成，其特征为，凹凸构造形成为，凸部侧壁相对于衍射面(2)的倾斜大于75度。

Description

发光元件
技术领域
本发明涉及一种提高光取出效率的发光元件。
背景技术
发光二极管(LED)基本上具有在基板上积层有n型半导体层、发光层以、p型半导体层的构造。而且，在p型半导体层及n型半导体层上形成电极，通过从半导体层植入的电洞与电子的再结合来在发光层产生光。采用从p型半导体层上的透光性电极或基板取出该光的构造。并且，透光性电极是由形成于p型半导体层的大致整个面的金属薄膜或透明导电膜所构成的透光性电极。
在这种构造的发光二极管中，由于在以原子等级(atomic level)控制积层构造的关系上，将基板的平坦性加工成镜面等级(specular level)，因此基板上的半导体层、发光层及电极呈相互平行的积层构造。此时，由于半导体层的折射率大于基板、透光性电极的折射率，因此形成用基板与透光性电极夹住半导体层的波导路(waveguide)。
从而，当光以规定的临界角以上的角度射入至电极表面或基板表面时，被电极与p型半导体层的界面或基板表面所反射，而在半导体层的积层构造内横向传播而被捕捉在波导路内，且也存在横向传播中的吸收所导致的损失，成为外部量子效率降低的原因。
对此，专利文献1中公开了如下技术，在蓝宝石(sapphire)基板上形成二维凹凸构造，使光在临界角内反射而改善外部量子效率。
专利文献1：日本国特开2003-318441号公报
发明内容
然而，现有的凹凸构造的周期、高度等为微米级(micro order)，存在蚀刻耗费成本、时间的问题。另外，主要利用光的散射，而并不积极利用衍射。而且，虽然除了光的散射之外辅助性地揭示了衍射，但是在此所使用的凹凸构造并未正确考虑光的举动而设计的，光取出效率并不充分。
于是，本发明所要解决的技术问题是提供一种发光元件，其考虑到光的举动，形成适合衍射的凹凸构造，从而进一步提高光取出效率。
为了达成所述目的，本发明的发光元件具备：积层部，至少积层包含发光层的半导体层；及衍射面，具有凹凸构造，该凹凸构造形成于所述积层部所包含的层的任意边界，以按照布拉格的衍射条件反射从所述发光层发出的射入光的方式形成，其特征为，所述凹凸构造形成为，凸部侧壁相对于所述衍射面的倾斜大于75度。
此时，优选如下，所述衍射面由所述凹凸构造以格子状排列而形成。只要将所述凹凸构造例如做成多角形的格子状即可，作为多角形存在长方形或正方形。
另外，优选如下，所述衍射面具有所述凹凸构造的格子方向不同的多个区域。例如，只要做成具有所述凹凸构造的格子方向分别不同相等角度的多个区域即可。
另外，优选如下，所述衍射面的凹部的宽度S相对于所述凹凸构造的最短周期(间距)方向的周期P的比例S/P为60％以上。
另外，所述衍射面还可以所述凹凸构造以交错相间状(棋盘状)排列。只要将所述凹凸构造做成例如多角形的凸部与凹部交互配置的交错相间状即可，作为多角形存在长方形或正方形。
另外，优选如下，所述衍射面具有所述凹凸构造的交错相间状的方向不同的多个区域。例如，只要具有所述凹凸构造的交错相间状的方向分别不同相等角度的多个区域即可。
另外，所述衍射面还可以线和空间(line and space)状所排列。
另外，优选如下，所述衍射面具有所述凹凸构造的线和空间的方向不同的多个区域。例如，只要作成具有所述凹凸构造的线和空间的方向分别不同相等角度的多个区域即可。
另外，优选如下，即使在凹凸构造为格子状、交错相间状、线和空间状的任意情况下，当所述衍射面具有所述凹凸构造的方向不同的多个区域时，排列成所述凹凸构造的方向相同的区域不会连续。
另外，优选如下，所述衍射面的所述凹凸构造的周期的下限为所述射入光的光学波长的1/4倍以上，所述凹凸构造的周期的上限为所述射入光的光学波长的12倍以下。另外，优选如下，所述衍射面的所述凹凸构造的高度的下限为0.1μm以上，所述凹凸构造的高度的上限为1.5μm以下。
由于本发明的发光元件考虑到衍射面的三维光反射而形成了凹凸构造，因此比现有技术更能够提高取出效率。另外，由于凹凸构造的形状比现有技术更小，因此能降低蚀刻等的成本，同时能够提高生产能力(throughput)。
附图说明
图1是表示本发明的发光元件的构造的概要剖视图。
图2是表示本发明的衍射面的构造的概要剖视图。
图3是说明发光元件中的模拟方法的模型(model)图。
图4是说明发光层中的模拟方法的模型图。
图5是表示本发明的格子状的凹凸构造的俯视图。
图6是表示本发明的其他格子状的凹凸构造的俯视图。
图7是表示本发明的交错相间状的凹凸构造的俯视图。
图8是表示本发明的线和空间状的凹凸构造的俯视图。
图9是表示用折射率不同的材料做成本发明的一部分的凹凸构造的剖视图。
图10是表示用于模拟的可靠性评价的发光元件结构的图。
图11是表示凹凸构造的平面形状与光取出效率的关系的图表。
图12是表示凹凸构造的平面形状与光取出效率的关系的图表。
图13是表示凹凸构造的凸部侧壁的倾斜的图。
图14是表示凹凸构造的凸部侧壁的倾斜与光取出效率的关系的图表。
图15是表示凹部的宽度S相对于凹凸构造的周期P的比例S/P与光取出效率的关系的图表。
图16是本发明所涉及的凹凸构造的制作过程中的平面照片。
图17是表示本发明所涉及的凹凸构造的截面照片。
图18(a)是表示在具有本发明所涉及的凹凸构造的蓝宝石基板上成长的氮化镓层的位错(dislocation)的平面照片，(b)是表示在平坦的蓝宝石基板上成长的氮化镓层的位错的平面照片。
图19是表示本发明的凹凸构造的测量方法的概要示意图。
符号说明
1-发光元件；2-衍射面；8-积层部；20-凹凸构造；21-凸部；22-凹部；70-蓝宝石基板；84-发光层；P-周期；S-凹部的宽度。
具体实施方式
本发明的发光元件1主要由积层部及衍射面2所构成，该积层部中至少积层有包含发光层的半导体层8，该衍射面2形成于积层部所包含的层的任意边界。
积层部是指积层半导体层8、基板的部分，例如图1所示，由Ⅲ族氮化物半导体层与蓝宝石基板70所构成。虽然图1所示的发光元件1从蓝宝石基板70的相反侧(以下，称为光取出侧)取出光，但是还可以从蓝宝石基板70侧取出光。Ⅲ族氮化物半导体层例如由缓冲层82、n型GaN层83、多重量子阱(multiple quantum well)活性层(发光层84)、电子区块层85、p型GaN层86所构成，从蓝宝石基板70侧以该顺序形成。另外，在p型GaN层86上形成有p侧电极91，同时在n型GaN层83上形成有n侧电极92。
缓冲层82形成于蓝宝石基材70的衍射面2上，由AlN所构成。缓冲层82只要由MOCVD(Metal Organic Chemical Vapor Deposition；金属有机化学气相沉积)法或溅镀法所形成即可。作为第一导电型层的n型GaN层83形成于缓冲层82上，由N-GaN所构成。作为发光层的多重量子阱活性层(发光层84)形成于n型GaN层83上，由GalnN/GaN所构成，提高电子及电洞的植入而发光。
电子区块层85形成于多重量子阱活性层(发光层84)上，由p-AlGaN所构成。作为第二导电型层的p型GaN层86形成于电子区块层85上，由p-GaN所构成。n型GaN层83至p型GaN层86为止通过Ⅲ族氮化物半导体的磊晶(epitaxial)成长而形成。并且，只要至少具有第一导电型层、活性层及第二导电型层，在对第一导电型层及第二导电型层施加电压时通过电子及电洞的再结合而使活性层发光，则积层部的半导体层8的构成还可以是其他的构成。
p侧电极91形成于p型GaN层86上，例如由ITO(Indium Tin Oxide)等透明的材料所构成。p侧电极91只要由例如真空蒸镀法、溅镀法、CVD(Chemical Vapor Deposition；化学气相沉积)法等形成即可。
n侧电极92形成于从p型GaN层86蚀刻n型GaN层83而露出的n型GaN层83上。n侧电极92只要例如由Ti/Al/Ti/Au所构成且通过真空蒸镀法、溅镀法、CVD法等所形成即可。
发光元件1还可以在光取出侧的相反侧例如蓝宝石基板70的背面侧形成由Al等所构成的反射膜90。在图1的发光元件1中，反射膜90与蓝宝石基板70的边界面形成反射面，反射面反射穿透蓝宝石基板70的光。由此，能够使穿透蓝宝石基板70的光返回到光取出侧。
衍射面形成于积层部所包含的层即半导体层8或基板的任意边界，且具有凹凸构造20，该凹凸构造20以按照布拉格的衍射条件反射从发光层发出的射入光的方式形成。虽然边界主要指半导体层8的最上面或最下面，但是还可以设置于半导体层8的中间或基板的表面。如图1所示，当衍射面2形成于积层部与蓝宝石基板70的边界时，蓝宝石基板70在表面侧具有氮化物半导体成长的c面({0001})，该面成为衍射面2。如图2所示，衍射面2上形成有周期性规则排列的多个凹凸构造20。而且，能够通过凹凸构造20的凸部21来获得光的衍射作用。
凹凸构造20如下形成，当发生全反射的临界角为θc时，将射入角为θc度至90-θc度的射入光反射成射出角为±θc度以下。但是，由于基于衍射的射出角被射入光的波长所决定，因此优选形成为，当射入光并不是单色光时，在射入光的波长的半值宽度的波长范围中，将射入光反射成射出角为±θc以下。另外，由于光的全反射在从折射率高的介质射入折射率低的介质时发生，因此凹凸构造20形成为由夹着边界的介质中折射率低的介质构成凸部21，由夹着边界的介质中折射率高的介质构成凹部22。从而，由于蓝宝石基板70的折射率比缓冲层82的折射率更低，因此图2的凹凸构造20中由蓝宝石基板侧的材质所构成的部分成为凸部21，由缓冲层82侧的材质所构成的部分成为凹部22。
这样的凹凸构造只要由现有的已知方法形成即可。例如，在要形成凹凸构造的基板上形成阻剂(resist)膜，通过压印(imprint)技术将规定的图案(pattern)转印至该阻剂膜，之后通过蚀刻在基板上形成凹凸构造即可。
在此，作为现有的凹凸构造的形状，已周知锥状或将锥的上部切掉的锥台等形状。然而，这些主要考虑到光的散射，并未周知考虑到光的衍射而以提高光取出效率的方式进行设计的构造。其原因是关于衍射的对光的举动的计算复杂且难以进行模拟。例如，模拟基于凹凸构造的衍射的方法已知有RCWA(Rigorous Coupled Wave Analysis；严格耦合波分析)法与FDTD法(Finite Difference Time Domain method；时域有限差分法)。由于RCWA法是处理单一平面波的方法，因此在LED的光取出效率的模拟中一般采用FDTD法。然而，在FDTD法中，由于计算量庞大，因此计算时间长，能以三维处理的尺寸为数μm3左右。因此，难以应用于实际尺寸的LED，而停留于通过二维(图1中而言是上下方向及左右方向)的模拟来确认倾向的程度的利用。从而，现状是如下，并未通过模拟来连三维(以图1而言除了上下方向及左右方向之外再加上深度方向)的光举动都考虑而设计光取出效率高的凹凸构造。另一方面，本申请发明者们进行锐意研究的结果，通过钻研模拟方法，成功完成了连三维的光举动都考虑到的模拟，由此发明了光取出效率比以往更高的凹凸构造。
在此，使用图3所示的LED对该模拟方法进行说明。图3所示的LED由发光层111、形成于上部模型100侧的相同的折射率分布连续的相同构造的上部层112、形成于该上部层112的表面的凹凸构造113、形成于下部模型200侧的相同的折射率分布连续的相同构造的下部层114所构成。
首先，主要由以下述步骤构成LED的构造：第一步骤，将发光层111的位置作为边界，将一侧划分为上部模型100，将另一侧划分为下部模型200，将在发光层111产生的光作为射入光，分别通过RCWA法计算关于已穿透LED的上部模型100的穿透光的衍射效率信息A1、关于在上部模型100反射且返回至边界的反射光的衍射效率信息B1、关于在LED的下部模型200反射且返回至边界的反射光的衍射效率信息C1、关于已穿透下部模型200的穿透光的衍射效率信息D1；第二步骤，将信息B1及信息C1作为基础，将衍射效率信息Ck-1的光作为光源，分别通过RCWA法计算已穿透上部模型100的穿透光的衍射效率信息Ak、在上部模型100反射且返回至边界的反射光的衍射效率信息Bk，将衍射效率信息Bk-1的光作为光源，分别通过RCWA法计算在下部模型200反射且返回至边界的反射光的衍射效率信息Ck、已穿透下部模型200的穿透光的衍射效率信息Dk(但是，第二步骤中的k为2以上n以下的自然数。另外，当k＝n时，还可以不计算Bn及Cn)；及第三步骤，汇集信息A1～An及信息D1～Dn，计算光取出效率。之后，能够根据基于该模拟的光取出效率的计算结果来决定LED的构造。
在此，LED的构造是指RCWA法的计算所需的构造，指与包含发光层111的积层部垂直的方向的截面构造且周期性的构造。另外，衍射效率是表示射入光的能量中作为衍射光具有何等程度的能量的值。此外，光取出效率是在将光源所输出的光的整体的能量作为1时所取出的光的能量值。
另外，第一步骤的计算、第二步骤的计算及第三步骤的计算还可以使用软件或计算机进行。此时，在第一步骤中，将与LED的发光层垂直的方向的剖视构造的形状及周期、包含发光层的各层的厚度、各层的材料的折射率及衰减系数、在发光层所产生的光信息输入至计算机，通过该计算机的RCWA法计算而取得信息A1、信息B1、信息D1及信息D1，在第二步骤中，计算机作为上部模型的光源信息而输入信息Ck-1，作为下部模型的光源信息而输入信息Bk-1，通过该计算机的RCWA法计算而取得信息Ak、信息Bk、信息Dk、信息Dk，在第三步骤中，计算机从信息A1～An及信息D1～Dn计算光取出效率即可。在发光层产生的光的信息是指RCWA法计算所需的信息，例如发光波长或光强度、光的射入角的间隔、取出光的方向为上部模型侧或下部模型侧还是双方侧等。
进一步详细说明第一步骤至第三步骤。
第一步骤
如图4(a)所示，在第一步骤中，将在发光层111中产生的光假设为等向性扩散的平面波的集合体。之所以这样，是因为在FDTD法中，如图4(b)所示，将光源假设为点光源的聚集，但是在RCWA法中，仅能处理单一的平面波。该平面波在任何角度上都具有相同的能量。
此外，如图3所示，以发光层111的中间位置为边界将LED的构造划分成两个模型，即将LED的一侧作为上部模型100，将另一侧作为下部模型200。
接着，使用RCWA法计算在上部模型100及下部模型200中产生的衍射光相对于发光层111的光(射入光)的衍射效率。具体而言，对射入光的每个射入角计算衍射光的每个角度的衍射效率。该计算通过可采用RCWA法计算的软件或计算机来进行即可。
此时，将衍射光分类成四种：已穿透上部模型100的光即穿透光；在上部模型100反射且返回至边界的光即反射光；在下部模型200反射且返回至边界的光即反射光；及属于已穿透下部模型200的光即穿透光。此外，对射入光的每个射入角计算衍射光的每个角度的衍射效率并对此进行汇集，获得上部模型100的穿透光的衍射效率信息A1、上部模型100的反射光的衍射效率信息B1、下部模型200的反射光的衍射效率信息C1、下部模型200的穿透光的衍射效率信息D1。
并且，射入角的间隔只要根据光取出效率模拟所要求的精度而任意决定即可，角度间隔越小则越能够正确地模拟光取出效率。例如，以1度间隔计算射入光的射入角即可。此外，衍射光的角度间隔也根据光取出效率模拟所要求的精度而适当进行近似即可。
第二步骤
第一步骤的上部模型及下部模型中的穿透光为从LED取出的光。因此，穿透光信息A1成为朝向上部侧的光取出效率信息的一部分，穿透光信息D1成为朝向下部侧的光取出效率信息的一部分。
此外，将第一步骤中的上部模型100的反射光可视为下部模型200中的光源，将下部模型200的反射光可视为上部模型100中的光源。
从而，在第二步骤中，考虑到将信息C1的光作为朝向上部模型100的射入光，与第一步骤同样，通过RCWA法计算上部模型100中的穿透光的衍射效率信息A2及反射光的衍射效率信息B2。此外，考虑到将信息B1的光作为朝向下部模型200的射入光，与第一步骤同样，通过RCWA法计算下部模型200中的穿透光的衍射效率信息A2及反射光的衍射效率信息B2。
其结果，穿透光信息A2成为朝向上部侧的光取出效率信息的一部分，穿透光信息D2成为朝向下部侧的光取出效率信息的一部分。此外，与所述内容同样，将上部侧的反射光可视为下部模型200中的光源，将下部侧的反射光可视为上部模型100中的光源。
如此，只要将信息B1及信息C1作为基础而依序计算穿透光及反射光的衍射效率信息，则就能够将信息Ck-1的光作为光源而分别通过RCWA法计算上部模型100中的穿透光的衍射效率信息Ak及上部模型100中的反射光的衍射效率信息Bk。此外，能够将信息Bk-1的光作为光源而分别通过RCWA法计算下部模型200中的反射光的衍射效率信息Ck及下部模型200中的穿透光的衍射效率信息Dk。并且，即使在此情况下，该计算通过可采用RCWA法计算的软件或计算机进行即可。
并且，第二步骤中的k为2以上n以下的自然数，k＝n为止进行计算。此外，在k＝n时，由于Bn及Cn无须作为在第三步骤中计算的光取出效率的信息，因此可以不进行计算。并且，自然数n只要根据光取出效率模拟所要求的精度而任意决定即可，因此n越大则越能够正确地模拟光取出效率，但是计算时间会变长。以自然数n的决定方法的一个例子而言，只要基于信息A1～Ak-1及信息D1～Dk-1的衍射效率之和与基于信息A1～Ak及信息D1～Dk的衍射效率之和之差相对于光源的整体能量呈一定比例以下即可，例如只要将成为1％以下时的k值作为n即可。
第三步骤
在第三步骤中，汇集在所述第一步骤及第二步骤中求出的信息A1～An及信息D1～Dn。而且，通过计算将光源的整体能量作为1时所取出的光的能量，从而能够计算出LED的光取出效率。该计算通过已周知的软件或计算机来进行即可。
如此，计算对于LED的各种构造的光取出效率且根据该结果决定LED的构造并制造LED即可。
接着，对通过所述模拟方法发明的凹凸构造进行说明。首先，由于以往是比光的衍射更主要利用散射，因此优选凹凸构造的凸部侧壁的倾斜为75度以下。然而，本申请主要利用衍射，为了最大限度地发挥衍射的效果，优选凹凸构造的凸部侧壁相对于衍射面的倾斜为接近90度。当然，当凹凸构造的形成中使用压印方法时等，如果考虑脱模性，则有时需要凹凸构造多少发生倾斜(起模斜度(draft))。然而，为了至少比以往还提高光取出效率，优选形成为大于75度，更优选形成为80度以上，还优选形成为85度以上。并且，在此所讲的凸部侧壁的倾斜是指凸部侧壁相对于衍射面的倾斜，表示锐角侧的倾斜。
此外，如图5所示，优选以格子状配置衍射面的凹凸构造。格子状是指规则排列被凸部的框所围绕的凹部的形状。作为格子状(凹部的平面形状)优选多角形，例如有三角形、四角形、六角形等。其中优选正方形、长方形、菱形、平行四边形等四角形，在对于衍射的控制显得重要的凹凸构造的周期相一致这点上考虑，最优选正方形。
此外，如图5(a)～(d)所示，本申请中的周期P是指包含于凹凸构造的反复单位构造的最小长度。例如，在图5(a)中，包含于凹凸构造的反复单位构造中，由于线构造彼此的间隔最小，因此将其作为周期P。
此外，优选衍射面的凹凸构造的周期为光学波长的1/4倍以上，更优选1/2倍以上，还优选1倍以上。然而，由于如果周期过大则蚀刻会耗费时间及成本，因此优选周期为光学波长的12倍以下，更优选10倍以下，还优选6倍以下。并且，此时的光学波长是指下限值为构成凹凸构造的边界的两层中折射率较小的一方中的光学波长，上限值为构成凹凸构造的边界的两层中折射率较大的一方中的光学波长。
此外，在凹凸构造的最短周期方向的直线上，优选凹部的宽度S相对于周期P的比例S/P为60％以上，更优选65％以上，还优选70％以上。然而，由于当凸部的宽度过小时无法充分地使光发生衍射，因此凹凸构造的凸部的宽度优选反射光的光学波长的1/4倍以上，更优选1/2倍以上。考虑到此点，该比例S/P优选60％以上、80％以下，更优选65％以上、75％以下。此外，凹凸构造的高度优选0.1μm以上，更优选0.2μm以上，还优选0.3μm以上。然而，由于当高度过大时蚀刻会耗费成本、时间，因此高度优选1.5μm以下，更优选1.2μm以下。此外，根据光的波长，还可以是0.9μm以下或0.8μm以下。
此外，在形成半导体层8时，当格子的形状为多角形时，角部的结晶成长不顺畅，容易产生空隙或缺陷。从而，当考虑到结晶成长的容易性时，如图6(a)～(c)所示，该角部还可以呈能够缓冲该角部的曲线或直线等的倒角形状。然而，即使在此时，优选边的直线部分的长度为未进行倒角的多角形的边长的60％以上。并且，未进行倒角的多角形可通过延长边的直线部分来特定。或者，还可以根据周期P来计算未进行倒角的多角形的边长。此外，如图6(d)所示，还可以连结邻接的多角形彼此的角部来做成无角部的仅有边的形状。
此外，优选衍射面具有凹凸构造的格子方向不同的多个区域。可谓区域是以规定的大小划分衍射面且在同一区域内凹凸构造的格子方向一致。由于从发光层射入的光朝向所有方向，因此通过设置凹凸构造的格子方向不同的多个区域，从而能够确实地进行基于衍射面的衍射。从而，优选在任意的直线上以未连续的方式排列凹凸构造的方向相同的区域。例如，在区域内将连续的凹凸构造的最大数量做成500周期以下即可，更优选做成200周期以下。然而，如果区域的大小过小，则无法通过凹凸构造充分地进行反射。从而，优选在区域内具有至少能充分反射光的周期分以上的连续的凹凸构造，例如优选将凹凸构造做成具有50周期以上，更优选做成具有100周期以上。
此外，虽然各区域的格子方向可以是任意的，但是为了使来自各方向的射入光确实地发生衍射，优选设置格子方向分别不同相等角度的多种区域。例如，当格子的形状为正三角形时，形成凹凸构造的格子方向不同30度的两种区域即可，当格子的形状为长方形时，形成凹凸构造的格子方向不同45度的四种区域即可，当格子的形状为正方形时，形成凹凸构造的格子方向不同45度的两种区域即可，当格子的形状为正六角形时，形成凹凸构造的格子方向不同60度的两种区域即可。
此外，为了可对各个方向的光确实地进行衍射，更优选尽可能均等地配置格子方向不同的多个区域。
此外，如图7所示，作为其他的衍射面，还可以以交错相间状(棋盘状)配置凹凸构造。交错相间状是指将平面形状相同的凸部与凹部交互配置的图案。与格子状相比，有容易形成纵横尺寸比高的凸部的优点，在要将凸部的高度增大时比较有利。作为交错相间状的形状(凸部或凹部的平面形状)，优选多角形，有三角形、四角形等。其中优选正方形、长方形、菱形、平行四边形等四角形，在能够使对于衍射的控制显得重要的凹凸构造的周期相一致这点上考虑，最优选正方形。
此外，优选衍射面具有凹凸构造的交错相间状的方向不同的多个区域。在此，区域是指在衍射面上凹凸构造的交错相间状的方向连续且一致的范围。由于从发光层射入的光朝向所有方向，因此通过设置凹凸构造的交错相间状的方向不同的多个区域，从而能确实地通过衍射面进行衍射。从而，优选在任意的直线上凹凸构造的方向相同的区域以未连续的方式排列。例如，只要在区域内将连续的凹凸构造的最大数量做成500周期以下即可，更优选做成200周期以下。但是，如果区域的大小过小，则无法充分地通过凹凸构造进行反射。从而，在区域内具有至少能充分反射光的周期分以上的连续的凹凸构造即可，例如优选将凹凸构造做成具有50周期以上，更优选做成具有100周期以上。
此外，各区域的交错相间状的方向还可以是任意的，但为了使来自各方向的射入光确实地发生衍射，优选设置交错相间状的方向分别不同相等角度的多种区域。例如，当交错相间状的形状为正三角形时，形成交错相间状的方向分别不同30度的区域即可，当交错相间状的形状为长方形时，形成交错相间状的格子方向分别不同45度的区域即可，当交错相间状的形状为正方形时，形成交错相间状的方向分别不同45度的两种区域即可。
此外，为了能够对各个方向的光确实地进行衍射，优选尽可能均等地配置交错相间状的方向不同的多个区域。
此外，作为其他的衍射面，如图8所示，还可以将凹凸构造以线和空间状配置。线和空间状是指将直线状的凸部与凹部交互配置的形状。
此外，优选衍射面具有凹凸构造的线和空间的方向不同的多个区域。区域以规定的大小划分衍射面且在同一区域内凹凸构造的线和空间的方向一致。由于从发光层射入的光朝向所有方向，因此通过设置凹凸构造的线和空间的方向不同的多个区域，从而能确实地通过衍射面进行衍射。从而，优选以未连续的方式排列凹凸构造的方向相同的部分。例如，优选在区域内将连续的凹凸构造的最大数量做成500周期以下，更优选做成200周期以下。然而，如果区域的大小过小，则无法利用凹凸构造充分地进行反射。从而，优选在区域内具有至少能充分地反射光的周期分以上的连续的凹凸构造，例如优选将凹凸构造做成具有50周期以上，更优选做成具有100周期以上。
此外，虽然线和空间的方向可以是任意的，但为了使来自各方向的射入光确实地发生衍射，优选设置线和空间的各方向不同相等角度的多个区域。例如，只要形成线和空间的方向不同90度的两个区域即可。
此外，在所述格子状、交错相间状、线和空间状的凹凸构造中，如果凹部的间隔过窄，则会成为结晶成长的阻碍要因。从而，优选凹部的间隔为200nm以上。此外，优选凹凸构造的凸部宽度至少为反射光的光学波长的1/4倍以上，更优选1/2倍以上。这是由于如果凸部的宽度并不至少光学波长的1/4倍以上，则会无法充分地使光发生衍射。
此外，光的衍射在夹着衍射面的材料的衍射率差越大时越容易产生。从而，在将凹凸构造20形成于基板与半导体层80之间时，如图9(a)或(b)所示，优选由半导体层80与凹凸构造20的折射率差比基板70与半导体层80的折射率更大的材料形成凹凸构造20的至少一部分。例如，在将凹凸构造20形成于蓝宝石基板70与由氮化镓(GaN)所构成的半导体层80之间时，优选以二氧化硅(SiO2)形成该凹凸构造20的至少一部分。由于氮化镓的折射率为约2.5、蓝宝石的折射率为约1.78、二氧化硅的折射率为约1.45，因此通过二氧化硅制作凹凸构造20的凸部或凸部的一部分，从而能够增大与氮化镓之间的折射率差。此外，还可以用氮氧化硅(SiON)形成凹凸构造20的至少一部分。由于氮氧化硅(SiON)当所构成的元素的氧变多时折射率会下降且在氮变多时折射率会变高，因此能够通过氧与氮的比率来控制折射率。并且，用于凹凸构造20的材料需要选择能使半导体层80在基板70上成长的材料。此外，可通过任意方法制造凹凸构造20，例如采用光刻法(lithography)、压印或者蚀刻等半导体制造技术即可。
接着，模拟了衍射面的凹凸构造与光取出效率之间的关系。模拟中使用新思科技公司(Synopsys、Inc)制造的软件DiffractMOD。
可靠性评价
首先，为了评价模拟的可靠性，对无凹凸构造的平坦面(flat)与现有的已知光取出效率最佳的微米级PSS(Patterned Sapphire Substrate)进行了模拟，并对实测值进行了比较。如图10(a)所示，用于实测值的光学组件为由LED芯片101、反射器(reflect)102及树脂塑模103所构成。LED芯片101是使用一边为0.5mm的正方形且其面积为0.25mm2，且厚度为0.15mm。反射器102的表面被实施银镀覆，具有以圆锥台状扩展的孔，在该孔内部配置有LED芯片101，圆锥台的上面(配置有LED芯片101的侧的面)的直径为0.75mm，高度为0.35mm，相对于侧面上面的角度为45度。此外，树脂塑模103如下，以折射率为1.42的树脂覆盖LED芯片101及反射器102，LED芯片的光照射方向使用直径5mm的半球状物。将模拟的结果与实测值示于表1。
表1
平面 μPSS
模拟结果 34.6 52.5
LED评价实测值 35.0 46.8
如表1所示，表示光取出效率与实际做出的构造大致相同的值，确认了该模拟的可靠性。并且，在该实施例中，由于目的是关于无凹凸构造的平坦面及μPSS的评价模拟的可靠性，因此未考虑关于PSS以外的光取出效率的因子，例如在模拟时未考虑芯片尺寸、厚度、树脂塑模的折射率等。
实施例1
首先，模拟了凹凸构造的形状与光取出效率之间的关系。在此，由LED的半导体层或基板所构成的积层部使用一般的模型(model)。此外，衍射面配置于基板(折射率1.78)与半导体层(折射率2.5)的边界，其凹凸构造的形状如下所述。
L&S：做成图8所示的线和空间状，将线的宽度做成周期的40％。
棋盘状(交错相间状)：做成图7(a)所示的三角形的棋盘状。
格子：将图5(b)所示的凹部做成正方形的格子状，将线的宽度做成周期的30％。
此外，将凹凸构造的周期与高度做成相同的大小，模拟了周期从0.3μm至1.0μm为止分别不同0.1μm的8种。
此外，作为比较例，对无凹凸构造的平坦面与现有的已知光取出效率最佳的μPSS进行了模拟。μPSS的凹凸构造以3μm的周期三角配置底面直径为2.7μm、高度为1.6μm的圆锥。凹凸构造的凸部侧壁相对于衍射面的倾斜在实施例及比较例中都是90度。将以上的结果示于表2及图11。
表2
平坦面：光取出效率6.7
μPSS：光取出效率16.2
此外，从表2及图10可知，在凹凸构造的周期及高度为0.5μm以上时，凹凸构造为棋盘状(三角形)、格子(正方形)时，光取出效率比现有的较佳的μPSS的光取出效率更高。尤其，在凹凸构造的形状为格子(正方形)时较佳，高度及周期为0.7μm时，与μPSS相比光取出效率提升了6.2％。此外，即使是线和空间状，虽然不如μPSS，但是还是能够得到一定程度高的光取出效率。然而，线和空间状具有比包括μPSS的其他形状更容易加工的优点。
实施例2
接着，当凹凸构造为线和空间状、棋盘状(三角)、格子(正方形)状时、关于凹凸构造的凸部为由SiO2(折射率1.45)所构成的格子(正方形)，将周期固定于0.5μm，模拟高度为0.3μm至1.0μm为止分别不同0.1μm的8种。其他条件与实施例1相同。将其结果示于表3及图12。
表3
平坦面：光取出效率6.7
μPSS：光取出效率16.2
从表3及图12可知，凹凸构造的凸部为由SiO2所构成的格子(正方形)，即使在凹凸构造的高度为任意高度时，都能够获得最高的光取出效率。此外，在凹凸构造的高度为0.6μm以下时，当凹凸构造为棋盘状、格子(正方形)状时，光取出效率比现有的较佳的μPSS的光取出效率更高。此外，即使是线和空间状，虽然不如μPSS，但是还是能够得到一定程度高的光取出效率。如上所述，线和空间状具有比包括μPSS的其他形状更容易加工的优点。
实施例3
接着，模拟了凹凸构造的凸部侧壁相对于衍射面的倾斜与光取出效率之间的关系。凹凸构造的平面方向的形状为正方格子，周期为0.5μm，高度为0.25μm，在高度的一半(高度0.125μm)的位置处的宽度为0.15μm。而且，如图13所示，对凹凸构造的凸部侧壁相对于衍射面的倾斜在65度至90度的范围分别不同5度的6种进行了模拟。其他条件与实施例1相同。将其结果示于表4及图14。
表4
从表4及图14可知，凹凸构造的角度越大则能够获得越高的光取出效率。
实施例4
接着，模拟了衍射面上的凹凸构造的凹部的宽度S相对于最短周期方向的周期P的比例S/P与光取出效率之间的关系。凹凸构造的平面方向的形状为正方格子状，周期为0.5μm，高度为0.5μm。此外，在将凹凸构造中的相对于最短周期方向的周期P的凹部的宽度作为S时，当比例S/P为50％、60％、70％时的3种进行了模拟。其他条件与实施例1相同。将其结果示于表5及图15。
表5
从表5及图15可知，凹凸构造的S/P越大则能够获得越高的光取出效率。
实施例5
接着，使用图16～图18的照片说明实际做成本发明的凹凸构造的结果。首先，凹凸构造是在蓝宝石基板上涂覆阻剂并使用压印技术形成具有凹凸构造的屏蔽层。接着，使用该屏蔽层对蓝宝石基板进行蚀刻，在蓝宝石基板上以间距1μm的格子状形成上面的一边为300nm的正方形且高度为500nm的凸部。接着，使氮化镓(GaN)成长于该凹凸构造上，做成本发明的凹凸构造。图16是使氮化镓(Gan)成长于已形成于蓝宝石基板的凹凸构造上的中途的平面照片。如图16所示，可知在凹部中选择性地结晶成长有氮化镓(GaN)，在选择性地成长至上面处时发生横向成长。
接着，将以所述方式形成的凹凸构造的截面照片示于图17。可知氮化镓(GaN)完全填充于蓝宝石基板的凹部。此外，凹凸构造以凸部侧壁相对于衍射面倾斜75度～80度的方式形成。
图18(a)是通过阴极发光技术(cathodoluminescence technique)获得的表示以所述方式形成的氮化镓层的位错的平面照片。位错密度为6.1×107cm-2。为了比较，图18(b)中示出在平坦的蓝宝石基板上形成有氮化镓层时的平面照片。此时，位错密度为2.0×108cm-2。即，可知形成于本发明所涉及的凹凸构造上的氮化镓层的位错密度比形成于平坦的蓝宝石基板上的氮化镓层更低。
并且，在本说明书中，虽然已说明了凹凸构造的凸部的倾斜、周期P、凹部的宽度S、凹凸构造的高度等，但是微观下实际的发光元件在衍射面上具有凹凸部，另外，凸部及凹部都发生变形而并不一致。基本上，充分考虑衍射面与凹凸构造的意义来定义凹凸构造的凸部的倾斜、周期P、凹部的宽度S、凹凸构造的高度h，但是在产生疑义时，如以下说明及图19所示地进行测量并定义即可。并且，此时也充分考虑了衍射面及凹凸构造的意义。
(1)通过扫描型电子显微镜(SEM)对用平面切开积层部的截面进行拍摄，该平面包含凹凸构造的最短周期方向的直线。
(2)在考虑衍射面的大致方向的基础上，在截面照片上测量凹凸构造的边界上的点，通过最小平方法计算该点而导出近似直线A。
(3)将近似直线A为基准，测定截面照片的凹凸构造的边界的高度，以近似直线A上的10nm间隔取得该高度的平均，通过直线插补进行平滑化(smoothing)。由此，做成已去除特殊的缺陷及变形的基准凹凸线B。
(4)对于夹着用于测定倾斜的侧壁的基准凹凸线B上的凸部及凹部，决定与近似直线A平行的直线C及直线D，直线C通过以近似直线A为基准的基准凹凸线B的高度的最小值，直线D通过以近似直线A为基准的基准凹凸线B的高度的最大值。将直线C与直线D的间隔作为凹凸构造的高度h。
(5)将直线C的高度作为0，将直线D的高度作为100。之后，决定连接基准凹凸线B的10％高度的点E与90％高度的点F的直线G。将直线G相对于直线C的倾斜作为凸部侧壁相对于衍射面的倾斜θ。
(6)决定平行于直线C的50％高度的直线H，将该直线上的凹部的宽度作为S，将凸部的宽度作为线宽度L，将凹部的宽度S与线宽度L之和作为周期P。

Claims (22)

1.一种发光元件，具备：
积层部，至少积层包含发光层的半导体层；
及衍射面，具有凹凸构造，该凹凸构造形成于所述积层部所包含的层的任意边界，以按照布拉格的衍射条件反射从所述发光层发出的射入光的方式形成，其特征为，
所述凹凸构造形成为，凸部侧壁相对于所述衍射面的倾斜大于75度。
2.根据权利要求1所述的发光元件，其特征为，所述衍射面由所述凹凸构造以格子状排列而形成。
3.根据权利要求2所述的发光元件，其特征为，所述衍射面由所述凹凸构造以多角形的格子状排列而形成。
4.根据权利要求2所述的发光元件，其特征为，所述衍射面由所述凹凸构造以长方形或正方形的格子状排列而形成。
5.根据权利要求2至4中任意1项所述的发光元件，其特征为，所述衍射面具有所述凹凸构造的格子方向不同的多个区域。
6.根据权利要求2至4中任意1项所述的发光元件，其特征为，所述衍射面具有所述凹凸构造的格子方向分别不同相等角度的多个区域。
7.根据权利要求1至6中任意1项所述的发光元件，其特征为，所述衍射面的凹部的宽度S相对于所述凹凸构造的最短周期方向的周期P的比例S/P为60％以上。
8.根据权利要求1所述的发光元件，其特征为，所述衍射面的所述凹凸构造以交错相间状所排列。
9.根据权利要求8所述的发光元件，其特征为，所述衍射面的所述凹凸构造以多角形的交错相间状所排列。
10.根据权利要求8所述的发光元件，其特征为，所述衍射面的所述凹凸构造以长方形或正方形的交错相间状所排列。
11.根据权利要求8至10中任意1项所述的发光元件，其特征为，所述衍射面具有所述凹凸构造的交错相间状的方向不同的多个区域。
12.根据权利要求9或10所述的发光元件，其特征为，所述衍射面具有所述凹凸构造的交错相间状的方向分别不同相等角度的多个区域。
13.根据权利要求1所述的发光元件，其特征为，所述衍射面的所述凹凸构造以线和空间状所排列。
14.根据权利要求13所述的发光元件，其特征为，所述衍射面具有所述凹凸构造的线和空间的方向不同的多个区域。
15.根据权利要求12所述的发光元件，其特征为，所述衍射面具有所述凹凸构造的线和空间的方向分别不同相等角度的多个区域。
16.根据权利要求5、6、11、12、14、15中任意1项所述的发光元件，其特征为，所述衍射面具有所述凹凸构造的方向不同的多个区域，同时排列成所述凹凸构造的方向相同的区域不会连续。
17.根据权利要求1至16中任意1项所述的发光元件，其特征为，所述衍射面的所述凹凸构造的周期为所述射入光的光学波长的1/4倍以上。
18.根据权利要求1至17中任意1项所述的发光元件，其特征为，所述衍射面的所述凹凸构造的周期为所述射入光的光学波长的12倍以下。
19.根据权利要求1至18中任意1项所述的发光元件，其特征为，所述衍射面的所述凹凸构造的高度为0.1μm以上。
20.根据权利要求1至19中任意1项所述的发光元件，其特征为，所述衍射面的所述凹凸构造的高度为1.5μm以下。
21.根据权利要求1至20中任意1项所述的发光元件，其特征为，所述凹凸构造形成于基板与所述半导体层之间，该凹凸构造的至少一部分由所述半导体层与所述凹凸构造的折射率差大于所述基板与所述半导体层的折射率差的材料所构成。
22.根据权利要求1至20中任意1项所述的发光元件，其特征为，所述凹凸构造形成于蓝宝石基板与所述半导体层之间，该凹凸构造的至少一部分由二氧化硅(SiO2)或氮氧化硅(SiON)所构成。
CN201680041849.0A 2015-07-17 2016-07-12 发光元件 Pending CN107851690A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2015-143398 2015-07-17
JP2015143398 2015-07-17
JP2015-195946 2015-10-01
JP2015195946 2015-10-01
PCT/JP2016/070515 WO2017014100A1 (ja) 2015-07-17 2016-07-12 発光素子

Publications (1)

Publication Number Publication Date
CN107851690A true CN107851690A (zh) 2018-03-27

Family

ID=57834009

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680041849.0A Pending CN107851690A (zh) 2015-07-17 2016-07-12 发光元件

Country Status (6)

Country Link
US (1) US20180248076A1 (zh)
EP (1) EP3163634A4 (zh)
JP (1) JPWO2017014100A1 (zh)
CN (1) CN107851690A (zh)
TW (1) TW201712892A (zh)
WO (1) WO2017014100A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018106784A2 (en) 2016-12-07 2018-06-14 Djg Holdings, Llc Preparation of large area signage stack

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1529915A (zh) * 2001-07-24 2004-09-15 日亚化学工业株式会社 具有形成凹凸的基板的半导体发光元件
JP2008113049A (ja) * 2004-06-28 2008-05-15 Matsushita Electric Ind Co Ltd 発光素子
JP2011100839A (ja) * 2009-11-05 2011-05-19 Mitsubishi Chemicals Corp 半導体発光素子
JP2014195069A (ja) * 2013-02-28 2014-10-09 Asahi Kasei E-Materials Corp 半導体発光素子及びその製造方法並びに光学基材

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7161188B2 (en) * 2004-06-28 2007-01-09 Matsushita Electric Industrial Co., Ltd. Semiconductor light emitting element, semiconductor light emitting device, and method for fabricating semiconductor light emitting element
TW200929593A (en) * 2007-12-20 2009-07-01 Nat Univ Tsing Hua Light source with reflective pattern structure
WO2011027679A1 (ja) * 2009-09-07 2011-03-10 エルシード株式会社 半導体発光素子
JP2011146589A (ja) * 2010-01-15 2011-07-28 Stanley Electric Co Ltd 半導体発光素子及びその製造方法
JP5150684B2 (ja) * 2010-07-13 2013-02-20 株式会社東芝 半導体発光素子および半導体発光素子の製造方法
TWI515929B (zh) * 2012-04-24 2016-01-01 新世紀光電股份有限公司 發光角度收斂之圖案化基材及發光二極體元件
BR112015008057A2 (pt) * 2012-10-12 2017-07-04 Asahi Kasei E Mat Corporation substrato óptico, dispositivo emissor de luz semicondutor, e, método de fabricação do mesmo
US20140191243A1 (en) * 2013-01-08 2014-07-10 University Of Florida Research Foundation, Inc. Patterned articles and light emitting devices therefrom
US9793434B2 (en) * 2013-04-16 2017-10-17 El-Seed Corporation LED element and method of manufacturing the same
US9548419B2 (en) * 2014-05-20 2017-01-17 Southern Taiwan University Of Science And Technology Light emitting diode chip having multi microstructure substrate surface
US9899569B2 (en) * 2015-04-23 2018-02-20 Research Cooperation Foundation Of Yeungnam University Patterned substrate for gallium nitride-based light emitting diode and the light emitting diode using the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1529915A (zh) * 2001-07-24 2004-09-15 日亚化学工业株式会社 具有形成凹凸的基板的半导体发光元件
JP2008113049A (ja) * 2004-06-28 2008-05-15 Matsushita Electric Ind Co Ltd 発光素子
JP2011100839A (ja) * 2009-11-05 2011-05-19 Mitsubishi Chemicals Corp 半導体発光素子
JP2014195069A (ja) * 2013-02-28 2014-10-09 Asahi Kasei E-Materials Corp 半導体発光素子及びその製造方法並びに光学基材

Also Published As

Publication number Publication date
TW201712892A (zh) 2017-04-01
US20180248076A1 (en) 2018-08-30
WO2017014100A1 (ja) 2017-01-26
JPWO2017014100A1 (ja) 2018-04-26
EP3163634A1 (en) 2017-05-03
EP3163634A4 (en) 2018-01-17

Similar Documents

Publication Publication Date Title
Zhou et al. Application of patterned sapphire substrate for III-nitride light-emitting diodes
KR101763460B1 (ko) 광학 기판, 반도체 발광 소자 및 반도체 발광 소자의 제조 방법
CN100521267C (zh) 半导体发光元件
JP5283114B2 (ja) パターン形成基板を具備した窒化物半導体発光素子及びその製造方法
CN104603959B (zh) 氮化物半导体发光元件
US20110233581A1 (en) Solid state lighting devices with cellular arrays and associated methods of manufacturing
US8461568B2 (en) Re-emitting semiconductor construction with enhanced extraction efficiency
KR20160037948A (ko) 반도체 발광 소자 및 그 제조 방법
CN104485400A (zh) 一种iii-v族氮化物的外延结构及其生长方法
CN101604718A (zh) 一种侧面倾斜的发光二极管芯片及其制备方法
JP7316610B6 (ja) 深紫外ｌｅｄ及びその製造方法
CN107851690A (zh) 发光元件
US8884311B2 (en) Optoelectronic semiconductor chip and method for producing same
Lee et al. Study of GaN-based light-emitting diodes grown on chemical wet-etching-patterned sapphire substrate with V-shaped pits roughening surfaces
CN101872820B (zh) 具有纳米结构插入层的GaN基LED
TW201010141A (en) Radiation-emitting semiconductor chip
CN203434183U (zh) 一种优化的led图形化衬底及led芯片
Kim et al. Impact of two-floor air prism arrays as an embedded reflector for enhancing the output power of InGaN/GaN light emitting diodes
CN103022302A (zh) 一种经图案优化的led芯片的图形化衬底及led芯片
CN103400911A (zh) 一种led外延片、led芯片、led以及制作方法
Lysak et al. Air-structured embedded mirror for enhancement of light extraction efficiency in vertical light-emitting diodes
Zhang et al. Multiwavelength Emission from InGaN/GaN MQW Truncated Pyramids Grown on a GaN Dodecagonal Pyramid Template
CN217062123U (zh) 一种图形化衬底及具有其的led
KR20110097005A (ko) 질화물 반도체 소자 및 그 제조방법
US20160233382A1 (en) Substrate and Light Emitting Diode

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180327

WD01 Invention patent application deemed withdrawn after publication