CN107845617A - 一种芯片烧结品、子单元、igbt封装模块及制备方法 - Google Patents

一种芯片烧结品、子单元、igbt封装模块及制备方法 Download PDF

Info

Publication number
CN107845617A
CN107845617A CN201710846539.2A CN201710846539A CN107845617A CN 107845617 A CN107845617 A CN 107845617A CN 201710846539 A CN201710846539 A CN 201710846539A CN 107845617 A CN107845617 A CN 107845617A
Authority
CN
China
Prior art keywords
chip
molybdenum sheet
prefabricated
sinter
subelement
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710846539.2A
Other languages
English (en)
Other versions
CN107845617B (zh
Inventor
田丽纷
李现兵
张朋
武伟
林仲康
石浩
张喆
唐新灵
王亮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
State Grid Corp of China SGCC
Electric Power Research Institute of State Grid Shandong Electric Power Co Ltd
Global Energy Interconnection Research Institute
Original Assignee
State Grid Corp of China SGCC
Electric Power Research Institute of State Grid Shandong Electric Power Co Ltd
Global Energy Interconnection Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by State Grid Corp of China SGCC, Electric Power Research Institute of State Grid Shandong Electric Power Co Ltd, Global Energy Interconnection Research Institute filed Critical State Grid Corp of China SGCC
Priority to CN201710846539.2A priority Critical patent/CN107845617B/zh
Publication of CN107845617A publication Critical patent/CN107845617A/zh
Application granted granted Critical
Publication of CN107845617B publication Critical patent/CN107845617B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/2918—Molybdenum [Mo] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H01L2224/83203—Thermocompression bonding, e.g. diffusion bonding, pressure joining, thermocompression welding or solid-state welding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Powder Metallurgy (AREA)
  • Die Bonding (AREA)

Abstract

本发明公开了一种芯片烧结品、子单元、IGBT封装模块及制备方法。该芯片烧结品包括第一钼片和第二钼片以及设置于两者间的芯片，第一钼片和第二钼片中至少一个为预制钼片，预制钼片为表面设置预制纳米银膜的钼片，且芯片中至少一面与预制纳米银膜相接触，通过采用预制纳米银膜能有效提高后续加压烧结过程中纳米银颗粒的分布均匀性，避免“咖啡环效应”，降低了热阻。同时保证由其烧结得到的烧结层中分布均匀的纳米级孔洞，通过这些纳米级孔洞能有效降低芯片和钼片间产生的应力，提高芯片烧结品的剪切强度。采用该芯片烧结品的单元和IGBT封装模块具有低的热阻、高的剪切强度，由预制纳米银膜烧结得到的烧结层致密性高，且分布纳米级孔洞。

Description

一种芯片烧结品、子单元、IGBT封装模块及制备方法
技术领域
本发明属于IGBT封装模块封装技术领域，具体涉及一种芯片烧结品、子单元、IGBT封装模块及制备方法，特别涉及一种采用纳米银膜的芯片烧结品、子单元、压接式IGBT封装模块及其制备方法。
背景技术
IGBT模块作为新一代全控型电力电子器件，经过三十多年的快速发展，已经成为电力电子领域的主流器件，并且随着电压、电流参数的迅速提高，目前已经在工业领域、机车牵引、智能电网等领域迅速推广。
IGBT模块一般分为压接式IGBT模块和焊接型IGBT模块。与传统焊接型IGBT模块相比，压接IGBT模块具有如下优点：1)芯片布局更密集，模块电流密度更高，易于实现大电流；2)大幅减少模块内部引线和焊点，提高了模块整体可靠性；3)失效形式为“失效短路模式”，给出设计冗余条件下，大幅提高系统可靠性；4)压接型IGBT易于串联安装，更适合于高电压装置，在柔性直流输电、直流断路器中具有显著的串联高压优势。基于上述优点，压接IGBT模块将使主电路结构大为简化，控制复杂性大为降低，所需器件减少，装置更加紧凑、重量更轻，可靠性不会随着装置电压风机的提高而明显降低，故其逐渐成为电网中的主流器件，被广泛地应用在柔性直流输电、柔性交流输电、定制电力园区、“全国联网”工程、海上风电接入、光伏接入等工程建设中，如在我国开发的柔性直流输电换流阀和直流断路器中得到了大量应用。
但因压接式IGBT模块是由芯片、钼片和电极等部件进行多层级的叠加而形成的，这样就会造成芯片与钼片、钼片与电极之间存在较大的接触热阻和接触电阻，经测试，多层叠加后的IGBT模块热阻提高了30％左右，从而引发早期失效。为了降低接触热阻和接触电阻，现有技术一般在芯片与钼片间设置热界面层，来降低热阻。比如中国专利文献CN106373954A公开了一种采用纳米银焊膏的烧结式IGBT模块及其制备方法，该技术包括如下步骤：1)采用贴胶带或者钢网控制印刷厚度的方式，控制刮刀压力、刮刀速度、刮刀的尺寸参数和网板参数等操作条件，将纳米银焊膏均匀预涂覆在钼基板表面，然后利用手动贴片机将芯片贴装在焊膏表面；2)将贴好片的待烧结结构放在加热台上保温干燥：从室温升至150℃～180℃，保温10min～15min；得到干燥后的待烧结结构；3)将干燥后的待烧结结构移到已升至烧结温度为260℃～300℃的热压机中烧结，从而制得单芯片烧结连接结构；4)将单芯片烧结连接结构，装入塑料框架中，完成单芯片焊接子模组的组装。通过上述制备方法在一定程度上降低了热阻值。
上述技术中，纳米银焊膏在涂覆过程中易出现涂覆不均匀的现象，同时刮刀压力、刮刀速度、刮刀的尺寸参数和网板参数等操作条件较难选择和控制，这样就会出现焊膏塌陷、焊膏量不足和焊膏偏移等不良现象，造成烧结层出现大孔洞，降低了其致密性和剪切强度。再者焊膏在涂覆过程中存在“咖啡环效应”，也即焊膏中的水分和有机物挥发后，会呈现边缘纳米银颗粒浓度远高于中间浓度的不均匀现象，使得芯片和钼片的实际接触面积减少，这将造成芯片和钼片接触热阻大、芯片不均流现象增强，降低了器件的可靠性。
发明内容
为此，本发明所要解决的现有IGBT模块中热界面层存在致密性差、剪切强度低以及降低热阻能力不足的缺陷，进而提供了一种热界面层致密性好、剪切强度高、降低热阻能力强的芯片烧结品、子单元、IGBT封装模块及制备方法。
为解决上述技术问题，本发明采用的技术方案如下：
本发明所提供的芯片烧结品，包括第一钼片和第二钼片以及设置于两者间的芯片，所述第一钼片和所述第二钼片中至少一个为预制钼片，所述预制钼片为表面设置预制纳米银膜的钼片，且所述芯片中至少一面与所述预制纳米银膜相接触。
进一步地，所述预制钼片为双面设置有预制纳米银膜的钼片。
进一步地，所述第一钼片和所述第二钼片均为预制钼片。
进一步地，所述预制钼片通过将所述预制纳米银膜压制于钼片上而得到的。
进一步地，所述预制纳米银膜的厚度为30～100μm；
所述预制纳米银膜中纳米银的质量分数为70-80％；
所述预制纳米银膜中纳米银的平均直径为10-15nm。
进一步地，所述预制纳米银膜的厚度为30～40μm；
所述预制纳米银膜中纳米银的质量分数为70-75％；
所述预制纳米银膜中纳米银的平均直径为13-15nm。
进一步地，纳米银的纯度在99.9％以上。
另外，本发明还提供了一种芯片子单元，包括上述的芯片烧结品。
进一步地，还包括金属支撑片，与所述第二钼片相接触，用于支撑所述芯片烧结品；
子单元框架，其一端开口，其内设置适于支撑所述金属支撑片的支撑单元；
连接单元，一端与所述芯片上的栅极接触，以保证其与所述栅极的电连通。
此外，本发明还提供了一种IGBT封装模块，包括上述的芯片子单元。
进一步地，还包括管壳，具有上端开口的容置内腔，用于放置所述芯片子单元；
发射极，设置于所述管壳底部的内腔中，所述连接单元的另一端与所述发射极接触，以实现所述栅极与所述发射极的电连通；
若干第一凸台和若干第二凸台，均设置于所述发射极上，所述第一凸台适于插接安装所述芯片子单元，所述第二凸台适于插接安装FRD；
集电极，盖合于所述管壳上端开口上，且与所述上钼片接触。
进一步地，所述第一凸台成阵列排布于所述发射极中间位置，形成第一凸台组；
所述第二凸台靠近所述发射极边缘设置，且环绕所述第一凸台组形成第二凸台组。
再者，本发明还提供了上述芯片烧结品的制备方法，包括如下步骤：
1)将所述预制纳米银膜放置于钼片上，进行一次加压烧结，制得预制钼片；
2)将所述芯片放置于两个所述预制钼片间，或，
将所述芯片放置于所述预制钼片和钼片间，进行二次加压烧结，制得芯片烧结品。
进一步地，步骤1)中，所述一次加压烧结的温度为100-150℃，加压压力为1-5MPa。
进一步地，所述一次加压烧结为从室温以3-8℃/min的升温速率升至100-150℃，并保温5-10min。
进一步地，步骤2)中，所述二次加压烧结的温度为210-300℃，加压压力为10-40MPa。
进一步地，所述二次加压烧结为从室温以3-8℃/min的升温速率升至210-300℃，并保温15-60min。
需要说明的是，本发明是先直接制得纳米银膜，得到预制纳米银膜，该预制纳米银膜完全不同于中国专利文献CN106373954A中采用纳米焊膏经烧结得到的热界面层。本发明的预制纳米银膜可以在烧结过程中提高纳米银颗粒分布均匀，提高芯片均流特性。
与现有技术相比，本发明具有如下有益效果：
(1)本发明所提供的芯片烧结品，首次实现了在钼片上设置预制纳米银膜，制得预制钼片，且使芯片中至少一面与预制纳米银膜相接触，所谓预制纳米银膜，不是在制备过程中形成的纳米银膜而是事先准备好的成品完整纳米银膜，此时纳米银膜以完整的独立膜体整体得设置于钼片上，而非现有技术中所采用的利用刮刀等涂覆的形式实现银膜的覆盖，通过本发明的设置，采用预制的纳米银膜能有效提高后续加压烧结过程中纳米银颗粒的分布均匀性，避免“咖啡环效应”，降低了热阻。同时保证了由预制纳米银膜烧结得到的烧结层中分布均匀的纳米级孔洞，通过这些纳米级孔洞能有效降低芯片和钼片间产生的应力，提高芯片烧结品的剪切强度。
(2)本发明所提供的芯片烧结品的制备方法，首先将预制纳米银膜放置于钼片上，进行一次加压烧结，制得预制钼片；再将所述芯片放置于两个所述预制钼片间，或，将所述芯片放置于所述预制钼片和钼片间，进行二次加压烧结，制得芯片烧结品。上述制备方法中，通过一次加压烧结，一则：将预制纳米银膜转移至钼片上，增强两者间紧密接触程度；二则提高了纳米银颗粒在预制纳米银膜中的分散程度，降低了其与其它部件之间的热阻。再通过二次加压烧结，使芯片与预制纳米银膜紧密接触，更重要地是与一次加压烧结相配合，优化纳米银颗粒分散程度，在提高其致密性的同时保证由预制纳米银膜烧结得到的烧结层中分布均匀的纳米级孔洞，通过这些纳米级孔洞能有效降低芯片和钼片间产生的应力，提高芯片烧结品的剪切强度。
(3)本发明所提供的芯片烧结品的制备方法，优化了预制纳米银膜的厚度、纳米银的质量分数和纳米银的平均直径，使三者间相互配合，避免纳米银团聚，保证了纳米银颗粒在预制纳米银膜中的分散程度，提高了其致密性。同时，还可维持纳米银表面合适的表面活性，在两次加压烧结过程中，利于提高纳米银分散性、烧结层的致密性并保证其内存在分布均匀的纳米级孔洞。
(4)本发明所提供的芯片烧结品的制备方法，优化了两次加压烧结的参数，使其与预制纳米银膜参数相匹配，降低了芯片烧结品的热阻，提高了烧结品的剪切强度和烧结层的致密性。该制备方法可应用于硅基压接IGBT封装模块封装技术中，可用于≥10×10mm的大面积芯片连接试验中，特别是在电网用超大功率压接IGBT模块制造方面，推进了大功率压接IGBT模块封装技术的进步。
(5)本发明所提供的IGBT封装模块，采用上述芯片烧结品。经测试，与未添加纳米银膜的压接式IGBT模块相比，本发明中压接式IGBT模块中烧结层的致密度在85％-90％，剪切强度≥39MPa，热阻降低30％以上。与中国专利文献CN106373954A中采用的纳米银焊膏得到的压接式IGBT模块相比，本发明中压接式IGBT模块中，烧结层的致密性提高34％以上，剪切强度提高了30-50％，热阻降低了12％以上。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例中IGBT封装模块的结构示意图；
图2为本发明实施例中IGBT封装模块内部凸台分布示意图；
图3为本发明实施例中芯片子单元的组装示意图；
图4为本发明实施例中上钼片-预制纳米银膜的结构示意图；
图5为本发明实施例中芯片烧结品的结构示意图；
图6为本发明实施例中芯片子单元在凸台上的组装示意图；
图7为本发明实施例中由预制纳米银膜烧结得到的烧结层的剖面SEM图；
图8为图7中A处的放大的剖面SEM图；
附图标记说明：
1-第一电极法兰；2-陶瓷壳体；3-子单元框架；4-第二电极法兰；5-集电极；6-上钼片；7-芯片；8-下钼片；9-银片；10-发射极；11-FRD凸台；12-IGBT凸台；13-弹簧探针；14-预制纳米银膜；15-芯片子单元。
具体实施方式
为了更好地说明本发明的目的、技术方案和优点，下面将结合具体实施例对本发明做进一步描述。本发明可以以许多不同的形式实施，而不应该被理解为限于在此阐述的实施例。相反，提供这些实施例，使得本公开将是彻底和完整的，并且将把本发明的构思充分传达给本领域技术人员，本发明将仅由权利要求来限定。
在本发明的描述中，需要说明的是，术语“中心”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
IGBT封装模块的制备过程中，加压烧结过程中可采用生产厂家为boschman的型号为Auto-F-XL-HC的加压烧结设备。
芯片烧结品：
实施例1
本实施例提供了一种芯片烧结品，包括第一钼片和第二钼片以及设置于两者间的芯片7，所述第一钼片和所述第二钼片中至少一个为预制钼片，所述预制钼片为表面设置预制纳米银膜14的钼片，且所述芯片7中至少一面与所述预制纳米银膜14相接触。
在本实施例中，第一钼片为预制钼片，也即将预制纳米银膜14压制于上钼片6上而得到，第二钼片为非预制钼片，也即下钼片8；在另一实施例中，第一钼片和第二钼片均为预制钼片。
上述芯片烧结品中，通过采用预制纳米银膜能有效提高后续加压烧结过程中纳米银颗粒的分布均匀性，避免“咖啡环效应”，降低了热阻。同时保证由预制纳米银膜烧结得到的烧结层中分布均匀的纳米级孔洞，通过这些纳米级孔洞能有效降低芯片和钼片间产生的应力，提高芯片烧结品的剪切强度。
作为优选的实施方式，预制钼片为双面设置有预制纳米银膜14的钼片，这样可有效降低热阻、提高剪切强度和致密性。
为了降低热阻、提高剪切强度和致密性，预制纳米银膜的厚度为30～100μm；
所述预制纳米银膜14中纳米银的质量分数为70-80％；
所述预制纳米银膜14中纳米银的平均直径为10-15nm。
优选地，所述预制纳米银膜14的厚度为30～40μm；
所述预制纳米银膜14中纳米银的质量分数为70-75％；
所述预制纳米银膜14中纳米银的平均直径为13-15nm。
进一步地，所述预制纳米银膜14中纳米银的平均直径为13-15nm。
芯片子单元：
实施例2
本实施例提供了一种芯片子单元15，如图3所示，包括实施例1中的芯片烧结品；
金属支撑片，与下钼片8相接触，用于支撑芯片烧结品；在本实施例中，金属支撑片为银片9；
子单元框架3，其一端开口，其内设置适于支撑所述金属支撑片的支撑单元；在本实施例中，支撑单元具体可为在子单元框架3靠近开口的内周壁上设置凹槽，该凹槽适于金属支撑片通过开口卡在其上，子单元框架3采用PEAK材质；在另一实施例中，支撑单元具体可为设置于子单元框架3内壁上的若干支撑轴，该支撑轴垂直于内壁延伸，金属支撑片可放置于支撑轴上；
连接单元，一端与所述芯片上的栅极接触，以保证其与所述栅极的电连通；在本实施例中，连接单元包括贯穿子单元框架3的通孔，设置于通孔内的弹簧顶针13，且弹簧顶针13的顶端顶在芯片7的栅极上；在本实施例中，为了实现弹簧顶针13的顶端顶在芯片7上，在金属支撑片和下钼片8上均开设与通孔相对应的缺口，以便弹簧顶针13顶端通过缺口顶在芯片7的栅极上，进而实现机械接触。
IGBT封装模块：
实施例3
本实施例提供了一种IGBT封装模块，如图6所示，包括实施例2中的芯片子单元；
管壳，具有上端开口的容置内腔，用于放置芯片子单元15；在本实施例中，管壳为陶瓷壳体2；
发射极10，设置于管壳底部的内腔中，所述连接单元的另一端与所述发射极10接触，以实现所述栅极与所述发射极10的电连通；在本实施例中，发射极为PCB板，弹簧顶针13与其顶端相对的一端与PCB板接触；
若干第一凸台和若干第二凸台，均设置于所述发射极10上，所述第一凸台适于插接安装所述芯片子单元，所述第二凸台适于插接安装FRD；在本实施例中，第一凸台为IGBT凸台12和第二凸台为FRD凸台11；
进一步地，所述第一凸台成阵列排布于所述发射极10中间位置，形成第一凸台组；
所述第二凸台靠近所述发射极10边缘设置，且环绕所述第一凸台组形成第二凸台组；
集电极5，盖合于管壳上端开口上，且与上钼片6接触；
第一电级法兰1，盖合于集电极5上，用于固定集电极5；
第二电级法兰4，盖合于管壳底部。
IGBT封装模块的制备：
实施例4
本实施例提供了一种压接式IGBT封装模块及其制备方法，该压接式IGBT封装模块的制备方法，包括如下步骤：
1)制备实施例1中的芯片烧结品：
1-1)准备原料：
采用上钼片6和下钼片7的尺寸为13.6mm×13.6mm，其烧结面镀层为Ni/Ag；
采用预制纳米银膜14作为烧结材料，其厚度为30μm、纳米银的质量分数为75％、纳米银的平均直径为13nm；
采用的芯片7为压接模块自主设计的加厚芯片，相应规格如下：3300V、50A；尺寸为13.5mm×13.5mm×0.57mm，芯片正面镀铝，背面镀层为Al/Ti/Ni/Ag；
1-2)制备上钼片-预制纳米银膜：
将预制纳米银膜14放置于上钼片6上，以3℃/min从室温升至110℃，加压4MPa，保温5min，进行一次加压烧结，使预制纳米银膜14转移至上钼片6上，制得上钼片-预制纳米银膜(如图4所示)；
1-3)制备上钼片-预制纳米银膜-芯片-下钼片：
在上钼片-预制纳米银膜的预制纳米银膜14上加上芯片7，相应的结构图如图5所示；再在芯片7上加上下钼片8，进行二次加压烧结，相应的烧结参数如下：以3℃/min从室温升至220℃，加压30Mpa，保温15min，制得上钼片-预制纳米银膜-芯片-下钼片，也即芯片烧结品；
由预制纳米银膜烧结得到的烧结层的剖面SEM图如图7和8所示，从图7和8可得知：烧结层内存在分布均匀的纳米级孔洞，纳米级孔洞的平均尺寸在100-500nm；
2)制备实施例2中的芯片子单元15：
将金属支撑片通过子单元框架3上端开口卡在凹槽上；再将芯片烧结品放置于金属支撑片上，下钼片8与金属支撑片相接触；最后，弹簧顶针13的顶端顶在芯片7的栅极上，上钼片6盖合在子单元框架3开口上；
3)制备实施例3中的IGBT封装模块：
将上述芯片子单元分别组装于IGBT凸台上(如图2所示)，形成子单元模组；再将3300V、100A的FRD组装于FRD凸台上，形成FRD子模组，作为连接芯片，其尺寸为13.5mm×13.5mm×0.41mm，FRD子模组没有弹簧顶针，其相应的子单元框架无弹簧顶针孔、相应的下钼片和凸台均无缺角；最后，盖上集电极，形成图1中所示IGBT封装模块，进行压焊，相应的压焊条件如下：针对型号为3300V/1000A的管壳，控制真空度为-90KPa，压力45KPa，焊接压力25MPa，制得IGBT封装模块。上述IGBT封装模块各个结构间属于机械接触。
实施例5
本实施例提供了一种压接式IGBT封装模块及其制备方法，该压接式IGBT封装模块的制备方法，包括如下步骤：
1)制备实施例1中的芯片烧结品：
1-1)准备原料：
采用上钼片6和下钼片7的尺寸为13.6mm×13.6mm，其烧结面镀层为Ni/Ag；
采用预制纳米银膜14作为烧结材料，其厚度为40μm、纳米银的质量分数为70％、纳米银的平均直径为15nm；
采用的芯片7为压接模块自主设计的加厚芯片，相应规格如下：3300V、50A；尺寸为13.5mm×13.5mm×0.57mm，芯片正面镀铝，背面镀层为Al/Ti/Ni/Ag；
1-2)制备上钼片-预制纳米银膜：
将预制纳米银膜14放置于上钼片6上，以8℃/min从室温升至120℃，加压3MPa，保温10min，进行一次加压烧结，使预制纳米银膜14转移至上钼片6上，制得上钼片-预制纳米银膜(如图4所示)；
1-3)制备上钼片-预制纳米银膜-芯片-下钼片：
在上钼片-预制纳米银膜的预制纳米银膜14上加上芯片7，相应的结构图如图5所示；再在芯片7上加上下钼片8，进行二次加压烧结，相应的烧结参数如下：以8℃/min从室温升至120℃，加压3MPa，保温10min，制得上钼片-预制纳米银膜-芯片-下钼片，也即芯片烧结品；
2)制备实施例2中的芯片子单元15：
将金属支撑片通过子单元框架3上端开口卡在凹槽上；再将芯片烧结品放置于金属支撑片上，下钼片8与金属支撑片相接触；最后，弹簧顶针13的顶端顶在芯片7的栅极上，上钼片6盖合在子单元框架3开口上；
3)制备实施例3中的IGBT封装模块：
将上述芯片子单元分别组装于IGBT凸台上(如图2所示)，形成子单元模组；再将3300V、100A的FRD组装于FRD凸台上，形成FRD子模组，作为作为连接芯片，其尺寸为13.5mm×13.5mm×0.41mm，FRD子模组没有弹簧顶针，其相应的子单元框架无弹簧顶针孔、相应的下钼片和凸台均无缺角；最后，盖上集电极，形成图1中所示IGBT封装模块，进行压焊，相应的压焊条件如下：针对型号为3300V/1500A的管壳，控制真空度为-90KPa，压力45KPa，焊接压力25MPa，制得IGBT封装模块。
实施例6
本实施例提供了一种压接式IGBT封装模块及其制备方法，该压接式IGBT封装模块的制备方法，包括如下步骤：
1)制备实施例1中的芯片烧结品：
1-1)准备原料：
采用上钼片6和下钼片7的尺寸为13.6mm×13.6mm，其烧结面镀层为Ni/Ag；
采用预制纳米银膜14作为烧结材料，其厚度为60μm、纳米银的质量分数为80％、纳米银的平均直径为10nm；
采用的芯片7为压接模块自主设计的加厚芯片，相应规格如下：3300V、50A；尺寸为13.5mm×13.5mm×0.57mm，芯片正面镀铝，背面镀层为Al/Ti/Ni/Ag；
1-2)制备上钼片-预制纳米银膜：
将预制纳米银膜14放置于上钼片6上，以3℃/min从室温升至110℃，加压4MPa，保温5min，进行一次加压烧结，使预制纳米银膜14转移至上钼片6上，制得上钼片-预制纳米银膜(如图4所示)；
1-3)制备上钼片-预制纳米银膜-芯片-下钼片：
在上钼片-预制纳米银膜的预制纳米银膜14上加上芯片7，相应的结构图如图5所示；再在芯片7上加上下钼片8，进行二次加压烧结，相应的烧结参数如下：以3℃/min从室温升至220℃，加压30Mpa，保温15min，制得上钼片-预制纳米银膜-芯片-下钼片，也即芯片烧结品；
2)制备实施例2中的芯片子单元15：
将金属支撑片通过子单元框架3上端开口卡在凹槽上；再将芯片烧结品放置于金属支撑片上，下钼片8与金属支撑片相接触；最后，弹簧顶针13的顶端顶在芯片7的栅极上，上钼片6盖合在子单元框架3开口上；
3)制备实施例3中的IGBT封装模块：
将上述芯片子单元分别组装于IGBT凸台上(如图2所示)，形成子单元模组；再将3300V、100A的FRD组装于FRD凸台上，形成FRD子模组，作为作为连接芯片，其尺寸为13.5mm×13.5mm×0.41mm，FRD子模组没有弹簧顶针，其相应的子单元框架无弹簧顶针孔、相应的下钼片和凸台均无缺角；最后，盖上集电极，形成图1中所示IGBT封装模块，进行压焊，相应的压焊条件如下：针对型号为3300V/1000A的管壳，控制真空度为-90KPa，压力45KPa，焊接压力25MPa，制得IGBT封装模块。
实施例7
本实施例提供了一种压接式IGBT封装模块及其制备方法，该压接式IGBT封装模块的制备方法，包括如下步骤：
1)制备实施例1中的芯片烧结品：
1-1)准备原料：
采用上钼片6和下钼片7的尺寸为13.6mm×13.6mm，其烧结面镀层为Ni/Ag；
采用预制纳米银膜14作为烧结材料，其厚度为40μm、纳米银的质量分数为70％、纳米银的平均直径为15nm；
采用的芯片7为压接模块自主设计的加厚芯片，相应规格如下：3300V、50A；尺寸为13.5mm×13.5mm×0.57mm，芯片正面镀铝，背面镀层为Al/Ti/Ni/Ag；
1-2)制备上钼片-预制纳米银膜：
将预制纳米银膜14放置于上钼片6上，以8℃/min从室温升至150℃，加压1MPa，保温8min，进行一次加压烧结，使预制纳米银膜14转移至上钼片6上，制得上钼片-预制纳米银膜(如图4所示)；
1-3)制备上钼片-预制纳米银膜-芯片-下钼片：
在上钼片-预制纳米银膜的预制纳米银膜14上加上芯片7，相应的结构图如图5所示；再在芯片7上加上下钼片8，进行二次加压烧结，相应的烧结参数如下：以8℃/min从室温升至240℃，加压20Mpa，保温60min，制得上钼片-预制纳米银膜-芯片-下钼片，也即芯片烧结品；
2)制备实施例2中的芯片子单元15：
将金属支撑片通过子单元框架3上端开口卡在凹槽上；再将芯片烧结品放置于金属支撑片上，下钼片8与金属支撑片相接触；最后，弹簧顶针13的顶端顶在芯片7的栅极上，上钼片6盖合在子单元框架3开口上；
3)制备实施例3中的IGBT封装模块：
将上述芯片子单元分别组装于IGBT凸台上(如图2所示)，形成子单元模组；再将3300V、100A的FRD组装于FRD凸台上，形成FRD子模组，作为作为连接芯片，其尺寸为13.5mm×13.5mm×0.41mm，FRD子模组没有弹簧顶针，其相应的子单元框架无弹簧顶针孔、相应的下钼片和凸台均无缺角；最后，盖上集电极，形成图1中所示IGBT封装模块，进行压焊，相应的压焊条件如下：针对型号为3300V/1500A的管壳，控制真空度为-90KPa，压力45KPa，焊接压力20MPa，制得IGBT封装模块。上述IGBT封装模块各个结构间属于机械接触。
实施例8
本实施例提供了一种压接式IGBT封装模块及其制备方法，该压接式IGBT封装模块的制备方法，包括如下步骤：
1)制备实施例1中的芯片烧结品：
1-1)准备原料：
采用上钼片6和下钼片7的尺寸为13.6mm×13.6mm，其烧结面镀层为Ni/Ag；
采用预制纳米银膜14作为烧结材料，其厚度为80μm、纳米银的质量分数为70％、纳米银的平均直径为10nm；
采用的芯片7为压接模块自主设计的加厚芯片，相应规格如下：3300V、50A；尺寸为13.5mm×13.5mm×0.57mm，芯片正面镀铝，背面镀层为Al/Ti/Ni/Ag；
1-2)制备上钼片-预制纳米银膜：
将预制纳米银膜14放置于上钼片6上，以5℃/min从室温升至130℃，加压2MPa，保温7min，进行一次加压烧结，使预制纳米银膜14转移至上钼片6上，制得上钼片-预制纳米银膜(如图4所示)；
1-3)制备上钼片-预制纳米银膜-芯片-下钼片：
在上钼片-预制纳米银膜的预制纳米银膜14上加上芯片7，相应的结构图如图5所示；再在芯片7上加上下钼片8，进行二次加压烧结，相应的烧结参数如下：以6℃/min从室温升至300℃，加压10Mpa，保温60min，制得上钼片-预制纳米银膜-芯片-下钼片，也即芯片烧结品；
2)制备实施例2中的芯片子单元15：
将金属支撑片通过子单元框架3上端开口卡在凹槽上；再将芯片烧结品放置于金属支撑片上，下钼片8与金属支撑片相接触；最后，弹簧顶针13的顶端顶在芯片7的栅极上，上钼片6盖合在子单元框架3开口上；
3)制备实施例3中的IGBT封装模块：
将上述芯片子单元分别组装于IGBT凸台上(如图2所示)，形成子单元模组；再将3300V、100A的FRD组装于FRD凸台上，形成FRD子模组，作为作为连接芯片，其尺寸为13.5mm×13.5mm×0.41mm，FRD子模组没有弹簧顶针，其相应的子单元框架无弹簧顶针孔、相应的下钼片和凸台均无缺角；最后，盖上集电极，形成图1中所示IGBT封装模块，进行压焊，相应的压焊条件如下：针对型号为3300V/1000A的管壳，控制真空度为-90KPa，压力45KPa，焊接压力25MPa，制得IGBT封装模块。上述IGBT封装模块各个结构间属于机械接触。
实施例9
本实施例提供了一种压接式IGBT封装模块及其制备方法，该压接式IGBT封装模块的制备方法，包括如下步骤：
1)制备实施例1中的芯片烧结品：
1-1)准备原料：
采用上钼片6和下钼片7的尺寸为13.6mm×13.6mm，其烧结面镀层为Ni/Ag；
采用预制纳米银膜14作为烧结材料，其厚度为100μm、纳米银的质量分数为75％、纳米银的平均直径为12nm；
采用的芯片7为压接模块自主设计的加厚芯片，相应规格如下：3300V、50A；尺寸为13.5mm×13.5mm×0.57mm，芯片正面镀铝，背面镀层为Al/Ti/Ni/Ag；
1-2)制备上钼片-预制纳米银膜：
将预制纳米银膜14放置于上钼片6上，以5℃/min从室温升至150℃，加压1MPa，保温5min，进行一次加压烧结，使预制纳米银膜14转移至上钼片6上，制得上钼片-预制纳米银膜(如图4所示)；
1-3)制备上钼片-预制纳米银膜-芯片-下钼片：
在上钼片-预制纳米银膜的预制纳米银膜14上加上芯片7，相应的结构图如图5所示；再在芯片7上加上下钼片8，进行二次加压烧结，相应的烧结参数如下：以4℃/min从室温升至270℃，加压40Mpa，保温15min，制得上钼片-预制纳米银膜-芯片-下钼片，也即芯片烧结品；
2)制备实施例2中的芯片子单元15：
将金属支撑片通过子单元框架3上端开口卡在凹槽上；再将芯片烧结品放置于金属支撑片上，下钼片8与金属支撑片相接触；最后，弹簧顶针13的顶端顶在芯片7的栅极上，上钼片6盖合在子单元框架3开口上；
3)制备实施例3中的IGBT封装模块：
将上述芯片子单元分别组装于IGBT凸台上(如图2所示)，形成子单元模组；再将3300V、100A的FRD组装于FRD凸台上，形成FRD子模组，作为作为连接芯片，其尺寸为13.5mm×13.5mm×0.41mm，FRD子模组没有弹簧顶针，其相应的子单元框架无弹簧顶针孔、相应的下钼片和凸台均无缺角；最后，盖上集电极，形成图1中所示IGBT封装模块，进行压焊，相应的压焊条件如下：针对型号为3300V/1000A的管壳，控制真空度为-90KPa，压力40KPa，焊接压力25MPa，制得IGBT封装模块。上述IGBT封装模块各个结构间属于机械接触。
实施例10
本实施例提供了一种压接式IGBT封装模块及其制备方法，该压接式IGBT封装模块的制备方法，包括如下步骤：
1)制备实施例1中的芯片烧结品：
1-1)准备原料：
采用上钼片6和下钼片7的尺寸为13.6mm×13.6mm，其烧结面镀层为Ni/Ag；
采用预制纳米银膜14作为烧结材料，其厚度为30μm、纳米银的质量分数为75％、纳米银的平均直径为13nm；
采用的芯片7为压接模块自主设计的加厚芯片，相应规格如下：3300V、50A；尺寸为13.5mm×13.5mm×0.57mm，芯片正面镀银，背面镀层为Al/Ti/Ni/Ag；
1-2)制备上钼片-预制纳米银膜和下钼片-预制纳米银膜：
将预制纳米银膜14放置于上钼片6上，将预制纳米银膜14放置于下钼片上，以3℃/min从室温升至110℃，加压4MPa，保温5min，进行一次加压烧结，使预制纳米银膜14转移至上钼片6上，制得上钼片-预制纳米银膜和下钼片-预制纳米银膜；
1-3)制备上钼片-预制纳米银膜-芯片-预制纳米银膜-下钼片：
在上钼片-预制纳米银膜的预制纳米银膜14上加上芯片7，相应的结构图如图5所示；再在芯片7上加上预制纳米银膜-下钼片，进行二次加压烧结，相应的烧结参数如下：以3℃/min从室温升至220℃，加压30Mpa，保温15min，制得上钼片-预制纳米银膜-芯片-预制纳米银膜-下钼片，也即芯片烧结品；
2)制备实施例2中的芯片子单元15：
将金属支撑片通过子单元框架3上端开口卡在凹槽上；再将芯片烧结品放置于金属支撑片上，下钼片8与金属支撑片相接触；最后，弹簧顶针13的顶端顶在芯片7的栅极上，上钼片6盖合在子单元框架3开口上；
3)制备实施例3中的IGBT封装模块：
将上述芯片子单元分别组装于IGBT凸台上(如图2所示)，形成子单元模组；再将3300V、100A的FRD组装于FRD凸台上，形成FRD子模组，作为作为连接芯片，其尺寸为13.5mm×13.5mm×0.41mm，FRD子模组没有弹簧顶针，其相应的子单元框架无弹簧顶针孔、相应的下钼片和凸台均无缺角；最后，盖上集电极，形成双面IGBT封装模块，进行压焊，相应的压焊条件如下：针对型号为3300V/1000A的管壳，控制真空度为-90KPa，压力45KPa，焊接压力25MPa，制得IGBT封装模块。
对比例1
本对比例提供了一种压接式IGBT封装模块及其制备方法，该压接式IGBT封装模块的制备方法，包括如下步骤：
1)制备实施例1中的芯片烧结品：
1-1)准备原料：
采用上钼片6和下钼片7的尺寸为13.6mm×13.6mm，其烧结面镀层为Ni/Ag；
采用预制纳米银膜14作为烧结材料，其厚度为30μm、纳米银的质量分数为75％、纳米银的平均直径为13nm；
采用的芯片7为压接模块自主设计的加厚芯片，相应规格如下：3300V、50A；尺寸为13.5mm×13.5mm×0.57mm，芯片正面镀铝，背面镀层为Al/Ti/Ni/Ag；
1-2)制备上钼片-预制纳米银膜：
将预制纳米银膜14放置于上钼片6上，以3℃/min从室温升至110℃，保温5min，进行一次烧结，使预制纳米银膜14转移至上钼片6上，制得上钼片-预制纳米银膜；
1-3)制备上钼片-预制纳米银膜-芯片-下钼片：
在上钼片-预制纳米银膜的预制纳米银膜14上加上芯片7，再在芯片7上加上下钼片8，进行二次加压烧结，相应的烧结参数如下：以3℃/min从室温升至220℃，加压30Mpa，保温15min，制得上钼片-预制纳米银膜-芯片-下钼片，也即芯片烧结品；
2)制备实施例2中的芯片子单元15：
将金属支撑片通过子单元框架3上端开口卡在凹槽上；再将芯片烧结品放置于金属支撑片上，下钼片8与金属支撑片相接触；最后，弹簧顶针13的顶端顶在芯片7的栅极上，上钼片6盖合在子单元框架3开口上；
3)制备实施例3中的IGBT封装模块：
将上述芯片子单元分别组装于IGBT凸台上，形成子单元模组；再将3300V、100A的FRD组装于FRD凸台上，形成FRD子模组，作为作为连接芯片，其尺寸为13.5mm×13.5mm×0.41mm，FRD子模组没有弹簧顶针，其相应的子单元框架无弹簧顶针孔、相应的下钼片和凸台均无缺角；最后，盖上集电极，进行压焊，相应的压焊条件如下：针对型号为3300V/1000A的管壳，控制真空度为-90KPa，压力45KPa，焊接压力25MPa，制得IGBT封装模块。
对比例2
本对比例提供了一种压接式IGBT封装模块及其制备方法，该压接式IGBT封装模块的制备方法，包括如下步骤：
1)制备实施例1中的芯片烧结品：
1-1)准备原料：
采用上钼片6和下钼片7的尺寸为13.6mm×13.6mm，其烧结面镀层为Ni/Ag；
采用中国专利文献CN106373954A中的纳米银焊膏作为烧结材料，其厚度为50μm、纳米银的质量分数为85％、纳米银的平均直径为50nm；
采用的芯片7为压接模块自主设计的加厚芯片，相应规格如下：3300V、50A；尺寸为13.5mm×13.5mm×0.57mm，芯片正面镀铝，背面镀层为Al/Ti/Ni/Ag；
1-2)制备上钼片-烧结层：
将纳米银焊膏涂覆于上钼片上，以3℃/min从室温升至110℃，加压4MPa，保温5min，进行一次加压烧结，使得纳米银焊膏在上钼片上形成烧结层，制得上钼片-烧结层；
1-3)制备上钼片-烧结层-芯片-下钼片：
在上钼片-烧结层的烧结层上加上芯片7；再在芯片7上加上下钼片8，进行二次加压烧结，相应的烧结参数如下：以3℃/min从室温升至220℃，加压30Mpa，保温15min，制得上钼片-烧结层-芯片-下钼片；
2)制备芯片子单元：
将金属支撑片通过子单元框架3上端开口卡在凹槽上；再将芯片烧结品放置于金属支撑片上，下钼片8与金属支撑片相接触；最后，弹簧顶针13的顶端顶在芯片7的栅极上，上钼片6盖合在子单元框架3开口上；
3)制备IGBT封装模块：
将上述芯片子单元分别组装于IGBT凸台上，形成子单元模组；再将3300V、100A的FRD组装于FRD凸台上，形成FRD子模组，作为作为连接芯片，其尺寸为13.5mm×13.5mm×0.41mm，FRD子模组没有弹簧顶针，其相应的子单元框架无弹簧顶针孔、相应的下钼片和凸台均无缺角；最后，盖上集电极，形成IGBT封装模块，进行压焊，相应的压焊条件如下：针对型号为3300V/1000A的管壳，控制真空度为-90KPa，压力45KPa，焊接压力25MPa，制得IGBT封装模块。
对比例3
本对比例提供了烧结式IGBT模块，该烧结式IGBT模块的制备方法采用中国专利文献CN106373954 A中的实施例中的方法制得，且单芯片烧结连接结构制作条件采用其中的(a)。
对比例4
本对比例提供了烧结式IGBT模块，该烧结式IGBT模块的制备方法采用中国专利文献CN106373954 A中的实施例中的方法制得，且单芯片烧结连接结构制作条件采用其中的(b)。
对比例5
本对比例提供了烧结式IGBT模块，该烧结式IGBT模块的制备方法采用中国专利文献CN106373954 A中的实施例中的方法制得，且单芯片烧结连接结构制作条件采用其中的(c)。
对比例6
本对比例提供了一种烧结式IGBT封装模块及其制备方法，该IGBT封装模块的制备方法，包括如下步骤：
将金属支撑片通过子单元框架上端开口卡在凹槽上；再将下钼片、芯片和上钼片依次放置于金属支撑片上，下钼片与金属支撑片相接触；最后，弹簧顶针13的顶端顶在芯片7的栅极上，上钼片6盖合在子单元框架3开口上，形成芯片子单元；
将上述芯片子单元分别组装于IGBT凸台上，形成子单元模组；再将3300V、100A的FRD组装于FRD凸台上，形成FRD子模组，作为作为连接芯片，其尺寸为13.5mm×13.5mm×0.41mm，FRD子模组没有弹簧顶针，其相应的子单元框架无弹簧顶针孔、相应的下钼片和凸台均无缺角；最后，盖上集电极，形成IGBT封装模块，进行压焊，相应的压焊条件如下：针对型号为3300V/1000A的管壳，控制真空度为-90KPa，压力45KPa，焊接压力25MPa，制得IGBT封装模块。
试验例1
对上述各实施例4-10和对比例1-6中所制得的IGBT封装模块的剪切强度进行测试，测试结果如下表1所示：
表1、IGBT封装模块的剪切强度
从表1可得知：本发明制得的IGBT封装模块的剪切强度高达45MPa，远远大于对比例中IGBT封装模块的剪切强度，表明烧结层中分布均匀的纳米级孔洞能有效降低芯片和上钼片间产生的应力，提高芯片烧结品的剪切强度，进而提高IGBT模块的剪切强度。
试验例2
以对比例6中IGBT封装模块的热阻为基准，测定实施例4-10和对比例1-5中所制得的IGBT封装模块相对其的热阻降低值，相应的测定结果如下表2所示：
表2、IGBT封装模块的热阻降低值
从表2可得知：本发明制得的IGBT封装模块的整体热阻明显降低，这源于纳米银颗粒分散均匀，烧结层致密性合适和烧结层与其它层接触紧密。
试验例3
对上述各实施例4-10和对比例1-6中所制得的IGBT封装模块中烧结层的致密性进行测试，相应的测试结果如下表3所示：
表3、IGBT封装模块中烧结层的致密性
从表3可得知：本发明制得的IGBT封装模块中烧结层的致密性较高，能有效降低热阻。同时分布均匀的纳米级孔洞，提高了IGBT封装模块的剪切强度。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。

Claims (16)

1.一种芯片烧结品，包括第一钼片和第二钼片以及设置于两者间的芯片，其特征在于，
所述第一钼片和所述第二钼片中至少一个为预制钼片，所述预制钼片为表面设置预制纳米银膜的钼片，且所述芯片中至少一面与所述预制纳米银膜相接触。
2.根据权利要求1所述的芯片烧结品，其特征在于，所述预制钼片为双面设置有预制纳米银膜的钼片。
3.根据权利要求1或2所述的芯片烧结品，其特征在于，所述第一钼片和所述第二钼片均为预制钼片。
4.根据权利要求1-3中任一项所述的芯片烧结品，其特征在于，所述预制钼片通过将所述预制纳米银膜压制于钼片上而得到的。
5.根据权利要求1-4中任一项所述的芯片烧结品，其特征在于，所述预制纳米银膜的厚度为30～100μm；
所述预制纳米银膜中纳米银的质量分数为70-80％；
所述预制纳米银膜中纳米银的平均直径为10-15nm。
6.根据权利要求5所述的芯片烧结品，其特征在于，所述预制纳米银膜的厚度为30～40μm；
所述预制纳米银膜中纳米银的质量分数为70-75％；
所述预制纳米银膜中纳米银的平均直径为13-15nm。
7.一种芯片子单元，其特征在于，包括权利要求1-6中任一项所述的芯片烧结品。
8.根据权利要求7所述的芯片子单元，其特征在于，还包括，
金属支撑片，与所述第二钼片相接触，用于支撑所述芯片烧结品；
子单元框架，其一端开口，其内设置适于支撑所述金属支撑片的支撑单元；
连接单元，一端与所述芯片上的栅极接触，以保证其与所述栅极的电连通。
9.一种IGBT封装模块，其特征在于，包括权利要求7或8所述的芯片子单元。
10.根据权利要求9所述的IGBT封装模块，其特征在于，还包括，
管壳，具有上端开口的容置内腔，用于放置所述芯片子单元；
发射极，设置于所述管壳底部的内腔中，所述连接单元的另一端与所述发射极接触，以实现所述栅极与所述发射极的电连通；
若干第一凸台和若干第二凸台，均设置于所述发射极上，所述第一凸台适于插接安装所述芯片子单元，所述第二凸台适于插接安装FRD；
集电极，盖合于所述管壳上端开口上，且与所述上钼片接触。
11.根据权利要求10所述的IGBT封装模块，其特征在于，所述第一凸台成阵列排布于所述发射极中间位置，形成第一凸台组；
所述第二凸台靠近所述发射极边缘设置，且环绕所述第一凸台组形成第二凸台组。
12.一种权利要求1-6中任一项所述芯片烧结品的制备方法，包括如下步骤：
1)将所述预制纳米银膜放置于钼片上，进行一次加压烧结，制得预制钼片；
2)将所述芯片放置于两个所述预制钼片间，或，
将所述芯片放置于钼片和所述预制钼片间，进行二次加压烧结，制得芯片烧结品。
13.根据权利要求12所述的制备方法，其特征在于，步骤1)中，所述一次加压烧结的温度为100-150℃，加压压力为1-5MPa。
14.根据权利要求13所述的制备方法，其特征在于，所述一次加压烧结为从室温以3-8℃/min的升温速率升至100-150℃，并保温5-10min。
15.根据权利要求12-14中任一项所述的制备方法，其特征在于，步骤2)中，所述二次加压烧结的温度为210-300℃，加压压力为10-40MPa。
16.根据权利要求15所述的制备方法，其特征在于，所述二次加压烧结为从室温以3-8℃/min的升温速率升至210-300℃，并保温15-60min。
CN201710846539.2A 2017-09-19 2017-09-19 一种芯片烧结品、子单元、igbt封装模块及制备方法 Active CN107845617B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710846539.2A CN107845617B (zh) 2017-09-19 2017-09-19 一种芯片烧结品、子单元、igbt封装模块及制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710846539.2A CN107845617B (zh) 2017-09-19 2017-09-19 一种芯片烧结品、子单元、igbt封装模块及制备方法

Publications (2)

Publication Number Publication Date
CN107845617A true CN107845617A (zh) 2018-03-27
CN107845617B CN107845617B (zh) 2020-12-15

Family

ID=61661312

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710846539.2A Active CN107845617B (zh) 2017-09-19 2017-09-19 一种芯片烧结品、子单元、igbt封装模块及制备方法

Country Status (1)

Country Link
CN (1) CN107845617B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110190049A (zh) * 2019-05-22 2019-08-30 西安交通大学 一种高压功率模块封装结构
CN110640354A (zh) * 2019-08-27 2020-01-03 北京康普锡威科技有限公司 一种预成型焊料及其制备方法
WO2021047078A1 (zh) * 2019-09-10 2021-03-18 深圳第三代半导体研究院 一种压接式功率开关模块及其制备方法
CN112652612A (zh) * 2019-10-12 2021-04-13 深圳第三代半导体研究院 一种堆叠型压接式功率模块及其制造方法
CN112768438A (zh) * 2019-11-05 2021-05-07 深圳第三代半导体研究院 一种压接式功率模块及其制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1168446A2 (en) * 2000-06-23 2002-01-02 Westcode Semiconductors Limited Housing semiconductor chips
US20150102481A1 (en) * 2013-10-15 2015-04-16 Ixys Corporation Sintered backside shim in a press pack cassette
CN105679750A (zh) * 2014-11-19 2016-06-15 株洲南车时代电气股份有限公司 压接式半导体模块及其制作方法
CN106373954A (zh) * 2016-10-14 2017-02-01 天津大学 一种采用纳米银焊膏的烧结式igbt模块及制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1168446A2 (en) * 2000-06-23 2002-01-02 Westcode Semiconductors Limited Housing semiconductor chips
US20150102481A1 (en) * 2013-10-15 2015-04-16 Ixys Corporation Sintered backside shim in a press pack cassette
CN105679750A (zh) * 2014-11-19 2016-06-15 株洲南车时代电气股份有限公司 压接式半导体模块及其制作方法
CN106373954A (zh) * 2016-10-14 2017-02-01 天津大学 一种采用纳米银焊膏的烧结式igbt模块及制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
CHRISTIAN GBL: "功率模块的烧结技术――良好设计的封装", 《电源世界》 *

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110190049A (zh) * 2019-05-22 2019-08-30 西安交通大学 一种高压功率模块封装结构
CN110190049B (zh) * 2019-05-22 2020-07-28 西安交通大学 一种高压功率模块封装结构
CN110640354A (zh) * 2019-08-27 2020-01-03 北京康普锡威科技有限公司 一种预成型焊料及其制备方法
WO2021047078A1 (zh) * 2019-09-10 2021-03-18 深圳第三代半导体研究院 一种压接式功率开关模块及其制备方法
CN112652612A (zh) * 2019-10-12 2021-04-13 深圳第三代半导体研究院 一种堆叠型压接式功率模块及其制造方法
CN112768438A (zh) * 2019-11-05 2021-05-07 深圳第三代半导体研究院 一种压接式功率模块及其制备方法

Also Published As

Publication number Publication date
CN107845617B (zh) 2020-12-15

Similar Documents

Publication Publication Date Title
CN107845617A (zh) 一种芯片烧结品、子单元、igbt封装模块及制备方法
CN106373954A (zh) 一种采用纳米银焊膏的烧结式igbt模块及制备方法
KR100681007B1 (ko) 관형 연료극 지지체식 고체산화물 연료전지용 밀봉재와밀봉 방법
CN105870417B (zh) 一种钠离子电池二硫化钨/碳纳米管负极复合材料的制备方法
CN105127609A (zh) 铜/银核壳纳米颗粒低温烧结复合焊膏及其制备方法
CN201639520U (zh) 一种太阳能电热联动装置
CN107369838A (zh) 一种用于直接甲醇燃料电池的免热压复合电极及其制备方法
CN106921007B (zh) 锂离子电池模组加热结构
CN108183090A (zh) 一种芯片独立成型的压接式igbt模块及其制备方法
CN208889494U (zh) 一种散热式模组电容器
CN107994202A (zh) 一种改善圆柱电池极片导热散热性能的方法
CN105397340B (zh) 用于中温固体氧化物燃料电池自适应封接的复合钎料体系及其钎焊方法
CN110890570A (zh) 双层连接极串联管状固体氧化物燃料电池的制备方法
CN210892158U (zh) 一种空气热交换器
CN103165923B (zh) 阳极支撑管式电池的收电装置及其制备方法和电池堆
CN110380078A (zh) 用于金属支撑型固体氧化物燃料电池的低温封接结构及封接方法
CN107681172A (zh) Sofc管式单电池电流集流管的制备方法
CN108232224A (zh) 一种无机粘结剂硅酸钠制备低温燃料电池用膜的制备方法
WO2020211412A1 (zh) 一种空气热交换器及其制备方法和应用
CN214592030U (zh) 一种耐高温基底石墨烯发热板
CN206163505U (zh) 一种太阳能电池片连接结构
CN109831839A (zh) 一种高导热型加热膜材料的制备方法
CN206040793U (zh) 一种高倍率电池使用的铜镍复合带
CN207345433U (zh) Ptc加热结构、水热加热器及电动汽车
CN215446407U (zh) 一种石墨烯蒸汽加热装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 102209 18 Riverside Avenue, Changping District science and Technology City, Beijing

Applicant after: Global energy Internet Institute, Inc.

Applicant after: Electric Power Research Institute of State Grid Shandong Electric Power Company

Applicant after: State Grid Corporation of China

Address before: 102209 18 Riverside Avenue, Changping District science and Technology City, Beijing

Applicant before: Global energy Internet Institute, Inc.

Applicant before: Electric Power Research Institute of State Grid Shandong Electric Power Company

Applicant before: State Grid Corporation of China

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant