CN110190049A - 一种高压功率模块封装结构 - Google Patents

一种高压功率模块封装结构 Download PDF

Info

Publication number
CN110190049A
CN110190049A CN201910428010.8A CN201910428010A CN110190049A CN 110190049 A CN110190049 A CN 110190049A CN 201910428010 A CN201910428010 A CN 201910428010A CN 110190049 A CN110190049 A CN 110190049A
Authority
CN
China
Prior art keywords
substrate
source electrode
driving
metal column
drive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910428010.8A
Other languages
English (en)
Other versions
CN110190049B (zh
Inventor
王来利
侯晓东
赵成
王见鹏
马定坤
杨成子
杨旭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Jiaotong University
Original Assignee
Xian Jiaotong University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Jiaotong University filed Critical Xian Jiaotong University
Priority to CN201910428010.8A priority Critical patent/CN110190049B/zh
Publication of CN110190049A publication Critical patent/CN110190049A/zh
Application granted granted Critical
Publication of CN110190049B publication Critical patent/CN110190049B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Inverter Devices (AREA)
  • Die Bonding (AREA)

Abstract

发明公开了一种高压功率模块封装结构，其包括自上而下的源极基板芯片子模块、驱动基板、驱动端子、外壳、漏极基板，其中芯片子模块由驱动连接基板、功率源极金属块、驱动栅极金属柱、驱动源极金属柱、碳化硅裸片、绝缘结构等。本发明结构合理，采用纳米银烧结工艺的新型高压碳化硅封装结构有利于提高压接模块的可靠性；在芯片终端设置绝缘结构以及用固体绝缘材料填充模块提高了器件的耐压性；封装结构集成了驱动基板并实现开尔文连接，提高了驱动的可靠性。

Description

一种高压功率模块封装结构
技术领域
本发明涉及半导体制造领域，尤其涉及一种高压功率模块封装结构。
背景技术
以碳化硅和氮化镓为代表的第三代功率半导体器件(即宽禁带功率半导体器件)具有开关速度快、损耗低、工作温度高等特点，其性能远超现有的硅功率半导体器件。目前，在宽禁带功率半导体器件技术逐渐走向成熟的过程中，尤其针对高压碳化硅功率器件的封装，国际上还没有成熟的封装技术。
目前已有的封装结构可以分为两类：基于焊接工艺的封装结构和基于压接工艺的封装结构。基于焊接工艺的封装结构通常在中低压(650～3300V)功率器件的封装中使用，在高压功率器件的封装中应用较少。目前电网用功率模块通常采用基于压接工艺的封装结构。
目前，商业化的压接式IGBT器件均采用多芯片压接型封装结构，具体可分为凸台式和弹簧式两种结构类型。前者以东芝、IXYS及中车为代表，后者以ABB为代表。
东芝、IXYS和中车等均采用凸台式多芯片封装结构形式，此种压接型封装结构的模块内部多个IGBT芯片以阵列形式排列于同一平面上，内部设置多个芯片定位装置，通过上下两侧钼板将IGBT芯片从两侧均匀地压接。每个IGBT芯片的集电极和发射极在机械压力的作用下，通过钼板与压接型外壳相应铜电极接触。此种压接型封装结构对其内部并联的各芯片所受压力的一致性要求较高，压力的大小会直接影响各接触面之间的接触电阻和接触热阻。为保证所有芯片的压力一致，需要严格控制各子模块中的所有组装零件的厚度一致，由此带来的模块封装成本提高并降低了IGBT器件可靠性。
ABB公司采用弹簧式封装技术，各子模块芯片有各自独立的接触探针和接触弹簧，利用弹簧来平衡器件的压力，但是此封装形式容易出现弹簧疲劳、弹簧应力松弛、磨损和压力不均等，弹簧松弛会导致栅极探针和栅极表面接触不良，进而增加了接触电阻，提升了结温，加速器件失效，降低了IGBT器件可靠性。
综上所述，目前的典型的压接封装结构主要适用于硅功率器件，针对高压碳化硅器件的封装技术尚不成熟，无法保证可靠性、充分发挥高压碳化硅器件的优良性能并在电网领域得到广泛的应用。
发明内容
本发明的目的是针对以上问题，提供一种高压功率模块封装结构，本发明的高压功率模块封装结构可靠性高。
为实现以上目的，本发明采用以下技术方案：
一种高压功率模块封装结构，包括源极基板、芯片子模块、驱动基板、驱动端子、外壳和漏极基板，驱动基板设置于外壳内，驱动基板与驱动端子连接，驱动端子贯穿外壳并伸出于外壳，源极基板和漏极基板分别与外壳的两端密封连接；
所述芯片子模块包括驱动连接基板、功率源极金属块、驱动栅极金属柱、驱动源极金属柱、碳化硅裸片和绝缘结构，驱动栅极金属柱的一端和驱动源极金属柱的一端分别与碳化硅裸片上的栅极和源极烧结，功率源极金属块的一端与碳化硅裸片上的源极烧结，驱动连接基板与驱动栅极金属柱的另一端和驱动源极金属柱的另一端均烧结，碳化硅裸片的四周设置绝缘结构；
驱动连接基板与驱动基板烧结，功率源极金属块的另一端贯穿驱动基板并与源极基板烧结，碳化硅裸片的漏极与漏极基板烧结；
源极基板、漏极基板和外壳围成的腔体内通过绝缘材料填充。
驱动栅极金属柱和驱动源极金属柱均位于功率源极金属块的同一侧。
驱动连接基板上开设有通孔，驱动连接基板通过通孔套设在功率源极金属块上，驱动连接基板与功率源极金属块之间留有间隙。
驱动栅极金属柱和驱动源极金属柱的高度相同。
所述烧结为纳米银烧结。
所述外壳为陶瓷外壳。
所述绝缘材料为柔性绝缘材料。
所述芯片子模块设置多个。
与现有技术相比，本发明的有益效果是：
本发明的高压功率模块封装结构中，芯片子模块的驱动栅极金属柱的一端和驱动源极金属柱的一端分别与碳化硅裸片上的栅极和源极烧结，功率源极金属块的一端与碳化硅裸片上的源极烧结，驱动连接基板与驱动栅极金属柱的另一端和驱动源极金属柱的另一端均烧结，由于本发明的芯片子模块采用了上述结构，使得芯片子模块的驱动连接基板与驱动基板能够进行烧结，驱动连接基板与驱动基板能够进行烧结，功率源极金属块的另一端贯穿驱动基板并与源极基板能够进行烧结，碳化硅裸片的漏极与漏极基板能够进行烧结；本发明的高压功率模块封装结构由于采用了烧结连接的方式，因此能够降低寄生参数；同时烧结层具有低温烧结、高熔点、高热导率的特点，对热机械疲劳的抵抗力较强，大大提高了模块在苛刻应用环境下的长期可靠性，避免了传统压接模块中由于温度分布不均导致压力无法均匀分布降低组件连接可靠性的问题。本发明的子模块结构是一种新型子模块结构，在芯片子模块上设置了功率源极金属块及驱动金属柱(即驱动栅极金属柱和驱动源极金属柱)，通过功率源极金属块及驱动金属柱上的平面与其他部件烧结，确保了在芯片子模块面积很小的情况下的安装精度，同时驱动电路的驱动源极金属柱与功率回路的功率源极金属块相互分离，因此能够减小芯片子模块源极寄生电感对驱动回路的影响，也即实现了驱动回路的卡尔文连接，提高驱动的可靠性。
进一步的，驱动栅极金属柱和驱动源极金属柱均位于功率源极金属块的同一侧，使得片子模块的结构更加紧凑。
附图说明
图1为本发明高压功率模块封装结构的分解示意图。
图2为本发明高压功率模块封装结构的芯片子模块全景图。
图3为本发明芯片子模块的分解示意图。
图4为本发明芯片子模块的组装过程示意图。
图中：1-源极基板，2-芯片子模块，3-驱动基板，4-驱动端子5-外壳，6-漏极基板，7-驱动连接基板，8-功率源极金属块，9-驱动栅极金属柱，10-驱动源极金属柱，11-碳化硅裸片，11-1-栅极，11-2-源极，11-3-漏极，12-绝缘结构，13-纳米银烧结点。
具体实施方式
为了使本领域技术人员更好地理解本发明的技术方案，下面结合附图对本发明进行详细描述。
如图1所示，本实例提供的高压功率模块封装结构，其包括源极基板1、芯片子模块2、驱动基板3、驱动端子4、外壳5和漏极基板6。如图2～图4所示，本发明的芯片子模块2包括驱动连接基板7、功率源极金属块8、驱动栅极金属柱9、驱动源极金属柱10、碳化硅裸片11和绝缘结构12。通过纳米银烧结工艺在碳化硅裸片11的栅极11-1及源极11-2上靠近栅极11-1的部分分别烧结驱动栅极金属柱9和驱动源极金属柱10，在碳化硅裸片11上其他源极部分烧结金属块8，其中驱动栅极金属柱9和驱动源极金属柱10的高度小于金属块8的高度，保证在驱动栅极金属柱9和驱动源极金属柱10上方有空间可以连接驱动连接基板7。驱动连接基板7上有驱动电路，将驱动连接基板7上驱动电路的源极连接与功率回路的源极连接分别用不同的端子引出。驱动连接基板7与驱动基板3烧结，多个芯片子模块2的驱动连接基板7连接在同一个驱动基板3上形成驱动层；功率源极金属块8的上端贯穿驱动基板3并与源极基板1通过纳米银烧结工艺烧结，碳化硅裸片11的漏极11-3与漏极基板6通过纳米银烧结工艺烧结；碳化硅裸片11的四周设置绝缘结构12；源极基板1、漏极基板6和外壳5围成的腔体内通过绝缘材料填充，该绝缘材料可采用硅凝胶等绝缘固体材料，整个高压功率模块封装结构为密封结构。
如图2～图4所示，作为本发明优选的实施方案，驱动连接基板7上开设有通孔，驱动连接基板7通过通孔套设在功率源极金属块8上，驱动连接基板7与功率源极金属块8之间留有间隙。
作为本发明优选的实施方案，驱动栅极金属柱9和驱动源极金属柱10的高度相同。所述外壳5为陶瓷外壳。所述绝缘材料为柔性绝缘材料。
本发明采用纳米银烧结平面互联工艺，降低了模块寄生参数，同时纳米银烧结层具有低温烧结，高熔点，高热导率的特点，对热机械疲劳的抵抗力较强，大大提高了模块在苛刻应用环境下的长期可靠性，避免了传统压接模块中由于温度分布不均导致压力无法均匀分布降低组件连接可靠性的问题。本发明在芯片终端添加高绝缘强度材料的绝缘结构12，保证芯片的耐压能力。同时在模块中填充柔性绝缘材料代替稀有气体，提高模块的绝缘性能。

Claims (7)

1.一种高压功率模块封装结构，其特征在于，包括源极基板(1)、芯片子模块(2)、驱动基板(3)、驱动端子(4)、外壳(5)和漏极基板(6)，驱动基板(3)设置于外壳(5)内，驱动端子(4)与驱动基板(3)连接，驱动端子(4)贯穿外壳(5)并伸出于外壳(5)，源极基板(1)和漏极基板(6)分别与外壳(5)的两端密封连接；
所述芯片子模块(2)包括驱动连接基板(7)、功率源极金属块(8)、驱动栅极金属柱(9)、驱动源极金属柱(10)、碳化硅裸片(11)和绝缘结构(12)，驱动栅极金属柱(9)的一端和驱动源极金属柱(10)的一端分别与碳化硅裸片(11)上的栅极(11-1)和源极(11-2)烧结，功率源极金属块(8)的一端与碳化硅裸片(11)上的源极(11-2)烧结，驱动连接基板(7)与驱动栅极金属柱(9)的另一端和驱动源极金属柱(10)的另一端均烧结，碳化硅裸片(11)的四周设置绝缘结构(12)；
驱动连接基板(7)与驱动基板(3)烧结，功率源极金属块(8)的另一端贯穿驱动基板(3)并与源极基板(1)烧结，碳化硅裸片(11)的漏极(11-3)与漏极基板(6)烧结；
源极基板(1)、漏极基板(6)和外壳(5)围成的腔体内通过绝缘材料填充。
2.根据权利要求1所述的一种高压功率模块封装结构，其特征在于，驱动栅极金属柱(9)和驱动源极金属柱(10)均位于功率源极金属块(8)的同一侧。
3.根据权利要求1所述的一种高压功率模块封装结构，其特征在于，驱动连接基板(7)上开设有通孔，驱动连接基板(7)通过通孔套设在功率源极金属块(8)上，驱动连接基板(7)与功率源极金属块(8)之间留有间隙。
4.根据权利要求1所述的一种高压功率模块封装结构，其特征在于，驱动栅极金属柱(9)和驱动源极金属柱(10)的高度相同。
5.根据权利要求1所述的一种高压功率模块封装结构，其特征在于，所述烧结为纳米银烧结。
6.根据权利要求1所述的一种高压功率模块封装结构，其特征在于，所述外壳(5)为陶瓷外壳。
7.根据权利要求1所述的一种高压功率模块封装结构，其特征在于，所述绝缘材料为柔性绝缘材料。
CN201910428010.8A 2019-05-22 2019-05-22 一种高压功率模块封装结构 Active CN110190049B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910428010.8A CN110190049B (zh) 2019-05-22 2019-05-22 一种高压功率模块封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910428010.8A CN110190049B (zh) 2019-05-22 2019-05-22 一种高压功率模块封装结构

Publications (2)

Publication Number Publication Date
CN110190049A true CN110190049A (zh) 2019-08-30
CN110190049B CN110190049B (zh) 2020-07-28

Family

ID=67717239

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910428010.8A Active CN110190049B (zh) 2019-05-22 2019-05-22 一种高压功率模块封装结构

Country Status (1)

Country Link
CN (1) CN110190049B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030137037A1 (en) * 2002-01-22 2003-07-24 Kabushiki Kaisha Toshiba High power semiconductor device having semiconductor chips
CN103928447A (zh) * 2013-01-14 2014-07-16 内蒙航天动力机械测试所 一种大功率全气密半导体模块封装结构
CN206931600U (zh) * 2017-06-29 2018-01-26 中国南方电网有限责任公司电网技术研究中心 一种压接式igbt模块
US20180040538A1 (en) * 2015-04-13 2018-02-08 Abb Schweiz Ag Power electronics module
CN107845617A (zh) * 2017-09-19 2018-03-27 全球能源互联网研究院有限公司 一种芯片烧结品、子单元、igbt封装模块及制备方法
JP2018098451A (ja) * 2016-12-16 2018-06-21 富士電機株式会社 圧接型半導体モジュール

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030137037A1 (en) * 2002-01-22 2003-07-24 Kabushiki Kaisha Toshiba High power semiconductor device having semiconductor chips
CN103928447A (zh) * 2013-01-14 2014-07-16 内蒙航天动力机械测试所 一种大功率全气密半导体模块封装结构
US20180040538A1 (en) * 2015-04-13 2018-02-08 Abb Schweiz Ag Power electronics module
JP2018098451A (ja) * 2016-12-16 2018-06-21 富士電機株式会社 圧接型半導体モジュール
CN206931600U (zh) * 2017-06-29 2018-01-26 中国南方电网有限责任公司电网技术研究中心 一种压接式igbt模块
CN107845617A (zh) * 2017-09-19 2018-03-27 全球能源互联网研究院有限公司 一种芯片烧结品、子单元、igbt封装模块及制备方法

Also Published As

Publication number Publication date
CN110190049B (zh) 2020-07-28

Similar Documents

Publication Publication Date Title
CN107768328B (zh) 一种实现双面散热和压力均衡的功率器件
CN110828433A (zh) 一种弹性压接封装结构
CN108172617B (zh) 一种圆形大尺寸igbt芯片压接封装结构及制造方法
CN103579165A (zh) 一种全压接式功率器件
CN113380879B (zh) 一种SiC MOSFET子模组单元及其压接型封装
CN108231706A (zh) 一种功率半导体器件封装结构及封装方法
CN110246835A (zh) 一种三维集成高压碳化硅模块封装结构
CN111276447B (zh) 双侧冷却功率模块及其制造方法
CN104362141B (zh) 一种大功率压接型igbt模块
CN110265385B (zh) 一种功率器件的封装结构及其制造方法
CN112086420A (zh) 一种用于功率器件内部连接的弹性组件
CN109273371A (zh) 一种功率半导体器件封装结构及封装方法
CN112864103A (zh) 一种可级联的大功率碳化硅器件半桥高温封装结构
CN110190049A (zh) 一种高压功率模块封装结构
CN108281406B (zh) 一种功率器件封装结构及其制造方法
CN114141744B (zh) 一种SiC MOSFET子模组单元压接型封装
CN214705909U (zh) 一种3d双面散热封装结构的功率模块
CN109273372A (zh) 一种功率半导体器件封装结构与封装方法
CN203607393U (zh) 一种全压接式功率器件
CN114242671A (zh) 一种igbt电气单元封装件
CN209045529U (zh) 一种功率半导体器件封装结构
CN206742230U (zh) 芯片封装电极结构以及使用该电极的芯片封装结构
CN109427709B (zh) 电气器件以及电气装置
CN114400210B (zh) 一种双面散热芯片倒装的气密性耐高温封装结构
CN211700264U (zh) 一种功率半导体器件低热阻封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant