CN107835965A - Ldo寿命延长电路 - Google Patents

Abstract

系统和方法涉及延长低压降LDO电压调节器的寿命。所述LDO电压调节器的差分放大器包含可选择性地接通或切断的开关。当所述LDO电压调节器被绕过或切断(或非作用)时，第一开关接通以选择性地耦合所述差分放大器的第一输入晶体管的栅极和第二输入晶体管的栅极，以将所述栅极维持在相同电压。当所述LDO电压调节器作用时，所述第一开关切断以解耦所述栅极。此外，分别基于所述LDO电压调节器为作用还是非作用，第二开关可接通或切断以分别选择性地将所述第二输入晶体管的所述栅极耦合到所述LDO电压调节器的输出电压或从所述LDO电压调节器的输出电压解耦。

Description

LDO寿命延长电路

技术领域

所揭示的方面涉及运算或差分放大器。更具体地说，示范性方面涉及包括差分放大器的低压降(LDO)电压调节器的寿命延长。

背景技术

例如差分放大器等运算放大器在需要电压调节的集成电路中应用。举例来说，低压降(LDO)电压调节器可使用运算放大器设计，且用于将经调节电压(其可低于最大供应电压)供应到集成电路的选定区段或组件。LDO电压调节器可以是直流电(DC)线性电压调节器，其可在极低压降的情况下操作，其中“压降”或“压降电压”指代输入电压(例如，从电力供应轨接收的最大供应电压)和经调节输出电压之间的差。

LDO电压调节器可部署例如在包括一或多个处理核心和/或一或多个子系统的处理系统中。每一核心或子系统可针对特定针对所述核心或子系统的处理速度而配置，且因此，可存在用于处理系统的各种核心、子系统等的不同电力度量。举例来说，待在其最大性能水平或最高操作频率下操作的核心连接到最大电压供应，而所述电压供应可减小以实现较低性能水平/操作频率。LDO电压调节器可用于基于其个别电力/电压电平将小于最大供应电压的较低电压(在本文也称为经调节电压)供应到一些核心或子系统。

图1说明处理系统100，其展示为包括指定为核心102a-d的多个处理核心以说明跨越各种核心102a-d的不同电力/供应电压电平的方面(然而应理解，类似论述适用于例如显示器、调制解调器、音频控制器等核心的各种子系统)。如所展示，为核心102a-d提供对应的电力磁头开关或块磁头开关(BHS)106a-d。BHS 106a-d可包括一或多个上拉晶体管或p沟道金属氧化物半导体(PMOS)装置(未明确地展示)。当BHS接通时，这意味着BHS的PMOS装置闭合或接通，从而致使将正最大供应电压Vdd 108(其可从外部电压供应轨或“Vdd_ex”导出)供应到相应核心102a-d。BHS 106a-d可在对应核心102a-d待在其最大性能/频率下操作时选择性地闭合。当任何BHS 106a-d闭合(或接通)时，对应的LDO电压调节器(或本发明中简称为“LDO”)104a-d可被绕过或置于“旁路”模式。在较低性能/频率对于一或多个核心102a-d是可接受的情况下，其对应BHS 106a-d断开或切断，且LDO 104a-d用于将较低的经调节电压提供到那些核心102a-d。

例如电力管理集成电路(或“PMIC”，未特定地展示)等电力控制器可集成在与处理系统100相同的芯片上或位于芯片外。PMIC可经配置以控制BHS 106a-d和LDO 104a-d，以将较低电压供应到不在其最高性能/频率下操作的核心102a-d。举例来说，PMIC可接通一或多个BHS 106a-d，同时将对应的LDO 104a-d置于旁路模式中以提供最大供应电压；或切断一或多个BHS 106a-d，同时利用对应的LDO 104a-d以分别将较低电压供应到对应核心104a-d。

LDO 104a-d常规地设计有运算放大器或差分放大器，其中，在旁路模式中，差分放大器的输入晶体管的栅极可驱动到不同电压。随着长时间使用，不同电压可能致使不同电平的热电子注射到互补输入晶体管的栅极中，这可能导致输入晶体管的栅极之间出现不合需要的电压偏移。偏移电压可导致LDO 104a-d的性能降级，因此缩短LDO的使用寿命。因此，相应地需要通过缓解或避免LDO的旁路模式中不同电压的不利影响来延长LDO的寿命。

发明内容

示范性方面是针对用于延长包括差分放大器的低压降(LDO)电压调节器的寿命的系统和方法。一种示范性LDO电压调节器包含可选择性地接通或切断的开关(例如，传输门)。当LDO电压调节器被绕过或切断(或非作用)时，第一开关接通以选择性地耦合LDO电压调节器的差分放大器的第一输入晶体管的栅极和差分放大器的第二输入晶体管的栅极，以便将所述第一和第二输入晶体管的栅极维持在相同电位，这缓解不同电平的热电子到栅极中的注射以及不合需要的电压偏移，因此延长LDO电压调节器的寿命。当LDO电压调节器为作用时，第一开关切断以解耦栅极。此外，当LDO电压调节器分别为作用或非作用时，第二开关可选择性地耦合或解耦第二输入晶体管的栅极和LDO电压调节器的输出电压。

示范性方面针对包括差分放大器的低压降(LDO)电压调节器，所述差分放大器包括第一输入晶体管和第二输入晶体管。当LDO电压调节器非作用时，第一开关选择性地耦合第一输入晶体管的栅极和第二输入晶体管的栅极。第一开关可进一步经配置以当LDO电压调节器为作用时解耦第一输入晶体管的栅极和第二输入晶体管的栅极。

另一示范性方面针对一种延长低压降(LDO)电压调节器的寿命的方法，所述方法包括：当LDO电压调节器并不作用时，接通第一开关以选择性地耦合LDO电压调节器的差分放大器的第一输入晶体管的栅极和差分放大器的第二输入晶体管的栅极。所述方法可进一步包含当LDO电压调节器为作用时切断第一开关以解耦第一输入晶体管的栅极和第二输入晶体管的栅极。

又一示范性方面针对一种设备，其包括用于放大的装置，以及用于当所述用于放大的装置并不作用时选择性地耦合所述用于放大的装置的第一输入晶体管的栅极和所述用于放大的装置的第二输入晶体管的栅极的装置。

附图说明

呈现附图以辅助描述本发明的方面且仅仅为了说明而非限制所述方面而提供附图。

图1说明包括两个或两个以上核心和对应的LDO电压调节器的常规多核处理系统。

图2说明常规LDO电压调节器。

图3示范性LDO电压调节器。

图4说明关于用于延长LDO电压调节器的寿命的方法的流程图。

图5说明可在其中有利地采用本发明的方面的示范性处理装置。

具体实施方式

在以下针对本发明的特定方面的描述和相关图式中揭示本发明的方面。可在不脱离本发明的范围的情况下设计替代方面。另外，将不会详细描述或将省略本发明的众所周知的元件以免混淆本发明的相关细节。

此外，词“示范性”在本文中用以意味着“充当实例、例子或说明”。本文中描述为“示范性”的任何方面不必解释为比其它方面优选或有利。同样，术语“本发明的方面”并不要求本发明的所有方面都包含所论述的特征、优点或操作模式。

本文中所使用的术语仅出于描述特定方面的目的，且并不意图限制本发明的方面。如本文所使用，单数形式“一”和“所述”希望也包含复数形式，除非上下文另外清楚地指示。应进一步理解，术语“包括(comprises、comprising)”及/或“包含(includes、including)”当在本文中使用时指定所陈述的特征、整数、步骤、操作、元件及/或组件的存在，但并不排除一或多个其它特征、整数、步骤、操作、元件、组件及/或其群组的存在或添加。

另外，就待由(例如)计算装置的元件执行的动作序列来说描述许多方面。将认识到，本文中所描述的各种动作可由特定电路(例如，专用集成电路(ASIC))、由正由一或多个处理器执行的程序指令或由两者的组合执行。另外，本文中所描述的这些动作序列可被视为全部在任何形式的计算机可读存储媒体内体现，在所述计算机可读存储媒体中存储有对应的计算机指令集，所述计算机指令在执行时将致使相关联的处理器执行本文中所描述的功能性。因此，本发明的各种方面可以数个不同形式来体现，预期所有形式在所主张的标的物的范围内。另外，对于本文所描述的方面中的每一者，任何此类方面的对应形式可在本文中描述为(例如)“经配置以”执行所描述动作的“逻辑”。

本发明的示范性方面是针对避免常规LDO的前述缺点以便延长示范性LDO的使用寿命。应了解，虽然本文中提供用于延长LDO的使用寿命的详细描述，但示范性方面还可适用于延长任何运算放大器的使用寿命，且因此所揭示的方面不限于LDO。

在示范性技术的详细阐释之前，将首先提供常规LDO的电路示意图。参看图2，说明常规LDO电压调节器LDO 104x(其可以是先前描述的LDO 104a-d的任一者)的示意图。如所展示，LDO 104x包含差分放大器200和PMOS导通门M9，所述PMOS导通门M9可控地从外部电力轨或供应轨Vdd 108馈送标记为Vout 208的调节器输出。差分放大器200通过在其差分输入中的一者处接收参考电压Vref 202且在其输入中的另一者处接收反馈路径209上的Vout208的反馈而操作。差分放大器200基于Vref 202和Vout 208(反馈)的差产生导通门控制信号或电压，标记为Vhg。差分放大器200的反馈配置促使Vhg达到某一值，在该值处导通门M9的电阻和所得电压降提供近似等于Vref 202的Vout 208。

在图2中，差分放大器200可由从Vdd 108延伸到耦合到电流源218的共同节点的两个并联分支形成。两个分支的第一分支包括与第一输入晶体管M1串联的内部负载晶体管M5，且第二分支包括与第二输入晶体管M2串联的内部负载晶体管M6。内部负载晶体管M5和M6可以是上拉晶体管(例如，p沟道金属氧化物半导体或“PMOS”晶体管)，且第一和第二输入晶体管可以是下拉晶体管(例如，n沟道金属氧化物半导体或“NMOS”晶体管)。电流源218设定所述第一和第二输入晶体管M1和M2的偏压。差分放大器200的第一输入晶体管M1的栅极接收Vref 202，而第二输入晶体管M2的栅极经由反馈路径209接收Vout 208。差分放大器200还可包含上拉或PMOS晶体管M7和M8以及下拉或NMOS晶体管M3和M4，用于增加差分放大器200的增益。还提供电阻R1/Rc和电容C1/CC作为补偿路径，以在反馈回路的频率响应中放置零，以便补偿差分放大器200的回路特性。所属领域的技术人员将了解关于差分放大器200的配置和操作的另外细节，且因此以下论述将聚焦于与本发明相关的LDO 104x的方面。

如先前所提及，当LDO 104x(例如，对应的LDO 104a-d)为作用(即，未切断或绕过)时，输出电压Vout 208可作为经调节电压供应到核心(例如，图1的核心102a-d)。PMOS晶体管M9可以是耦合在Vdd 108和Vout 208之间的输出晶体管。在理想的操作条件下，如所属领域的技术人员将理解，当LDO 104x处于正常或作用模式时，预期差分放大器200致使Vout208等于Vref 202，其中Vref 202是负载(例如，核心102a-d或对于其使用LDO电压调节器来提供经调节电压的其它子系统)处呈现的经调节输出电压208的期望值。然而，下文将进一步阐述的非理想性可致使在LDO 104x中产生电压偏移，从而导致Vout 208偏离Vref 202的期望值。

现将阐述LDO 104x的另一操作模式。LDO 104x接收展示为off 204和bypass 206的控制信号。反相器214和216分别提供off 204和bypass 206的反转型式。当LDO 104x需要切断时，控制信号off 204为高，且bypass 206为低。这致使由off 204和反转bypass 206馈送的“与”门212的输出为高。对应地，开关U1短路或闭合，这致使输出PMOS晶体管M9的栅极连接到Vdd 108，因此切断输出PMOS晶体管M9。

如果另一方面，LDO 104x待置于旁路模式，那么bypass 206为高。无关于off 204的值，“与”门212的输出为低，从而致使开关U1断开。此外，bypass 206为高闭合开关U2。开关U1断开与开关U2闭合的组合将输出PMOS晶体管M9的栅极端子拉低或拉动到负供应电压Vss 210的值。输出PMOS晶体管M9被迫接通且将Vout 208拉动到Vdd 108。因此，在旁路模式中，输出电压Vout 208驱动到最大供应电压Vdd 108，从而高效地致使输出PMOS晶体管M9表现为类似于图1的BHS 106a-d的晶体管的电力或块磁头开关(BHS)。

LDO 104x在某些状况下遭受非预期后果或非理想性。举例来说，切断LDO 104x(例如，当off 204为高且bypass 206为低时)或将LDO 104x置于旁路模式(例如，当bypass 206为高时)致使NMOS晶体管M1和M2的栅极电压的差异。这是因为当bypass 206在旁路模式中为高时，Vdd 108高效地短接到Vout 208，这致使NMOS晶体管M2(连接到Vout 208)的栅极端子在旁路模式中短接到Vdd 108。然而，NMOS晶体管M1的栅极端子保持连接到Vref 202，其中参考电压Vref 202可不同于最大供应电压Vdd 108。在操作条件中，核心104a-d可切断或置于旁路模式持续显著时间长度。这意味着不同电压Vref 202和Vdd 108可呈现在LDO104x的差分放大器200的输入晶体管M1和M2的栅极处，持续显著时间长度(而耦合到电流源218的NMOS晶体管M1和M2的源极电压保持相同)。不同电压可导致LDO 104x的模拟性能特性的局限性，举例来说，其中LDO 104x的各种晶体管(NMOS/PMOS)可以如现代微处理器/集成电路设计中所见的深亚微米互补金属氧化物半导体(CMOS)技术形成。

呈现在NMOS晶体管M1和M2上的不同栅极电压(而其源极电压相等)可致使不同电平的热电子注射到形成NMOS晶体管M1和M2的栅极端子的栅极氧化物中。不同电平的热电子注射到NMOS晶体管M1和M2的栅极氧化物中可致使偏移电压出现在NMOS晶体管M1和M2之间(例如，Vout 208偏离于Vref 202)。换句话说，NMOS晶体管M1和M2的装置特性可能以不合需要的方式彼此偏离。

在一些设计中，两个或两个以上LDO可放置于核心中的至少一者的周界中，所述核心例如图1的处理系统100的第一核心(例如，用于将不同电压提供到第一核心的不同子系统)。在理想操作条件下，当所述两个或两个以上LDO作用时，所述两个或两个以上LDO可预期以大体上相同的方式执行且向第一核心提供大体上相同值的经调节电压(例如，Vout208)。然而，如果在所述两个或两个以上LDO中在其在旁路模式中所花费的时间或切断期间(其中每一LDO置于旁路/断开模式中的时间量可存在变化)形成偏移电压，那么每一LDO中形成的偏移电压可有时明显地变化。在所述两个或两个以上LDO中的不同偏移电压的情况下，提供到对应子系统的电流中可能产生差别。偏移电压致使其漂移到较高输出电压的LDO可提供总负载电流的较大比例。如果在针对第一核心提供的所述两个或两个以上LDO之间形成显著飘移，那么耦合到输出电压漂移到较低值的LDO的子系统具备较低电流，且这些子系统可能渴望得到负载电流，从而削弱其对负载电流改变作出快速响应的能力。因此，所述差别使针对第一核心提供的所述两个或两个以上LDO的性能降级。

下文描述的示范性LDO经设计以缓解常规系统中的前述问题。现在参看图3，说明示范性LDO电压调节器(或简称为“LDO”)301。LDO 301可在一些方面替代常规LDO，例如处理系统100中的LDO 104a-d。图3的示范性LDO 301与图2的常规LDO 104x具有一些类似性，且因此已经保留相同参考标号以指定具有LDO 104x和301之间的类似功能性的类似组件。出于简洁起见将避免类似组件的重复。实际上，将进行常规LDO 104x和示范性LDO 301之间的显著差异的论述以突显本发明的示范性特征。

相应地，LDO 301中的显著差异见于针对LDO 301提供的寿命延长或寿命增强电路和相关技术中。寿命增强电路包含“或”门302、反相器304、例如导通门/传输门(TG)306和308等开关，和相关连接。导通门或TG 306和308可充当第一和第二开关，其当接通或闭合时形成短路或导体，且当切断或断开时形成不导电的断路。在一些方面，所述第一和第二开关可使用NMOS或PMOS晶体管而非传输门来设计，如所说明。

寿命增强电路经配置以保护LDO 301使其不受当LDO 301切断或置于旁路模式中时可能产生的不合需要的影响。高效地，当LDO 301切断(或置于“断开”状态)或被绕过(或置于旁路模式)时，第一和第二TG 306和308分别经配置以选择性地从输出电压Vout 208断开NMOS晶体管M2的栅极端子，且改为将NMOS晶体管M2的栅极端子连接到NMOS晶体管M1的栅极端子，使得差分放大器200的两个输入装置NMOS晶体管M1和M2的栅极端子在LDO 301切断或置于旁路模式时处于相同电压或电位。

更详细地，当LDO 301并不作用时，即，当off 204为高(即，LDO 301切断)时或当bypass 206为高(即，LDO 301置于旁路模式)时，“或”门302的输出为高，这致使第一开关或第一TG 306接通，从而致使第一输入晶体管或NMOS晶体管M1的栅极端子(或简称为“栅极”)和第二输入晶体管或NMOS晶体管M2的栅极选择性地彼此耦合。此外，反相器304的输出为低，这致使第二开关或第二TG 308切断，从而致使NMOS晶体管M2的栅极端子从Vout 208解耦或断开连接。

另一方面，当LDO 301处于正常操作或作用模式(例如，以将低于最大供应电压Vdd108的经调节输出电压Vout 208供应到对应的核心104a-d)时，off 204和bypass 206为低。这致使“或”门302的输出为低，从而切断第一开关或第一TG 306且解耦或断开连接所述第一和第二输入晶体管或NMOS晶体管M1和M2的栅极。此外，反相器304的输出将为高，从而致使第二TG 308接通，以将NMOS晶体管M2的栅极端子连接到Vout 208。因此，LDO 301置于正常操作模式，其中差分放大器200致使Vout 208等于Vref 202，且因此，将不会在延长的操作周期内产生Vout 208和Vref 202之间的不合需要的电压偏移。

如先前描述，在旁路模式中或断开模式中，第二TG 308将切断，从而使Vout 208从NMOS晶体管M2的栅极端子断开连接，同时第一TG 306将接通，从而短接差分放大器200的两个输入，因此消除电压差，而无关于Vout 208被拉低还是拉高。

将认识到，NMOS晶体管M1和M2的阈值电压(Vth)可在长期操作期间例如基于Vref202的特定值产生微小的变化。然而，即使NMOS晶体管M1和M2的阈值电压不同，因为其栅极端子短路，所以阈值电压的差异可能不明显，且此外，阈值电压的任何不明显差异不会致使产生明显的偏移电压。因此，LDO 301的寿命将延长。

在LDO 301(未图示)的替代实施方案中，当LDO并不作用(即，LDO处于断开或旁路模式)时，代替于使用第一和第二TG 306和308，可使用第一开关(例如，类似于第一TG 306)来连接所述第一和第二输入晶体管M1和M2的栅极端子，且可使用不同的第二开关(其代替TG 308)从参考电压(例如，Vref 202)断开连接或解耦第一输入晶体管M1的栅极端子。对应地，当LDO作用时，不同的第二开关可将第一输入晶体管M1的栅极端子耦合到参考电压。

应理解，用于延长LDO电压调节器的寿命的以上示范性技术可扩展到包括运算放大器或差分放大器的任何电路，所述运算放大器或差分放大器的互补输入晶体管(例如，NMOS晶体管M1和M2)的栅极电压可驱动到且维持在不同电位/电压持续长时间周期，从而致使不同电平的热电子累积、偏移电压等，如在LDO电压调节器的情况下所阐释。

相应地，应了解，示范性方面包含用于执行本文揭示的过程、函数和/或算法的各种方法。举例来说，图4说明延长低压降(LDO)电压调节器(例如，LDO 301)的寿命的方法400。方法400可包含以下方面。

在框402中，方法400包含确定LDO电压调节器并不作用(例如，LDO 301切断或处于旁路模式)。

在框404中，方法400包含当LDO电压调节器并不作用时，接通第一开关(例如，第一TG 306)以选择性地耦合LDO电压调节器的差分放大器(例如差分放大器200)的第一输入晶体管(例如，NMOS晶体管M1)的栅极和差分放大器的第二输入晶体管(例如，NMOS晶体管M2)的栅极。

在进一步方面中，方法400还可包含当LDO电压调节器并不作用时接通第二开关(例如，第二TG 308)以从LDO电压调节器的输出电压(例如，Vout 208)解耦第二输入晶体管的栅极；以及当LDO电压调节器为作用时切断第二开关以选择性地将第二输入晶体管的栅极耦合到LDO电压调节器的输出电压。

在示范性方面中，包括差分放大器(例如，差分放大器200)的LDO电压调节器(例如，LDO 301)可包括用于放大的装置，其中第一输入晶体管(例如，NMOS晶体管M1)和第二输入晶体管(例如，NMOS晶体管M2)可包括所述用于放大的装置的对应第一和第二输入晶体管。上文所描述的第一和第二开关(例如，TG 306和TG 308)可包括用于根据本文中论述的示范性方面执行关于耦合或解耦的功能的装置。

现将相对于图5论述其中可部署示范性LDO 301的实例设备。图5展示根据示范性方面配置的处理装置500的框图。在一些方面中，处理装置500可以是无线装置。此外，在一些方面中，处理装置500可经配置以实施图4的方法400。如所展示，处理装置500包含处理器502，其可以是处理核心，例如系统100的核心102a-d。在图5中，LDO 301(例如，如图3所示)可耦合到处理器502。LDO 301可从电力供应器544(例如，正供应电压Vdd 108)导出电力，且将经调节电压提供到处理器502。在一些情况下可提供例如LDO301等一个以上LDO(例如在处理器502的周界周围)以向处理器502的各种子系统供应电力。

为更详细地描述处理装置500，处理器502可以通信方式耦合到存储器510。图5还展示耦合到处理器502且耦合到显示器528的显示控制器526。译码器/解码器(CODEC)534(例如，音频和/或语音CODEC)可耦合到处理器502。还说明例如无线控制器540(其可包含调制解调器)等其它组件。扬声器536和麦克风538可耦合到CODEC 534。图5还指示无线控制器540可耦合到无线天线542。在特定方面，处理器502、显示控制器526、存储器510、CODEC 534和无线控制器540包含在封装内系统或芯片上系统装置522中。在一些方面，还可提供例如LDO 301等一或多个LDO以将经调节电压供应到芯片上系统装置522的显示控制器526、存储器510、CODEC 534和无线控制器540中的一或多者。

在特定方面，输入装置530和电力供应器544耦合到芯片上系统装置522。此外，在特定方面，如图5中所说明，显示器528、输入装置530、扬声器536、麦克风538、无线天线542和电力供应器544在芯片上系统装置522外部。然而，显示器528、输入装置530、扬声器536、麦克风538、无线天线542和电力供应器544中的每一者可耦合到芯片上系统装置522的组件，例如接口或控制器。

应注意，尽管图5描绘无线通信装置，但处理器502和存储器510也可集成到机顶盒、音乐播放器、视频播放器、娱乐单元、导航装置、个人数字助理(PDA)、固定位置数据单元、计算机、膝上型计算机、平板计算机、移动电话或其它类似裝置中。

所属领域的技术人员将了解，可使用多种不同技术及技艺中的任一者来表示信息和信号。举例来说，可通过电压、电流、电磁波、磁场或磁粒子、光场或光粒子或其任何组合来表示在整个上文描述中可能参考的数据、指令、命令、信息、信号、位、符号和码片。

此外，所属领域的技术人员将了解，结合本文所揭示方面而描述的各种说明性逻辑块、模块、电路和算法步骤可实施为电子硬件、计算机软件或两者的组合。为清晰地说明硬件与软件的这种可互换性，上文已大体就其功能性描述了各种说明性组件、块、模块、电路和步骤。此类功能性是实施为硬件还是软件取决于特定应用和施加于整个系统的设计约束。熟练的技术人员可针对每一特定应用以不同方式来实施所描述的功能性，但这样的实施决策不应被解释为会引起脱离本发明的范围。

结合本文中所揭示的方面描述的方法、序列和/或算法可以直接以硬件、以由处理器执行的软件模块或以硬件和软件模块的组合来体现。软件模块可驻留在RAM存储器、快闪存储器、ROM存储器、EPROM存储器、EEPROM存储器、寄存器、硬盘、可移动的磁盘、CD-ROM，或此项技术中已知的任何其它形式的存储媒体中。示范性存储媒体耦合到处理器，使得处理器可从存储媒体读取信息并且将信息写入到存储媒体。在替代方案中，存储媒体可与处理器成一体式。

相应地，本发明的一方面可包含体现用于延长LDO电压调节器的使用寿命的方法的计算机可读媒体。因此，本发明不限于所说明的实例，且任何用于执行本文中所描述的功能性的装置包含于本发明的方面中。

虽然以上揭示内容展示本发明的说明性方面，但应注意，在不脱离如所附权利要求书界定的本发明的范围的情况下，可在其中做出各种改变和修改。无需以任何特定次序来执行根据本文中所描述的本发明的方面的方法权利要求的功能、步骤和/或动作。此外，虽然可能以单数形式描述或主张本发明的元件，但除非明确陈述限于单数形式，否则也涵盖复数形式。

Claims (23)

1.一种低压降LDO电压调节器，其包括：

差分放大器，其包括第一输入晶体管和第二输入晶体管；以及

第一开关，其用以当所述LDO电压调节器非作用时选择性地耦合所述第一输入晶体管的栅极和所述第二输入晶体管的栅极。

2.根据权利要求1所述的LDO电压调节器，其中所述第一开关进一步经配置以当所述LDO电压调节器为作用时将所述第一输入晶体管的所述栅极从所述第二输入晶体管的所述栅极解耦。

3.根据权利要求1所述的LDO电压调节器，其进一步包括第二开关，所述第二开关用以当所述LDO电压调节器并不作用时将所述第二输入晶体管的所述栅极从所述LDO电压调节器的输出电压解耦，且当所述LDO电压调节器为作用时选择性地将所述第二输入晶体管的所述栅极耦合到所述LDO电压调节器的所述输出电压。

4.根据权利要求3所述的LDO电压调节器，其中所述第一开关和所述第二开关分别包括第一传输门和第二传输门。

5.根据权利要求1所述的LDO电压调节器，其中当所述LDO电压调节器并不作用时，所述LDO电压调节器被绕过或切断。

6.根据权利要求1所述的LDO电压调节器，其中所述第一输入晶体管的所述栅极耦合到参考电压。

7.根据权利要求1所述的LDO电压调节器，其中当所述LDO电压调节器并不作用时，所述第一和第二输入晶体管的阈值电压大体上相等。

8.根据权利要求1所述的LDO电压调节器，其进一步包括第二开关，所述第二开关用以当所述LDO电压调节器并不作用时将所述第一输入晶体管的所述栅极从参考电压解耦，且当所述LDO电压调节器为作用时选择性地将所述第一输入晶体管的所述栅极耦合到所述参考电压。

9.一种延长低压降LDO电压调节器的寿命的方法，所述方法包括：

当所述LDO电压调节器并不作用时，接通第一开关以选择性地耦合所述LDO电压调节器的差分放大器的第一输入晶体管的栅极和所述差分放大器的第二输入晶体管的栅极。

10.根据权利要求9所述的方法，其进一步包括当所述LDO电压调节器为作用时切断所述第一开关以将所述第一输入晶体管的所述栅极从所述第二输入晶体管的所述栅极解耦。

11.根据权利要求9所述的方法，其进一步包括当所述LDO电压调节器并不作用时切断第二开关以将所述第二输入晶体管的所述栅极从所述LDO电压调节器的输出电压解耦。

12.根据权利要求11所述的方法，其进一步包括当所述LDO电压调节器为作用时接通所述第二开关以选择性地将所述第二输入晶体管的所述栅极耦合到所述LDO电压调节器的所述输出电压。

13.根据权利要求9所述的方法，其包括当所述LDO电压调节器并不作用时绕过或切断所述LDO电压调节器。

14.根据权利要求9所述的方法，其包括将所述第一输入晶体管的所述栅极耦合到参考电压。

15.根据权利要求9所述的方法，其中当所述LDO电压调节器并不作用时，所述第一和第二输入晶体管的阈值电压大体上相等。

16.根据权利要求9所述的方法，其进一步包括当所述LDO电压调节器并不作用时切断第二开关以将所述第一输入晶体管的所述栅极从参考电压解耦。

17.根据权利要求16所述的方法，其进一步包括当所述LDO电压调节器为作用时接通所述第二开关以选择性地将所述第一输入晶体管的所述栅极耦合到所述参考电压。

18.一种设备，其包括：

用于放大的装置；以及

用于当所述用于放大的装置并不作用时选择性地耦合所述用于放大的装置的第一输入晶体管的栅极和所述用于放大的装置的第二输入晶体管的栅极的装置。

19.根据权利要求18所述的设备，其进一步包括用于当所述用于放大的装置作用时解耦所述第一输入晶体管的所述栅极和所述第二输入晶体管的所述栅极的装置。

20.根据权利要求18所述的设备，其进一步包括用于当所述用于放大的装置并不作用时将所述第二输入晶体管的所述栅极从所述用于放大的装置的输出电压解耦的装置。

21.根据权利要求20所述的设备，其进一步包括用于当所述用于放大的装置作用时选择性地将所述第二输入晶体管的所述栅极耦合到所述用于放大的装置的所述输出电压的装置。

22.根据权利要求18所述的设备，其进一步包括用于当所述用于放大的装置并不作用时将所述第一输入晶体管的所述栅极从参考电压解耦的装置。

23.根据权利要求22所述的设备，其进一步包括用于当所述用于放大的装置作用时选择性地将所述第一输入晶体管的所述栅极耦合到所述参考电压的装置。