CN107833838A - 一种气密性器件的高可靠性封装结构及其制造方法 - Google Patents

一种气密性器件的高可靠性封装结构及其制造方法 Download PDF

Info

Publication number
CN107833838A
CN107833838A CN201711171313.3A CN201711171313A CN107833838A CN 107833838 A CN107833838 A CN 107833838A CN 201711171313 A CN201711171313 A CN 201711171313A CN 107833838 A CN107833838 A CN 107833838A
Authority
CN
China
Prior art keywords
air
chip
packaging shell
tight packaging
high reliability
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711171313.3A
Other languages
English (en)
Other versions
CN107833838B (zh
Inventor
曹立强
孙鹏
金国庆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201711171313.3A priority Critical patent/CN107833838B/zh
Publication of CN107833838A publication Critical patent/CN107833838A/zh
Application granted granted Critical
Publication of CN107833838B publication Critical patent/CN107833838B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

本发明公开了一种气密性器件的高可靠性封装结构,包括:气密性封装管壳,所述气密性封装管壳包括空腔、环绕侧墙和底面;设置在所述气密性封装管壳的空腔内的芯片;将所述芯片焊盘电连接至所述气密性封装管壳底面管脚的导电焊线;覆盖于所述导电焊线表面的绝缘涂层,以及设置在所述气密性封装管壳环绕侧墙上的气密性盖板。

Description

一种气密性器件的高可靠性封装结构及其制造方法
技术领域
本发明涉及集成电路气密性封装技术领域,尤其涉及一种气密性器件的高可靠性封装结构及其制造方法。
背景技术
气密性封装就是利用不透气及防水材料制成的腔体,将电子器件与周围的环境隔离开,通过消除密封过程中来自封装腔体的水汽,并阻止在工作寿命阶段内器件封装周围潮气的侵入,使器件封装体获得良好的长期可靠性,气密性封装是高可靠性封装的基础。
微电子器件的封装从密封方面可以分为气密封装和非密封装。高等级集成电路和分立器件通常采用气密封装,多采用金属、陶瓷、玻璃封装腔体,内部为空腔结构,充有高纯氮气或其它惰性气体,也含有少量其它气体,当然也可以为真空,真空封装是气密性封装的一种。工业级和商业级器件通常采用塑封工艺,没有空腔,芯片是被聚合物材料整个包裹住,属于非气密封装。
总体上,气密封装元器件可靠性要比非气密封装高一个数量级以上,气密封装元器件一般按军用标准、宇航标准严格控制设计、生产、测试、检验等多个环节,失效率低,多用于高可靠应用领域。非密封器件,一般适用于环境条件较好,可靠性要求不太高的民用电子产品。
气密封装器件散热性好,环境适应性更强,军品级和宇航级元器件额定工作环境温度能达到-55℃~125℃。非气密封装器件散热较差,根据应用领域不同一般分为商业级和工业级,商业级额定工作环境温度为0℃~70℃,工业级额定工作环境温度为-40℃~85℃。
气密封装主要工艺步骤通常为背金芯片与陶瓷管壳焊接,焊线,封盖。芯片焊接与封盖均采用金锡预成型焊片Au80Sn20合金焊料,该焊料拥有抗氧化性强,抗蠕变性好,润湿性好,接头强度高及导热性能好等特点,主要用于光电子封装、高可靠性气密封装、大功率电子器件电路气密封装和芯片封装等。焊线采用稳定性及电气性能较好的金线焊接,微波器件通常选择楔形焊接,通过热与压力相结合的方式将芯片焊盘的一端连接到外部引线的另一端。
气密封装和工业及商业用途的非密封塑封封装工艺不同,焊线中间无塑封料填充保护,在军工及宇航高速、高冲击性系统下器件容易因外部环境运动导致焊线接触短路问题。
同时,气密封装元器件的空腔内部还是会含有少量水汽,中国军用标准和美国军用标准对气密封装元器件的空腔内部水汽含量都做了明确限制,规定内部水汽含量不能超过5000ppm。这是因为水汽含量高可能引起一些可靠性问题,包括内部化学污染,加速对内部金属的腐蚀,主要是对引线和没有钝化层保护的键合区的破坏,也可导致元器件绝缘性能下降或参数超差。低温下可引起继电器功能失效。由于内部水汽含量超标曾经引起多批元器件失效并导致极其严重的系统灾难。
气密性元器件因为散热性好、可靠性高,被广泛应用于军用产品及航天航空领域。但传统的气密性封装器件焊线后直接做封盖,应用于一些高速高冲击类环境中时,会因为外界环境的影响而容易导致器件内部的焊线变形接触,从而造成产品短路。如果在焊线后增加一道点胶埋线保护工艺,又会因环氧树脂在高温时产生气体挥发,造成器件内部污染,同时其与水汽还会引起化学和电化学的反应,生成电解质,从而进一步影响产品的电性能。因此,常规的点胶埋线工艺保护焊线也并不适合气密性封装器件产品。
因此,急需一种新型的气密性封装结构至少部分地解决上述现有技术中存在的问题。
发明内容
针对现有技术中存在的问题,根据本发明的一个实施例,提供一种气密性器件的高可靠性封装结构,包括:气密性封装管壳,所述气密性封装管壳包括空腔、环绕侧墙和底面;设置在所述气密性封装管壳的空腔内的芯片;将所述芯片焊盘电连接至所述气密性封装管壳底面管脚的导电焊线;覆盖于所述导电焊线表面的绝缘涂层,以及设置在所述气密性封装管壳环绕侧墙上的气密性盖板。
在本发明的一个实施例中,所述芯片的裸露表面及所述气密性封装管壳底面的裸露表面覆盖有绝缘涂层。
在本发明的一个实施例中,所述芯片通过焊料附连到所述气密性封装管壳底面,所述气密性盖板通过焊料附连到气密性封装管壳环绕侧墙上。
在本发明的一个实施例中,所述焊料为金锡焊料。
在本发明的一个实施例中,所述绝缘涂层的材料为常用的绝缘介质氧化硅、氮化硅或者绝缘有机物。
根据本发明的另一个实施例,提供一种气密性器件的高可靠性封装结构的制造方法,包括:提供气密性封装管壳;在封装管壳内焊接芯片;使用含有绝缘涂层的导电焊线引线键合将芯片焊盘电连接到气密性封装管壳上的管脚;以及对封装体进行封盖。
在本发明的另一个实施例中,所述的在封装管壳内焊接芯片的工艺条件包括:使用Au80Sn20焊料片作为焊料;同时使用氮气或氮气氢气的混合气体防止焊料氧化;焊接温度不高于320℃,最高温停留时间不超过30秒;以及焊接时进行4至6秒的震动。
在本发明的另一个实施例中,所述引线键合的工艺条件包括:键合温度设定为140℃至160℃;键合超声频率为150-220KHz,时间为20至40毫秒;以及键合压力为20至30克。
在本发明的另一个实施例中,所述的对封装体进行封盖方法为平行峰焊、激光熔焊或真空回流焊。
根据本发明的又一个实施例,提供一种气密性器件的高可靠性封装结构的制造方法,包括:提供气密性封装管壳;在封装管壳内焊接芯片;通过引线键合将芯片焊盘电连接到气密性封装管壳上的管脚;在引线、芯片外漏表面、气密性封装管壳底面的外漏表面上形成绝缘涂层;以及对封装体进行封盖。
在本发明的又一个实施例中,所述的在引线、芯片外漏表面、气密性封装管壳底面的外漏表面上形成绝缘涂层的方法包括化学气相沉积或物理气相沉积。
本发明在一种气密性器件的高可靠性封装结构中,通过在气密性封装的焊线表面沉积一层绝缘涂层材料,一方面解决了器件在系统中不会因为高速、高冲击环境下焊线接触而短接不良的缺陷;另一方面又不需要采用常规的埋线工艺使用大量的环氧树脂胶水,避免在高温环境中水汽的挥发而导致器件污染及电化学腐蚀等问题。
附图说明
为了进一步阐明本发明的各实施例的以上和其它优点和特征,将参考附图来呈现本发明的各实施例的更具体的描述。可以理解,这些附图只描绘本发明的典型实施例,因此将不被认为是对其范围的限制。在附图中,为了清楚明了,相同或相应的部件将用相同或类似的标记表示。
图1示出根据本发明的一个实施例的一种气密性器件的高可靠性封装结构100的剖面示意图。
图2示出根据本发明的另一个实施例的一种气密性器件的高可靠性封装结构200的剖面示意图。
图3A至图3D示出根据本发明的一个实施例形成一种气密性器件的高可靠性封装结构100的过程剖面示意图。
图4示出的是根据本发明的一个实施例形成一种气密性器件的高可靠性封装结构100的流程图。
图5A至图5E示出根据本发明的一个实施例形成一种气密性器件的高可靠性封装结构200的过程剖面示意图。
图6示出的是根据本发明的一个实施例形成一种气密性器件的高可靠性封装结构200的流程图。
具体实施方式
在以下的描述中,参考各实施例对本发明进行描述。然而,本领域的技术人员将认识到可在没有一个或多个特定细节的情况下或者与其它替换和/或附加方法、材料或组件一起实施各实施例。在其它情形中,未示出或未详细描述公知的结构、材料或操作以免使本发明的各实施例的诸方面晦涩。类似地,为了解释的目的,阐述了特定数量、材料和配置,以便提供对本发明的实施例的全面理解。然而,本发明可在没有特定细节的情况下实施。此外,应理解附图中示出的各实施例是说明性表示且不一定按比例绘制。
在本说明书中,对“一个实施例”或“该实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。在本说明书各处中出现的短语“在一个实施例中”并不一定全部指代同一实施例。
需要说明的是,本发明的实施例以特定顺序对工艺步骤进行描述,然而这只是为了方便区分各步骤,而并不是限定各步骤的先后顺序,在本发明的不同实施例中,可根据工艺的调节来调整各步骤的先后顺序。
本发明提供的一种气密性器件的高可靠性封装结构,通过在气密性封装的焊线表面沉积一层绝缘涂层材料,一方面解决了器件在系统中不会因为高速、高冲击环境下焊线接触而短接不良的缺陷;另一方面又不需要采用常规的埋线工艺使用大量的环氧树脂胶水,避免在高温环境中水汽的挥发而导致器件污染及电化学腐蚀等问题。
下面结合图1来详细描述根据本发明的一个实施例的一种气密性器件的高可靠性封装结构。图1示出根据本发明的一个实施例的一种气密性器件的高可靠性封装结构100的剖面示意图。如图1所示,该气密性器件的高可靠性封装结构100进一步包括气密性封装管壳110;芯片130;导电焊线140以及气密性封装盖板160。
气密性封装管壳110具有可容纳芯片130及导电焊线140的空腔111、环绕侧墙112以及具有管脚(图中未示出)且用于承载芯片130的底面113。
气密性封装管壳110的材料可以选择陶瓷、金属、玻璃以及硅等。
芯片130通过金锡焊料片120(一般采用金锡预成型焊片Au80Sn20合金焊料)键合到气密性封装管壳110的底面113对应区域。
导电焊线140电连接芯片焊盘(图中未示出)到封装管壳110底面113上的对应管脚(图中未示出),导电焊线140的表面覆盖有绝缘涂层141,绝缘涂层141起到在封装体高速、高冲击环境下,导电焊线140相互碰撞接触后不会发生短路的作用。导电焊线140的表面覆盖的绝缘涂层141一般通过化学镀、物理或化学气相沉积(PVD或CVD)等工艺形成,其他薄膜沉积或形成工艺,以及涂层制造工艺也可以作为导电焊线140的表面覆盖的绝缘涂层141的制造工艺。绝缘涂层141的材料为常用的绝缘介质氧化硅、氮化硅或者绝缘有机物。
导电焊线140将芯片焊盘连接到封装管壳110底面113上的对应管脚,导电焊丝一般为金线,其键合到焊盘上需要热量、超声与键合力的同步进行。温度设定为140℃至160℃,优选为150℃,超声频率一般为150-220KHz,超声时间控制在20-40ms,压力一般为20-30g。金线与芯片焊盘上的金层发生金属间的原子相互扩散,保证了稳定的连接;金线与封装管壳的对应管脚的键合工艺类似。
密性封装盖板160通过金锡焊料片150(与,金锡焊料片120类似,一般采用金锡预成型焊片Au80Sn20合金焊料)键合到气密性封装管壳110的环绕侧墙112的顶面,形成良好的气密性封装体。常用的封盖方式为平行峰焊,激光熔焊,真空回流焊等,封盖后内部气压均低于101kPa,且高温密封有利于降低内部水汽含量,因为300摄氏度以上的封盖高温不仅能很好的使水汽排除而且此温度下气氛中的水汽含量很低。
图2示出根据本发明的另一个实施例的一种气密性器件的高可靠性封装结构200的剖面示意图。如图2所示,该气密性器件的高可靠性封装结构200进一步包括气密性封装管壳210;芯片230;导电焊线240以及气密性封装盖板270。
与图1所示的一种气密性器件的高可靠性封装结构100所不同的是,图2所示实施例的气密性器件的高可靠性封装结构200的绝缘涂层250除了覆盖于导电焊线240的表面之外,还覆盖于芯片230的上表面、气密性封装管壳的210的底面213的裸露表面。本实施例中的绝缘涂层,可包含对焊线、焊接区域、裸露焊垫的同时保护,提升器件整体的可靠性能。绝缘涂层250的材料为常用的绝缘介质氧化硅、氮化硅或者绝缘有机物。
绝缘涂层250与前述实施例中的绝缘涂层141类似,也是在封装体高速、高冲击环境下,起到使导电焊线240相互碰撞接触或者与其他地方接触后不会发生短路的作用。本实施例中的绝缘涂层250一般通过物理或化学气相沉积(PVD或CVD)等工艺形成。
下面结合图3A至图3D以及图4来详细描述形成一种气密性器件的高可靠性封装结构100的过程。图3A至图3D示出根据本发明的一个实施例形成一种气密性器件的高可靠性封装结构100的过程剖面示意图。图4示出的是根据本发明的一个实施例形成一种气密性器件的高可靠性封装结构100的流程图400。
首先,在步骤401,如图3A所示,提供气密性封装管壳110。气密性封装管壳110的材料可以选择陶瓷、金属、玻璃和/或硅等。气密性封装管壳110具有可容纳芯片及导电焊线的空腔111、环绕侧墙112以及具有管脚(图中未示出)且用于承载芯片的底面113。
接下来,在步骤402,如图3B所示,在封装管壳内焊接芯片130。芯片130通过金锡焊料片120(一般采用金锡预成型焊片Au80Sn20合金焊料)键合到气密性封装管壳110的底面113中的对应区域。芯片130一般为背金芯片,封装管壳一般为陶瓷管壳,背金芯片与陶瓷管壳做焊接。具体的一种焊接工艺如下:将载体放置在加热装置表面时,需要等待至载体温度稳定;同时,需要使用氮气(N2)或氮气(N2)/氢气(H2)(90/10)的混合气体保护在载体表面,用来防止焊料氧化;使用Au80Sn20焊料片作为焊料,焊料熔融温度为280℃;焊接时,需确保焊接的最高温度不要超过320℃,最高温度下停留时间不要超过30秒;在焊料融化过程中需要5秒左右的时间进行震动,来保证焊料充分平铺在两者之间,减小空洞率。
接下来,在步骤403,如图3C所示,使用含有绝缘涂层141的导电焊线140,引线键合电连接芯片焊盘到封装管壳的管脚。
绝缘涂层141覆盖于导电焊线140的表面,绝缘涂层141起到在封装体高速、高冲击环境下,导电焊线140相互碰撞接触后不会发生短路。导电焊线140的表面覆盖的绝缘涂层141一般在引线键合工艺开始之前通过化学镀、物理或化学气相沉积(PVD或CVD)等工艺形成,其他薄膜沉积或形成工艺,以及涂层制造工艺也可以作为导电焊线140的表面覆盖的绝缘涂层141的制造工艺。
导电焊线140连接芯片焊盘到封装管壳110底面113上的对应管脚,导电焊线一般为金线,其键合到焊盘上需要热量、超声与键合力的同步进行。温度设定为140℃至160℃,优选为150℃,超声频率一般为150-220KHz,超声时间控制在20-40ms,压力一般为20-30g。金线与芯片焊盘上的金层发生金属间的原子相互扩散,保证了稳定的连接;金线与封装管壳的对应管脚的键合工艺与金线与焊盘的键合工艺类似。
最后,在步骤404,如图3D所示,对封装体进行封盖。在该步骤中,将密性封装盖板160通过金锡焊料片150(与金锡焊料片120类似,一般采用金锡预成型焊片Au80Sn20合金焊料)键合到气密性封装管壳110的环绕侧墙112的顶面,形成良好的气密性封装体。常用的封盖方式为平行峰焊,激光熔焊,真空回流焊等,封盖后内部气压均低于101kPa,且高温密封有利于降低内部水汽含量,因为300摄氏度以上的封盖高温不仅能很好的使水汽排除而且此温度下气氛中的水汽含量很低。
本发明的另一个实施例形成一种气密性器件的高可靠性封装结构200的过程,与上述第一实施例形成一种气密性器件的高可靠性封装结构100的过程稍有不同。
下面结合图5A至图5E以及图6来详细描述形成一种气密性器件的高可靠性封装结构200的过程。图5A至图5E示出根据本发明的一个实施例形成一种气密性器件的高可靠性封装结构200的过程剖面示意图。图6示出的是根据本发明的一个实施例形成一种气密性器件的高可靠性封装结构200的流程图600。
首先,在步骤601,如图5A所示,提供气密性封装管壳210。气密性封装管壳210的材料可以选择陶瓷、金属、玻璃以及硅等。气密性封装管壳210具有可容纳芯片及导电焊线的空腔211、环绕侧墙212以及具有管脚(图中未示出)且用于承载芯片的底面213。
接下来,在步骤602,如图5B所示,在封装管壳内焊接芯片230。芯片230通过金锡焊料片220(一般采用金锡预成型焊片Au80Sn20合金焊料)键合到气密性封装管壳210的底面213中的对应区域。芯片230一般为背金芯片,封装管壳一般为陶瓷管壳,背金芯片与陶瓷管壳做焊接。具体的一种焊接工艺如下:将载体放置在加热装置表面时,需要等待至载体温度稳定;同时,需要使用氮气(N2)或氮气(N2)/氢气(H2)(90/10)的混合气体保护在载体表面,用来防止焊料氧化;使用Au80Sn20焊料片作为焊料,焊料熔融温度为280℃;焊接时,需确保焊接的最高温度不要超过320℃,最高温度下停留时间不要超过30秒;在焊料融化过程中需要5秒左右的时间进行震动,来保证焊料充分平铺在两者之间,减小空洞率。
接下来,在步骤603,如图5C所示,使用导电焊线240,引线键合电连接芯片焊盘到封装管壳的管脚。
导电焊线240连接芯片焊盘到封装管壳210底面213上的对应管脚,导电焊线240一般为金线,其键合到焊盘上需要热量、超声与键合力的同步进行。温度设定为140℃至160℃,优选为150℃,超声频率一般为150-220KHz,超声时间控制在20-40ms,压力一般为20-30g。金线与芯片焊盘上的金层发生金属间的原子相互扩散,保证了稳定的连接;金线与封装管壳的对应管脚的键合工艺与金线与焊盘的键合工艺类似。
接下来,在步骤604,如图5D所示,沉积形成绝缘涂层250。绝缘涂层250一般通过物理或化学气相沉积(PVD或CVD)等工艺形成,均匀覆盖于导电焊线240的表面、芯片230的上表面以及气密性封装管壳的210的底面213的裸露表面上。绝缘涂层250的材料为常用的绝缘介质氧化硅、氮化硅或者绝缘有机物。
绝缘涂层250的作用是在封装体高速、高冲击环境下,起到使导电焊线240相互碰撞接触或者与其他地方接触后不会发生短路的作用。采用本实施例中的方法形成绝缘涂层,可包含对焊线,焊接区域,裸露焊垫同时保护,提升器件整体的可靠性能。
最后,在步骤605,如图5E所示,对封装体进行封盖。在该步骤中,将密性封装盖板270通过金锡焊料片260(与金锡焊料片220类似,一般采用金锡预成型焊片Au80Sn20合金焊料)键合到气密性封装管壳210的环绕侧墙212的顶面,形成良好的气密性封装体。常用的封盖方式为平行峰焊,激光熔焊,真空回流焊等,封盖后内部气压均低于101kPa,且高温密封有利于降低内部水汽含量,因为300摄氏度以上的封盖高温不仅能很好的使水汽排除而且此温度下气氛中的水汽含量很低。
本发明提供的一种气密性器件的高可靠性封装结构,通过在气密性封装的焊线表面沉积一层绝缘涂层材料,一方面解决了器件在系统中不会因为高速、高冲击环境下焊线接触而短接不良的缺陷;另一方面又不需要采用常规的埋线工艺使用大量的环氧树脂胶水,避免在高温环境中水汽的挥发而导致器件污染及电化学腐蚀等问题。
尽管上文描述了本发明的各实施例,但是,应该理解,它们只是作为示例来呈现的,而不作为限制。对于相关领域的技术人员显而易见的是,可以对其做出各种组合、变型和改变而不背离本发明的精神和范围。因此,此处所公开的本发明的宽度和范围不应被上述所公开的示例性实施例所限制,而应当仅根据所附权利要求书及其等同替换来定义。

Claims (10)

1.一种气密性器件的高可靠性封装结构,包括:
气密性封装管壳,所述气密性封装管壳包括空腔、环绕侧墙和底面;
设置在所述气密性封装管壳的空腔内的芯片;
将所述芯片焊盘电连接至所述气密性封装管壳底面管脚的导电焊线;
覆盖于所述导电焊线表面的绝缘涂层,以及
设置在所述气密性封装管壳环绕侧墙上的气密性盖板。
2.如权利要求1所述的气密性器件的高可靠性封装结构,其特征在于,所述芯片的裸露表面及所述气密性封装管壳底面的裸露表面覆盖有绝缘涂层。
3.如权利要求1所述的气密性器件的高可靠性封装结构,其特征在于,所述芯片通过焊料附连到所述气密性封装管壳底面,所述气密性盖板通过焊料附连到气密性封装管壳环绕侧墙上。
4.如权利要求3所述的气密性器件的高可靠性封装结构,其特征在于,所述焊料为金锡焊料。
5.如权利要求1所述的气密性器件的高可靠性封装结构,其特征在于,所述绝缘涂层的材料为常用的绝缘介质氧化硅、氮化硅或者绝缘有机物。
6.一种气密性器件的高可靠性封装结构的制造方法,包括:
提供气密性封装管壳;
在封装管壳内焊接芯片;
使用含有绝缘涂层的导电焊线引线键合将芯片焊盘电连接到气密性封装管壳上的管脚;以及
对封装体进行封盖。
7.如权利要求6所述的方法,其特征在于,所述的在封装管壳内焊接芯片的工艺条件包括:
使用Au80Sn20焊料片作为焊料;
同时使用氮气或氮气氢气的混合气体防止焊料氧化;
焊接温度不高于320℃,最高温停留时间不超过30秒;以及
焊接时进行4至6秒的震动。
8.如权利要求6所述的方法,其特征在于,所述引线键合的工艺条件包括:
键合温度设定为140℃至160℃;
键合超声频率为150-220KHz,时间为20至40毫秒;以及
键合压力为20至30克。
9.如权利要求6所述的方法,其特征在于,所述的对封装体进行封盖方法为平行峰焊、激光熔焊或真空回流焊。
10.一种气密性器件的高可靠性封装结构的制造方法,包括:
提供气密性封装管壳;
在封装管壳内焊接芯片;
通过引线键合将芯片焊盘电连接到气密性封装管壳上的管脚;
在引线、芯片外漏表面、气密性封装管壳底面的外漏表面上形成绝缘涂层;以及
对封装体进行封盖。
CN201711171313.3A 2017-11-22 2017-11-22 一种气密性器件的高可靠性封装结构及其制造方法 Active CN107833838B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711171313.3A CN107833838B (zh) 2017-11-22 2017-11-22 一种气密性器件的高可靠性封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711171313.3A CN107833838B (zh) 2017-11-22 2017-11-22 一种气密性器件的高可靠性封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN107833838A true CN107833838A (zh) 2018-03-23
CN107833838B CN107833838B (zh) 2019-10-18

Family

ID=61653281

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711171313.3A Active CN107833838B (zh) 2017-11-22 2017-11-22 一种气密性器件的高可靠性封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN107833838B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112938888A (zh) * 2021-02-01 2021-06-11 南京理工大学 具有应力调节的mems传感器芯片封装结构与方法
CN112938889A (zh) * 2021-02-01 2021-06-11 南京理工大学 基于图形化金锡焊的mems惯性传感器低应力封装结构及方法
CN114823364A (zh) * 2021-04-19 2022-07-29 江苏博睿光电股份有限公司 一种气密封装方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1123469A (zh) * 1994-09-01 1996-05-29 株式会社日立制作所 半导体器件
US20090102067A1 (en) * 2006-03-23 2009-04-23 Nxp B.V. Electrically enhanced wirebond package
CN101452895A (zh) * 2007-12-03 2009-06-10 松下电器产业株式会社 半导体装置及其制造中使用的树脂粘接材料
CN101553918A (zh) * 2005-10-24 2009-10-07 飞思卡尔半导体公司 半导体结构以及组装方法
EP2259309A2 (en) * 2009-06-03 2010-12-08 Honeywell International Inc. Integrated circuit package including a thermally and electrically conductive package lid
CN103224218A (zh) * 2013-04-12 2013-07-31 华中科技大学 一种mems器件的封装方法
CN204303873U (zh) * 2014-12-25 2015-04-29 南京中旭电子科技有限公司 一种霍尔片式集成电路的气密性封装结构
CN106449542A (zh) * 2016-08-26 2017-02-22 深圳市五矿发光材料有限公司 一种视窗气密无硅胶的半导体发光芯片的封装结构
CN206022424U (zh) * 2016-08-24 2017-03-15 重庆鹰谷光电股份有限公司 空封型贴片式发光二极管

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1123469A (zh) * 1994-09-01 1996-05-29 株式会社日立制作所 半导体器件
CN101553918A (zh) * 2005-10-24 2009-10-07 飞思卡尔半导体公司 半导体结构以及组装方法
US20090102067A1 (en) * 2006-03-23 2009-04-23 Nxp B.V. Electrically enhanced wirebond package
CN101452895A (zh) * 2007-12-03 2009-06-10 松下电器产业株式会社 半导体装置及其制造中使用的树脂粘接材料
EP2259309A2 (en) * 2009-06-03 2010-12-08 Honeywell International Inc. Integrated circuit package including a thermally and electrically conductive package lid
CN103224218A (zh) * 2013-04-12 2013-07-31 华中科技大学 一种mems器件的封装方法
CN204303873U (zh) * 2014-12-25 2015-04-29 南京中旭电子科技有限公司 一种霍尔片式集成电路的气密性封装结构
CN206022424U (zh) * 2016-08-24 2017-03-15 重庆鹰谷光电股份有限公司 空封型贴片式发光二极管
CN106449542A (zh) * 2016-08-26 2017-02-22 深圳市五矿发光材料有限公司 一种视窗气密无硅胶的半导体发光芯片的封装结构

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112938888A (zh) * 2021-02-01 2021-06-11 南京理工大学 具有应力调节的mems传感器芯片封装结构与方法
CN112938889A (zh) * 2021-02-01 2021-06-11 南京理工大学 基于图形化金锡焊的mems惯性传感器低应力封装结构及方法
CN114823364A (zh) * 2021-04-19 2022-07-29 江苏博睿光电股份有限公司 一种气密封装方法

Also Published As

Publication number Publication date
CN107833838B (zh) 2019-10-18

Similar Documents

Publication Publication Date Title
CN107833838B (zh) 一种气密性器件的高可靠性封装结构及其制造方法
CN104201113B (zh) 系统级封装的气密性密封结构及其制造方法
JP2008505768A (ja) Memsパッケージ用に低温で形成される、耐熱性を有する気密封止部
US8021906B2 (en) Hermetic sealing and electrical contacting of a microelectromechanical structure, and microsystem (MEMS) produced therewith
CN1199504A (zh) 玻璃/金属管壳及其制造方法
CN102928150B (zh) 一种无引线封装的金属薄膜压力传感器及其制备方法
CN104576905A (zh) 芯片安装方法以及芯片封装体
CN114823364B (zh) 一种气密封装方法
CN106449371A (zh) 等离子体清洗方法、封装方法、功率模块和空调器
JP5537119B2 (ja) 蓋体並びに蓋体の製造方法および電子装置の製造方法
CN207788042U (zh) 一种放热焊接杯及放热焊接胶囊
CN110707199A (zh) 一种深紫外led器件及其封装方法
CA1201211A (en) Hermetically sealed semiconductor casing
CN202956242U (zh) 一种无引线封装的金属薄膜压力传感器
JPS5921171B2 (ja) 半導体装置の密封方法
US2965818A (en) Manufacture of semiconductor rectifier devices
JPS5863826A (ja) 半導体圧力変換器
CN218822876U (zh) 一种电容压力传感器芯体
JP3752462B2 (ja) 電子部品収納用容器
US3210459A (en) Hermetic seal for semiconductor devices
JP4471635B2 (ja) 燃料改質器収納用容器
CN212011595U (zh) 一种适用平行封焊的无氧铜壳体结构
JP2631397B2 (ja) 半導体素子収納用パッケージ
JP2001068575A (ja) 半導体装置用のシールリングとそれを用いた半導体装置の製造方法
JP2740605B2 (ja) 半導体素子収納用パッケージの製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant