CN107818799B - 具有背侧阻抗控制结构的柔性动态回路 - Google Patents

具有背侧阻抗控制结构的柔性动态回路 Download PDF

Info

Publication number
CN107818799B
CN107818799B CN201710821793.7A CN201710821793A CN107818799B CN 107818799 B CN107818799 B CN 107818799B CN 201710821793 A CN201710821793 A CN 201710821793A CN 107818799 B CN107818799 B CN 107818799B
Authority
CN
China
Prior art keywords
impedance control
flexible
control structures
dynamic loop
traces
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710821793.7A
Other languages
English (en)
Other versions
CN107818799A (zh
Inventor
托德·M·拉默斯
安德鲁·R·莫茨柯
周·辰·洛
马修·S·格雷夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seagate Technology LLC
Original Assignee
Seagate Technology LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seagate Technology LLC filed Critical Seagate Technology LLC
Publication of CN107818799A publication Critical patent/CN107818799A/zh
Application granted granted Critical
Publication of CN107818799B publication Critical patent/CN107818799B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/54—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head into or out of its operative position or across tracks
    • G11B5/55—Track change, selection or acquisition by displacement of the head
    • G11B5/5521—Track change, selection or acquisition by displacement of the head across disk tracks
    • G11B5/5526—Control therefor; circuits, track configurations or relative disposition of servo-information transducers and servo-information tracks for control thereof
    • G11B5/553—Details
    • G11B5/5547—"Seek" control and circuits therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/4806—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed specially adapted for disk drive assemblies, e.g. assembly prior to operation, hard or flexible disk drives
    • G11B5/4846—Constructional details of the electrical connection between arm and support
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/012—Recording on, or reproducing or erasing from, magnetic disks
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/02—Recording, reproducing, or erasing methods; Read, write or erase circuits therefor
    • G11B5/09—Digital recording
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
    • G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
    • G11B5/58—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following
    • G11B5/596—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head for the purpose of maintaining alignment of the head relative to the record carrier during transducing operation, e.g. to compensate for surface irregularities of the latter or for track following for track following on disks
    • G11B5/59605—Circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0253—Impedance adaptations of transmission lines by special lay-out of power planes, e.g. providing openings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H05K1/0227—Split or nearly split shielding or ground planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09727—Varying width along a single conductor; Conductors or pads having different widths

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明题为“具有背侧阻抗控制结构的柔性动态回路”。本专利申请涉及具有背侧阻抗控制结构的柔性动态回路。本发明描述了用于具有减小的阻抗的柔性动态回路的系统和方法。所述柔性动态回路可从前置放大器向另一设备诸如硬盘驱动器供应电流。在一个实施方案中，柔性动态回路包括具有迹线组的柔性结构。所述柔性动态回路还可包括位于所述柔性结构上并且垂直于所述柔性结构的弯曲半径的阻抗控制结构组，其中所述阻抗控制结构组更改所述迹线组中的至少一些遇到的阻抗水平。所述阻抗控制结构中的一些可交错。所述柔性动态回路还可包括在所述阻抗控制结构组上形成的覆盖层，所述覆盖层可利用穿孔形成图案。所述柔性动态回路还可包括一个或多个连接所述阻抗控制结构中的一些的柔性轨道。

Description

具有背侧阻抗控制结构的柔性动态回路
技术领域
本公开涉及用于在磁盘驱动器中经由阻抗控制结构提供柔性动态回路的方法和系统。
背景技术
发明内容
本公开涉及在磁盘驱动器中经由阻抗控制结构提供柔性动态回路的装置、系统和方法。在一些实施方案中，本公开的系统和方法可减小柔性动态回路所需的基板面并且可增大柔性动态回路的柔性。
对于柔性动态回路已有描述。柔性动态回路的一个示例可包括其上具有迹线组和阻抗控制结构组的柔性结构。可将阻抗控制结构组取向成大致垂直于柔性结构的弯曲半径，其中阻抗控制结构组更改迹线组中的至少一些遇到的阻抗水平。
柔性动态回路还可包括在阻抗控制结构组上形成的覆盖层。覆盖层可利用穿孔形成图案。柔性动态回路还可包括在迹线组与阻抗控制结构组之间形成的柔性层。
在一些示例中，阻抗控制结构组还包括第一阻抗控制结构组和和第二阻抗控制结构组。第二阻抗控制结构组相对于第一阻抗控制结构组沿柔性结构的长度交错。柔性动态回路还可包括至少一个连接阻抗控制结构组中的至少一些的柔性轨道，其中该至少一个柔性轨道沿柔性结构的长度形成。
在另外的示例中，柔性动态回路还可包括在迹线组上形成的第一聚酰亚胺覆盖层以及围绕迹线组且在第一聚酰亚胺覆盖层下方形成的第一粘合剂层。柔性结构还可包括在迹线组与阻抗控制结构组之间形成的中间层。柔性动态回路还可包括围绕阻抗控制结构组形成的第二粘合剂层以及在第二粘合剂层上形成的第二聚酰亚胺覆盖层。
阻抗控制结构组可通过将某个波长处的频率成分中的电陷波除以二，从而高于迹线组的差分路径的频率来更改阻抗水平。
在一些示例中，阻抗控制结构组中的每一者以一定距离相隔布置，使得柔性动态回路的机械刚度低于刚度阈值。迹线组可被分组成差分对并且每个阻抗控制结构的长度可长于迹线差分对覆盖的柔性结构的区域。在一些示例中，柔性动态回路的第一端部通信耦接硬盘驱动器的电路，柔性动态回路的第二端部通信耦接通道前置放大器。
两个相邻的阻抗控制结构可间隔一定窗口百分比，其中窗口百分比是阻抗控制结构的宽度对两个相邻阻抗控制结构之间间距的比率。柔性动态回路还可包括在迹线组中的至少一些上形成的隆起块，其中每个隆起块覆盖阻抗控制结构组的一个阻抗控制结构。
还描述了存储系统装置。存储系统装置可包括向存储装置供应电流的前置放大器以及存储装置的片上系统(SOC)。存储系统装置还可包括将前置放大器连接到SOC的柔性动态回路。柔性动态回路还可包括其上具有迹线组和阻抗控制结构组的柔性结构。可将阻抗控制结构组取向成大致垂直于柔性结构的弯曲半径，其中阻抗控制结构组更改迹线组中的至少一些遇到的阻抗水平。
存储系统装置还可包括在阻抗控制结构组上形成的覆盖层，其中覆盖层利用穿孔形成图案。在一些示例中，阻抗控制结构组还包括第一阻抗控制结构组和第二阻抗控制结构组，其中第二阻抗控制结构组相对于第一阻抗控制结构组沿柔性结构的长度交错，其中阻抗控制结构组中的每一者以一定距离隔开布置，使得柔性动态回路的机械刚度低于刚度阈值。
存储系统装置还可包括至少一个连接阻抗控制结构组中的至少一些的柔性轨道，其中该至少一个柔性轨道沿柔性结构的长度形成。存储系统装置还可包括在迹线组上形成的第一聚酰亚胺覆盖层、围绕迹线组且第一聚酰亚胺覆盖层下方形成的第一粘合剂层、在迹线组与阻抗控制结构组之间形成的中间层、围绕阻抗控制结构组形成的第二粘合剂层，以及在第二粘合剂层上形成的第二聚酰亚胺覆盖层。
本文还描述了一些方法。一个示例方法包括经由耦接在前置放大器与SOC之间的柔性动态回路将电流从前置放大器传输到磁盘驱动器的SOC，以及经由在柔性动态回路上形成的多个阻抗控制结构至少部分地控制由于该电流在柔性动态回路中产生的阻抗。至少部分地控制柔性动态回路中的阻抗还可包括减小柔性动态回路中多条迹线中的阻抗。
前文已经相当广泛地概述了根据本公开的示例的特征结构和技术优点，使得可以更好地理解以下具体实施方式。下面将描述其它特征结构和优点。本发明所公开的概念和具体示例可以容易地用作修改或设计用于实施本公开相同目的的其它结构的基础。此类等同的结构仍然属于所附权利要求书的范围。当结合附图考虑时，从下面的具体实施方式可以更好地理解本发明所公开概念的特征(包括其组织和操作方法)以及相关优点。每个附图仅用于例示和描述目的，并不作为对权利要求书限制的定义。
附图说明
参考以下附图可以进一步理解本公开的性质和优点。在附图中，类似的部件或特征结构可以具有相同的参考标号。此外，同一类型的各种部件可以通过在第一参考标号后面加上短划线和可以区分类似部件的第二标号来进行区分。然而，针对各种部件讨论的特征结构，包括具有短划线和第二参考标号的部件，可以适用于其它类似部件。如果在说明书中仅使用第一参考标号，则该描述适用于具有相同第一参考标号的任何一个类似部件，而与第二参考标号无关。
图1是根据各种实施方案的系统示例的图；
图2示出了根据本公开的各个方面的设备的图；
图3示出了根据本公开的各个方面的系统的图；
图4A至图4D示出了根据本公开的各个方面具有阻抗控制结构的柔性动态回路的示例；
图5A至图5F示出了根据本公开的各个方面具有阻抗控制结构的柔性动态回路的其它示例；
图6A至图6C示出了根据本公开的各个方面的柔性动态回路的迹线和阻抗控制结构的示例；
图7A至图7D示出了根据本公开的各个方面具有阻抗控制结构和利用穿孔形成图案的覆盖层的柔性动态回路的示例；
图8是示出根据本公开的各个方面的方法示例的流程图。
具体实施方式
下文整体涉及磁盘驱动器中片上系统(SOC)与前置放大器之间的互连，具体涉及柔性动态回路。柔性动态回路可将磁盘驱动器的磁头堆组件(HSA)连接到驱动器控制器。柔性动态回路可连接到带SOC的HSA上的前置放大器，其中SOC可包括驱动器控制器。
随着SOC与前置放大器之间的互连数目增大，可用的基板面不会扩展。该互连路径的一个瓶颈在于被称为柔性动态回路的区域，柔性动态回路从与印刷电路板组件(PCBA)配合的连接器延伸到HSA。柔性动态回路的机械设计可能对正确的驱动操作和伺服性能有非常具体的影响。由于机械尺寸和形状固定，对于物理上存在于可用基板面中的互连数目有硬性限制。然而，在大多数情况下无法在使用最小制造迹线的同时保持性能和可靠性。例如，需要音圈电机(VCM)和电源线为足够的尺寸，以承载所需电流并且允许低阻抗和低电感供电路径。另外，高数据速率读/写信号线具有特定带宽和阻抗要求，用于决定信号路径有背衬部分和无背衬部分的特定迹线尺寸和间隔。这些限制对可添加以支持额外读写功能的功能性高频差分对的数目进行限制。
本公开的技术适于具有阻抗控制结构的柔性动态回路。这样可减小迹线的宽度，尤其是对于高速差分对。在一些示例中，阻抗控制结构可为双层铜柔性电路。第二层上的周期性阻抗控制结构可为铜(Cu)，增加了额外的电容，由此使得迹线宽度减小。这在柔性动态回路上节省了大量空间。
在一些示例中，阻抗控制结构沿柔性动态回路的长度可为不连续的。可对阻抗控制结构的尺寸、数目、位置和设计进行选择，以满足机械量度诸如刚度并且符合任何多方面可靠性需求。阻抗控制结构可垂直于柔性动态回路的弯曲半径布置。该几何形状可减小可能因动态回路弯曲中的额外材料造成的增大刚度。将阻抗控制结构间隔开并在材料中策略性地加入孔和其它材料不连续部分可提供额外的弯曲自由度。
阻抗控制结构周期性的设计可部分基于电气性能与机械需求之间的平衡。例如，可设置或调节相邻阻抗控制结构之间的间隔(在本文称为间距窗或简称为间距)，使得由半波长(λ/2)处的阻抗不连续导致的频率成分中的电陷波可在差分路径的带宽之上。另外，可选择间距和阻抗控制结构的宽度，以最大化宽度和阻抗平坦度。为了保持较高的机械性能，阻抗控制结构可间隔开足够远以保持符合机械刚度要求。应力可与阻抗控制结构的间距成反比。
为了避免材料剥落和搬运损坏，阻抗控制结构可包含在第二覆盖层内。该附加层可增大刚度并且还可更改柔性动态回路的中性轴。在一些示例中，在覆盖层中提供周期性的冲出狭槽以减小柔性动态回路中的刚度。冲出狭槽可为完全或部分宽度的以允许弯曲。其它技术可包括在覆盖层上冲出蜂窝图案以减小刚度，但仍对阻抗控制结构提供保护。该设计可在保护阻抗控制结构背侧以减小刚度与同时避免穿孔带来的折痕效果之间做出权衡。
图1是可实施本发明系统和方法的系统100的示例的图。系统100可包括磁盘110、磁头堆组件120和柔性动态回路130。磁盘110可为硬盘驱动器、任何类型的磁性存储装置或混合驱动器。磁盘110可为叠瓦式磁记录(SMR)驱动器、任何使用多传感器磁记录(MSMR)与热辅助磁记录(HAMR)的小外形驱动器，或者使用MSMR或多个读取、写入或其它高速信号线的任何其它组合的任何外形的驱动器。在一些实施方案中，本文所述的系统和方法可在单个磁盘110上执行。在一些情况下，本文所述的系统和方法可结合多个存储装置或存储装置网络使用。
磁头堆组件120可经由柔性动态回路130中的迹线接收磁盘110的读写操作、控制信号以及电力。可将迹线配对成差分对。柔性动态回路130还连接到可能包括或耦接到驱动器控制器的PCBA。磁头堆组件120可自由移动到磁盘110上的不同位置。因此，柔性动态回路130能够移动以适应HSA 120的移动。
柔性动态回路130可包括具有迹线组的柔性结构。柔性动态回路130还可包括位于柔性结构上并且垂直于柔性结构弯曲半径的阻抗控制结构组，其中阻抗控制结构组更改迹线组中的至少一些遇到的阻抗水平。通过使用不抑制柔性弯曲机械性能的双层阻抗控制结构(例如铜)，柔性动态回路130可减少柔性动态回路130中差分对所需的基板面。
图2示出了根据本公开的各个方面的设备200的图。设备200可为参考图1描述的系统100的一个或多个方面的示例。设备200可包括HSA 120-a、柔性动态回路130-a和PCBA210。HSA 120-a和柔性动态回路130-a可分别为图1的HSA 120和柔性动态回路130的一个或多个方面的示例。
柔性动态回路130可包括多个阻抗控制结构。这些阻抗控制结构可减小柔性动态回路130-a中迹线的阻抗，同时不妨碍或基本上不抑制柔性动态回路130-a弯曲。
图3示出了根据本公开的各个方面的用于电子通信的装置305的框图300。装置305可为参考图1和图2描述的系统100或设备200的一个或多个方面的示例。装置305可包括驱动器控制器310、驱动器缓冲器315、主机接口逻辑320、柔性动态回路130-b、HSA 120-b和驱动器介质325。HSA 120-b和柔性动态回路130-b可分别为图1和图2的HSA 120和柔性动态回路130的一个或多个方面的示例。驱动器控制器310可耦接到柔性动态回路130-b。这些组件各自可直接和/或间接彼此通信和/或与其它部件通信。
可以使用适于在硬件中执行一些或全部适用功能的一个或多个专用集成电路(ASIC)来单独或共同地实现装置305的一个或多个部件。另选地，功能可以由一个或多个集成电路上的一个或多个其它处理单元(或核)执行。在其它示例中，可以使用其它类型的集成电路(例如，结构化/平台ASIC、现场可编程门阵列(FPGA)和其它半定制IC)，这些集成电路可以本领域中已知的任何方式编程。每个部件的功能还可以全部或部分地利用存储器中包含的指令来实现，所述存储器被格式化以由一个或多个通用处理器和/或应用特定处理器执行。
在一个实施方案中，驱动器控制器310可包括处理器330、缓冲管理器335和介质控制器340。驱动器控制器310可经由处理器330，结合用作装置305与装置305的主机(例如，操作系统、主机硬件系统等)之间接口的主机接口逻辑320来处理读取和写入请求。驱动器缓冲器315可临时保存数据，供装置305的内部操作使用。例如，主机可将数据发送到装置305，请求将数据存储在驱动器介质325上。驱动器控制器310可处理请求并使得驱动器介质325存储接收的数据。在一些情况下，可将存储在驱动器介质325上的一部分数据复制到驱动器缓冲器315，并且处理器330可处理或修改该数据副本并且/或者执行与临时保留在驱动器缓冲器315中的数据副本相关的操作。
装置305的示例包括存储服务器、存储机柜、存储控制器、分布式存储系统中的存储驱动器、云存储系统上的存储驱动器、个人计算设备上的存储装置、服务器上的存储装置，或它们的任何组合。在一些构造中，装置305可包括柔性动态回路130-b。
在一个实施方案中，装置305可为具有一个或多个处理器、存储器和/或一个或多个存储装置的计算设备。在一些情况下，装置305可包括无线存储装置。在一些实施方案中，装置305可包括用于家庭或办公室设置的云驱动器。在一个实施方案中，装置305可包括网络设备，诸如交换机、路由器、接入点或它们的任何组合。在一个示例中，装置305可以可操作地接收数据流，存储和/或处理数据，以及/或者从/向一个或多个本地和/或远程计算设备传输数据，或与一个或多个本地和/或远程计算设备协力传输数据。另外，可在装置305的处理器上执行(例如，存储在存储器中的)软件和/或固件。此类在处理器上运行的软件和/或固件可以可操作地使装置305监视、处理、汇总、呈现和/或发送与本文所述操作相关联的信号。
在一个实施方案中，驱动器介质325可在存储装置110的外部。作为一个示例，装置305可包括与驱动器介质325的存储介质交互的存储控制器。柔性动态回路130-b可向HSA120-b提供信号以对驱动器介质325执行读写操作。
图4A至图4D示出了根据本公开的各个方面具有阻抗控制结构的柔性动态回路130的示例。图4A示出了柔性动态回路130-c的剖视图400。柔性动态回路130-c可包括覆盖层405、粘合剂层415和基层420。粘合剂层415可包括多条迹线410(或者换句话讲，多条迹线可嵌入粘合剂层中)。迹线410可包含铜。在其它示例中，迹线410由其它类型的导电材料制成。迹线410可耦接成差分对，诸如差分对435。示出了两个迹线410的差分对的宽度430。
在与迹线410相对的基层420的一面，柔性动态回路130-c包括一个或多个阻抗控制结构425。在一些示例中，阻抗控制结构425可由铜制成。在其它示例中，阻抗控制结构425由其它类型的导电材料制成。在图4A的示例中，单个阻抗控制结构425的宽度大于或延伸超出成差分对的两组迹线410的总体宽度。阻抗控制结构425减小柔性动态回路130-c中迹线410的阻抗。在现有技术结构中，在没有阻抗控制结构425的情况下，宽度430必须大幅增大，因为必须通过最大化差分对435的迹线410之间的电容提供阻抗控制。由于柔性动态回路130-c上的间隔较小，因此必须增大宽度430，以限制柔性动态回路130-c上可用的基板面。
在一些示例中，覆盖层405-a为聚酰亚胺覆盖层。在其它示例中，覆盖层405-a可包含任何热塑性塑料、其它柔性聚合物或任何其它合适的材料。粘合剂层415可包含硅、丙烯酸、环氧树脂、含氟聚合物粘合剂或任何其它合适的材料。基层420在本文也可称为柔性结构。基层420可包含任何热塑性塑料、其它柔性聚合物或任何其它合适的材料。如之前所述，在一些示例中，迹线410和阻抗控制结构425可由铜制成。
图4B示出了柔性动态回路130-d的剖视图400-a。柔性动态回路130-d可包括覆盖层405-a、粘合剂层415-a、基层420-a、粘合剂层415-a内的多条迹线410-a以及两个阻抗控制结构425-a。覆盖层405-a、粘合剂层415-a、基层420-a、迹线410-a以及阻抗控制结构425-a可为图4A同样命名的特征结构的一个或多个方面的示例。
柔性动态回路130-d包括至少两个阻抗控制结构425-a，如图4B中所示。在该示例中，每个阻抗控制结构425-a与迹线410-a的差分对相对。阻抗控制结构425-a可彼此电隔离。在一些示例中，阻抗控制结构425-a可电耦合到一起，诸如接地。迹线410和阻抗控制结构425-a可沿柔性动态回路130-d周期性地定位。
图4C示出了柔性动态回路130-e的剖视图400-b。柔性动态回路130-e可包括覆盖层405-b、粘合剂层415-b、基层420-b、粘合剂层415-b内的多条迹线410-b以及阻抗控制结构425-b。覆盖层405-b、粘合剂层415-b、基层420-b、迹线410-b以及阻抗控制结构425-b可为图4A至图4B相应特征结构的一个或多个方面的示例。
在图4C所示的示例中，除第一粘合剂层415-b之外，柔性动态回路130-e还包括第二粘合剂层450。第二粘合剂层450围绕阻抗控制结构425-b形成(或者换句话讲，阻抗控制结构425-b嵌入第二粘合剂层450中)。第二覆盖层455在第二粘合剂层450上形成。第二覆盖层455和第二粘合剂层450可保护阻抗控制结构425-b免于受损。
图4D示出了柔性动态回路130-f的剖视图400-c。柔性动态回路130-f可包括第一覆盖层405-c、第一粘合剂层415-c、基层420-c、粘合剂层415-c内的多条迹线410-c、两个阻抗控制结构425c、第二粘合剂层450-a以及第二覆盖层455-a。覆盖层405-c、粘合剂层415-c、基层420-c、迹线410-c以及阻抗控制结构425-c可为图4A至图4C相应特征结构的一个或多个方面的示例。此外，第二粘合剂层450-a和第二覆盖层455-a可为图4C的第二粘合剂层450和第二覆盖层455一个或多个方面的示例。
图4A至图4D的柔性动态回路130-c、130-d、130-e和130-f可为图1至图3的柔性动态回路130的一个或多个方面的示例。图4A至图4D示出了其上具有迹线组和阻抗控制结构组的柔性动态回路。可将阻抗控制结构组布置成大致垂直于柔性结构的弯曲半径，其中阻抗控制结构组更改迹线组中的至少一些遇到的阻抗水平。在其它示例中，阻抗控制结构组可相对于柔性结构的弯曲半径以不同角度布置。
图5A至图5F示出了根据本公开的各个方面具有阻抗控制结构的柔性动态回路130-g至130-l的其它示例。图5A至图5F示出了柔性动态回路130的后视图，图中阻抗控制结构425(在本文也称为铜岛状物)位于差分迹线对410的下方。图5A至图5F的柔性动态回路130-g至130-I可为图1至图4的柔性动态回路130的一个或多个方面的示例。
图5A示出了在迹线410-d上周期性间隔的迹线410-d和阻抗控制结构425-d的后视图500。为了进行示意性的说明，迹线410-d在视觉上没有受到柔性层420-d的阻挡，但应当理解迹线410-d和阻抗控制结构425-d没有电连接并且在其间形成柔性层420-d。这也适用于图5B至图5F和图6A至图6C。
相邻的阻抗控制结构425-d之间显示有间距505。可表示为W1的宽度510是阻抗控制结构425-d的宽度或岛状物的宽度。除迹线宽度和间隔之外，可使用间距505和岛状物宽度510进一步调谐阻抗。即，可针对特定阻抗值和特定刚度值选择间距505和宽度510。宽度510对间距505的比率可称为窗口百分比，在公式1中给出。
Figure GDA0002827509810000101
因此，可选择宽度510和间距505以实现特定窗口百分比。机械刚度相对于间距505和宽度510的关系与其在阻抗上的效果相反。存在间距505和宽度510的一些值，其中间距505足够大可减小阻抗，但也足够小以免不利地影响刚度。在一些示例中，窗口百分比可为约10％至90％之间的任意值。在其它示例中，可使用其它窗口百分比。
在一些示例中，柔性动态回路130-g包括以一定距离相隔布置的阻抗控制结构组425-d，使得柔性动态回路130-g的机械刚度低于刚度阈值。在另一个示例中，两个相邻的阻抗控制结构425-d可间隔一定窗口百分比，其中窗口百分比是阻抗控制结构425-d的宽度510对两个相邻阻抗控制结构之间间距505的比率。
图5B示出了柔性动态回路130-h中迹线410-e和阻抗控制结构425-e的后视图500-a。柔性动态回路130-h还包括连接阻抗控制结构425-e的柔性轨道515。在一些示例中，柔性动态回路130-h包括至少一个连接阻抗控制结构组425-e中的至少一些的柔性轨道515，其中该至少一个柔性轨道515沿柔性结构或中间层420-e的长度形成。
不连续的阻抗控制结构425-e在模式转换以及保持共模回流导通方面可能存在问题。这可表现为在电磁兼容性测试期间减少共模抑制并降低抗干扰性。为了避免这些问题中的一部分，在本文称为柔性轨道515的小型导电条可沿阻抗控制结构425-e的长度向下延伸，以将它们连接并允许动态区中存在连续共模路径。这些柔性轨道515的宽度可保持为等于或小于阈值厚度水平，以避免在横向方向上增大不期望的刚度。
在一些示例中，柔性轨道515可由导电材料制成，例如铜。柔性轨道515可连接到阻抗控制结构425-e并允许连续共模电流流动。这可改善抗干扰性和共模抑制。然而，柔性轨道515可增大柔性动态回路130-h的刚度。因此，柔性轨道515可设定为小尺寸以减小对于柔性的影响。在一些示例中，仅包括单个柔性轨道515。在其它示例中，使用两个或更多个柔性轨道515。
图5C示出了柔性动态回路130-i中迹线410-f和阻抗控制结构425-f的后视图500-b。在该示例中，阻抗控制结构425-f少量延伸超出迹线410-f的单个差分对并交错。例如，阻抗控制结构425-f可包括第一阻抗控制结构组425-f和第二阻抗控制结构组425-f，其中与第一阻抗控制结构组425-f相比，第二阻抗控制结构组425-f沿柔性结构420-f的长度交错。
图5D示出了柔性动态回路130-j中迹线410-g和阻抗控制结构425-g的后视图500-c。在该示例中，阻抗控制结构425-g与图5C中的示例类似地交错，但与图5B中的示例类似地也包括柔性轨道515-a。如这里所示，柔性动态回路130-j包括三个柔性轨道515-a。交错的阻抗控制结构425-g提供额外的差分对隔离，柔性轨道515-a则提供改善的共模返回(CMR)。可包括中间柔性轨道515-a以增强CMR的平衡和导通。
图5E示出了柔性动态回路130-k中迹线410-h和大型阻抗控制结构425-h的后视图500-c。该例示出了阻抗控制结构425-h的大型岛状物。例如，宽度510可相对较大。这些大型岛状物可提供低阻抗，但可能对于柔性动态回路130-k的柔性有更大的影响。
图5F示出了柔性动态回路130-k中迹线410-i和阻抗控制结构425-i的薄岛状物的后视图500-e。该例可通过与针对图5E所述的实施方案大致相同的电气响应来减小机械冲击。该例在垂直于弯曲半径的控制结构425-i之间提供非常小的间隔。在感兴趣的频带内，这可能与图5E中所示的结构在电方面是等同的。在阻抗控制结构425-i应较大的示例中，如图5F所示对阻抗控制结构425-i画影线或图案化可大幅降低由阻抗控制结构以其它方式赋予所得结构的抗弯刚度。
图6A至图6C示出了根据本公开的各个方面的柔性动态回路的迹线和阻抗控制结构的示例。图6A至图6C示出了柔性动态回路130的后视图，图中阻抗控制结构425位于差分迹线对410的下方。图5A至图5F的柔性动态回路130-m至130-o可为图1至图4的柔性动态回路130的一个或多个方面的示例。
图6A示出了柔性动态回路130-m的示例的后视图600。柔性动态回路130-m包括被分组成差分对605的迹线410-j。阻抗控制结构425-j大致垂直于差分对605形成。与本文所述的一些其它实施方案一样，阻抗控制结构425-j中的电场610为在所有迹线410-j之间周期性地交互并减少其间隔离的共模场。
图6B示出了柔性动态回路130-n的示例的后视图600-a。柔性动态回路130-n包括分组成差分对605-a的迹线410-k。阻抗控制结构425-k大致垂直于差分对605-a形成。为了改善差分对605-a之间的隔离，可在阻抗控制结构425-k中形成狭缝615。这即限制杂散场和电流与相邻差分对605-a发生交互。
此外，为了实现该隔离并额外降低阻抗，可使得迹线410-k的宽度周期性地增大。这可能需要背侧阻抗控制结构425-k和迹线宽度两者的增加相对于彼此交错，如图5C和图5D中所示。
在一个示例中，迹线组410-k可被分组成差分对并且每个阻抗控制结构425-d的长度可长于迹线410-k的差分对605-a覆盖的柔性结构的侧向宽度。在一些示例中，阻抗控制结构组425-k可通过将某个波长处的频率成分中的电陷波除以二，从而高于迹线组410-k的差分路径的频率来更改阻抗水平。
例如，该周期性岛状物特征结构或不连续部分可有意设计成使得在高频下形成陷波滤波器以减少不期望的噪声。在一些示例中，可完全消除噪声。此特征结构可结合本文所述的所有示例设计。在其它示例中，此特征结构可有意设计成与涉及阻抗控制的示例分开。为了实现该陷波滤波器效应，阻抗控制结构425-k可间隔开，使得该间隔的波长在不期望的噪声上的频率中加入陷波。周期性不连续部分的布置形成隐失模(衰减)，使得波导或互连结构不支持感兴趣频率的穿过传播。这可用于滤掉噪声和其它感兴趣的频率。公式2示出了陷波频率(f陷波)随差模传播速度(v)以及阻抗控制结构或不连续部分(λ)的间隔或间距而变化。
Figure GDA0002827509810000121
图6C示出了柔性动态回路130-o的示例的后视图600-b。柔性动态回路130-o包括分组成差分对605-b的迹线410-I。阻抗控制结构425-I大致垂直于差分对605-b形成。迹线410-l包括多个在迹线410-l上形成的隆起块620。在一个示例中，隆起块620可在迹线组410-l中的至少一些上形成，其中隆起块620在阻抗控制结构425-l上形成。在阻抗控制结构425-l上形成隆起块620可能意味着在迹线410-l上形成隆起块620，但以一定几何形状布置以覆盖可能形成阻抗控制结构425-l的区域。在一些示例中，隆起块620为铜。在一些示例中，隆起块620可由与迹线410-l相同的材料形成。
在其它示例中，功能性迹线(VCM、电源、接地或其它迹线)可包括在两个层中。尽管这样可在柔性动态回路130中节省大量空间，但由于中性轴和迹线应变的变化可能存在可靠性方面的问题。因此，阻抗控制结构425使得差分对宽度对减小且不影响可靠性。
图7A至图7D示出了根据本公开的各个方面具有阻抗控制结构425和利用穿孔705形成图案的覆盖层455的柔性动态回路130的示例。图7A示出了包括多个穿孔705的覆盖层455-b。在处理背侧阻抗控制结构425-m时，为了避免铜剥落和损坏，可在第二粘合剂上添加覆盖层455-b以包含阻抗控制结构425-m。然而，覆盖层455-b可显著增大刚度并且还可更改中性轴。因此，可周期性性地添加穿孔705以减小柔性动态回路130-p中的刚度。这些穿孔705可周期性性地添加并且具有完整或部分深度(相对于覆盖层455-b的厚度)，以允许柔性动态回路130-p弯曲。图7B示出了沿线710的图7A的示例的剖视图。
图7C示出的覆盖层455-d包括采用蜂窝型冲出图案的多个穿孔705-a。该设计可有助于保护具有减小刚度的背侧阻抗控制结构425-n，同时避免可能由于存在穿孔705-a而引入的折痕效应。图7D示出了沿线710-a的图7C的示例的剖视图。
图8是示出根据本公开的各个方面的示例方法800的流程图。方法800的一个或多个方面可结合图1至图7C的柔性动态回路130实施。在框805中，方法800可包括经由耦接在前置放大器与SOC之间的柔性动态回路将电流从前置放大器传输至磁盘驱动器的片上系统(SOC)。在框810中，方法800可还包括经由多个在柔性动态回路上形成的阻抗控制结构至少部分地控制由于该电流在柔性动态回路中产生的阻抗。在一些示例中，至少部分地控制柔性动态回路中的阻抗还可包括减小柔性动态回路中多条迹线中的阻抗。
框805和810中的操作可使用参照图1至图7C所述的柔性动态回路130执行。因此，方法800可在迹线中提供较小的阻抗同时仍提供柔性。应当注意，方法800仅仅是实施方式之一，并且可重新排列、省略和/或以其它方式修改方法800的操作，使得可实现和设想其它实施方式。
其它示例方法可包括制造具有阻抗控制结构425的柔性动态回路130O的工艺。迹线组可形成于柔性中间层上。可在迹线上形成粘合剂层以保护它们并且可在粘合剂层上形成覆盖层。在背侧，可大致垂直于迹线形成阻抗控制结构组。阻抗控制结构可为凹口的、交错的、穿孔的或如本文示例中所述的任一种方式形成。在一些示例中，可在阻抗控制结构上形成第二粘合剂层以保护它们，并且可在第二粘合剂层上形成第二覆盖层。在一些示例中，一些迹线也可形成于背侧上。
因此，为了缓解在迹线中产生阻抗以及基板面有限的问题，可使用双层铜柔性电路技术以在第二层中布置非关键特征结构，以便减小迹线宽度，尤其是在高速差分对中。在传统单层设计中，差分对上的迹线宽度可能过大而无法获得额外的电容来降低阻抗。位于第二铜层上的本文所述的周期性铜特征结构(被称为阻抗控制结构)可增加额外的电容，使得可减小迹线宽度以大幅节省空间。在一些示例中，三组差分对所需的基板面可大致减半。在其它示例中，可能发现基板面上存在其它受益。
上文陈述的具体实施方式结合附图描述了一些示例，但并不代表可以实现或权利要求书范围内的全部实例。当在本说明书中使用时，术语“示例”和“示例性”表示“用作示例、实例或说明”，而不是“优选”或“优于其它示例”。具体实施方式包括具体细节，其目的在于提供对所述技术的理解。然而，这些技术可以在没有这些具体细节的情况下实施。在一些情况下，已知的构造和装置示出于框图中，以避免模糊所述示例的概念。
可以使用各种不同技术中的任何一种来代表信息和信号。例如，可用电压、电流、电磁波、磁场或粒子、光场或粒子或它们的任何组合来代表可以在上述具体实施中引用的数据、指令、命令、信息、信号、比特、符号和芯片。
可使用设计用途是执行本文所述功能的通用处理器、数字信号处理器(DSP)、ASIC、FPGA或其它可编程逻辑器件、离散的栅极或晶体管逻辑、离散的硬件部件或它们的任何组合来实现或执行结合本公开描述的各种示例性功能块和部件。通用处理器可以是微处理器，但是另选地，该处理器可以是任何常规的处理器、控制器、微控制器和/或状态机。处理器还可被实现为计算设备的组合，例如，DSP和微处理器、多个微处理器的组合、一个或多个与DSP核结合的微处理器和/或任何其它此类配置。
这里描述的功能可采用硬件、由处理器执行的软件、固件或它们的任何组合的形式来实现。如果以由处理器执行的软件的形式实现，则这些功能可以作为一个或多个指令或代码存储在计算机可读介质上或在计算机可读介质上传输。其它示例和实施方式均在本公开和所附权利要求书的范围内。例如，由于软件的性质，可以使用由处理器执行的软件、硬件、固件、硬连线或它们的任何组合来实现上述功能。特征实现功能还可位于各种物理位置，包括被分布成使得部分功能在不同物理位置上实现。
如本文所用，在权利要求书中，当术语“和/或”用于两个或更多个项目的列表时，意指所列项目中的任何一个项目可单独使用，或者可使用所列项目中两个或更多个项目的任意组合。例如，如果组合物被描述为含有组分A、B和/或C，则组合物可包括单独的A；单独的B；单独的C；A和B的组合；A和C的组合；B和C的组合；或A、B和C的组合。此外，如本文(包括权利要求书)所用，“或”在项目列表(例如，以诸如“至少一个”或“一个或多个”的短语开头的项目列表)中使用时，指示独立的列表，例如，“A、B或C中的至少一个”的列表表示A或B或C或AB或AC或BC或ABC(如，A和B和C)。
此外，包含在其它部件中或与其它部件分开的部件的任何公开都应被认为是示例性的，因为可以潜在地实施多个其它体系结构以实现相同的功能，包括将所有、大部分和/或一些元件合并作为一个或多个单一结构和/或单独结构的一部分。
计算机可读介质包括计算机存储介质和通信介质，包括有助于将计算机程序从一个地方传输到另一个地方的任何介质。存储介质可以是可由通用或专用计算机访问的任何可用介质。以举例而非限制的方式，计算机可读介质可包括RAM、ROM、EEPROM、闪存、CD-ROM、DVD或其它光盘存储器、磁盘存储器或其它磁存储设备或任何其它介质，所述其它介质可用于以可由通用或专用计算机和/或通用或专用处理器访问的指令或数据结构的形式携带或存储期望的程序编码方式。而且，任何连接均被适当地称为计算机可读介质。例如，如果使用同轴电缆、光纤电缆、双绞线、数字用户线路(DSL)或无线技术(诸如红外、无线电和微波或它们的任何组合)从网站、服务器或其它远程来源传输软件，则介质的定义包括所述同轴电缆、光纤电缆、双绞线、DSL和/或无线技术(诸如红外、无线电和微波)。如本文所用的磁盘和光盘包括压缩光盘(CD)、激光盘、光盘、数字多功能光盘(DVD)、软盘和蓝光光盘，其中磁盘通常以磁的方式再现数据，而光盘用激光以光学方式再现数据。上述组合也涵盖在计算机可读介质的范围内。
提供本公开的上述说明以使本领域的技术人员能够制作或使用本公开。本公开的各种修改对于本领域的技术人员将是显而易见的，并且在不脱离本公开范围的情况下，本文定义的一般原理可应用于其它变型。因此，本公开不限于本文所述的示例和设计，而是符合与所公开的原理和新颖特征一致的最广泛范围。
本公开可特别适用于安全系统应用。本公开可特别适用于存储系统应用。在一些实施方案中，概念、技术说明、特征、方法、想法和/或说明可特别适用于存储和/或数据安全系统应用。根据本公开，针对这些具体应用的系统的独特优点是显而易见的。
在本公开中描述和/或示出的工艺参数、行为和步骤仅以举例的方式给出，并且可根据需要更改。例如，尽管可以特定顺序示出或论述所示和/或所述的步骤，但这些步骤不一定必须按照所示或所述的顺序执行。本文所述和/或所示的各种示例性方法还可省略在此描述或示出的一个或多个步骤，或者除所公开的步骤之外还可包括其它步骤。
此外，尽管本文在全功能计算系统的语境中描述和/或示出多种实施方案，但这些示例性实施方案中的一个或多个可作为各种形式的程序产品分发，无论用于实际执行分发的计算机可读介质的具体类型为何。本文公开的实施方案还可使用执行某些任务的软件模块来实现。这些软件模块可包括可以存储在计算机可读存储介质上或计算系统中的脚本、批处理和/或其它可执行文件。在一些实施方案中，这些软件模块可允许和/或指示计算系统执行本文公开的一个或多个示例性实施方案。
出于说明目的，参考了具体实施方案来描述该具体实施方式。然而，上述的说明性讨论并非旨在穷举或将本公开的系统和方法限制为所讨论的具体形式。根据上述教导内容可以对本公开进行许多修改和改变。选择和描述的实施方案是为了解释本公开系统和方法和原理及其实际应用，以使本领域的技术人员能够利用本公开的系统、装置和方法以及具有各种修改形式且可能适用于预期特定用途的各种实施方案。

Claims (19)

1.一种柔性动态回路，包括：
具有迹线组的柔性结构；以及
位于所述柔性结构上的阻抗控制结构组，所述阻抗控制结构组被取向成大致垂直于所述柔性结构的弯曲半径，其中所述阻抗控制结构组更改所述迹线组中的至少一些遇到的阻抗水平，其中两个相邻的阻抗控制结构间隔一定窗口百分比，且其中所述窗口百分比是阻抗控制结构的宽度对两个相邻阻抗控制结构之间间距的比率。
2.根据权利要求1所述的柔性动态回路，还包括：
在所述阻抗控制结构组上形成的覆盖层。
3.根据权利要求2所述的柔性动态回路，其中所述覆盖层利用穿孔形成图案。
4.根据权利要求1所述的柔性动态回路，还包括：
在所述迹线组与所述阻抗控制结构组之间形成的柔性层。
5.根据权利要求1所述的柔性动态回路，其中所述阻抗控制结构组还包括：
第一阻抗控制结构组；以及
第二阻抗控制结构组，其中所述第二阻抗控制结构组相对于所述第一阻抗控制结构组沿所述柔性结构的长度交错。
6.根据权利要求1所述的柔性动态回路，还包括：
至少一个连接所述阻抗控制结构组中的至少一些的柔性轨道，其中所述至少一个柔性轨道沿所述柔性结构的长度形成。
7.根据权利要求1所述的柔性动态回路，包括：
在所述迹线组上形成的第一聚酰亚胺覆盖层；
围绕所述迹线组且在所述第一聚酰亚胺覆盖层下方形成的第一粘合剂层；
其中所述柔性结构是在所述迹线组与所述阻抗控制结构组之间形成的中间层；
围绕所述阻抗控制结构组形成的第二粘合剂层；以及
在所述第二粘合剂层上形成的第二聚酰亚胺覆盖层。
8.根据权利要求1所述的柔性动态回路，其中所述阻抗控制结构组通过将某个波长处的频率成分中的电陷波除以二，从而高于所述迹线组的差分路径的频率来更改所述阻抗水平。
9.根据权利要求1所述的柔性动态回路，其中所述阻抗控制结构组中的每一者以一定距离相隔布置，使得所述柔性动态回路的机械刚度低于刚度阈值。
10.根据权利要求1所述的柔性动态回路，其中所述迹线组被分组成差分对并且每个阻抗控制结构的长度可比差分迹线对覆盖的所述柔性结构的区域长。
11.根据权利要求1所述的柔性动态回路，其中所述柔性动态回路的第一端部通信耦接硬盘驱动器的电路，并且所述柔性动态回路的第二端部通信耦接通道前置放大器。
12.根据权利要求1所述的柔性动态回路，还包括：
在所述迹线组中的至少一些上形成的隆起块，其中每个隆起块覆盖所述阻抗控制结构组的一个阻抗控制结构。
13.一种存储系统装置，包括：
向存储装置供应电流的前置放大器；
所述存储装置的片上系统；以及
将前置放大器连接到所述片上系统的柔性动态回路，其中所述柔性动态回路包括：
具有迹线组的柔性结构；以及
位于所述柔性结构上的阻抗控制结构组，所述阻抗控制结构组被取向成大致垂直于所述柔性结构的弯曲半径，其中所述阻抗控制结构组更改所述迹线组中的至少一些遇到的阻抗水平，其中两个相邻的阻抗控制结构间隔一定窗口百分比，且其中所述窗口百分比是阻抗控制结构的宽度对两个相邻阻抗控制结构之间间距的比率。
14.根据权利要求13所述的存储系统装置，还包括：
在所述阻抗控制结构组上形成的覆盖层，其中所述覆盖层利用穿孔形成图案。
15.根据权利要求13所述的存储系统装置，其中所述阻抗控制结构组还包括：
第一阻抗控制结构组；以及
第二阻抗控制结构组，其中所述第二阻抗控制结构组相对于所述第一阻抗控制结构组沿所述柔性结构的长度交错，其中所述阻抗控制结构组中的每一者以一定距离隔开布置，使得所述柔性动态回路的机械刚度低于刚度阈值。
16.根据权利要求13所述的存储系统装置，还包括：
至少一个连接所述阻抗控制结构组中的至少一些的柔性轨道，其中所述至少一个柔性轨道沿所述柔性结构的长度形成。
17.根据权利要求13所述的存储系统装置，包括：
在所述迹线组上形成的第一聚酰亚胺覆盖层；
围绕所述迹线组且在所述第一聚酰亚胺覆盖层下方形成的第一粘合剂层；
所述迹线组与所述阻抗控制结构组之间形成的中间层；
围绕所述阻抗控制结构组形成的第二粘合剂层；以及
在所述第二粘合剂层上形成的第二聚酰亚胺覆盖层。
18.一种用于磁盘驱动器的方法，包括：
经由耦接在前置放大器与片上系统之间的柔性动态回路将电流从所述前置放大器传输至所述磁盘驱动器的所述片上系统；以及
经由多个在所述柔性动态回路上形成的阻抗控制结构至少部分地控制由于所述电流在所述柔性动态回路中产生的阻抗，其中两个相邻的阻抗控制结构间隔一定窗口百分比，且其中所述窗口百分比是阻抗控制结构的宽度对两个相邻阻抗控制结构之间间距的比率。
19.根据权利要求18所述的方法，其中至少部分地控制所述柔性动态回路中的阻抗还包括：
减小所述柔性动态回路中多条迹线中的阻抗。
CN201710821793.7A 2016-09-13 2017-09-13 具有背侧阻抗控制结构的柔性动态回路 Active CN107818799B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/264,387 US9747934B1 (en) 2016-09-13 2016-09-13 Flexible dynamic loop with back-side impedance control structures
US15/264,387 2016-09-13

Publications (2)

Publication Number Publication Date
CN107818799A CN107818799A (zh) 2018-03-20
CN107818799B true CN107818799B (zh) 2021-03-12

Family

ID=59653448

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710821793.7A Active CN107818799B (zh) 2016-09-13 2017-09-13 具有背侧阻抗控制结构的柔性动态回路

Country Status (3)

Country Link
US (1) US9747934B1 (zh)
KR (1) KR102350478B1 (zh)
CN (1) CN107818799B (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6351351B1 (en) * 1998-12-10 2002-02-26 Suncall Corporation Magnetic head suspension
CN1381833A (zh) * 2001-01-26 2002-11-27 日东电工株式会社 结合柔性布线电路板
CN100530640C (zh) * 2002-12-12 2009-08-19 佛姆费克托公司 集成电路组合件
CN102097102A (zh) * 2009-12-10 2011-06-15 日立环球储存科技荷兰有限公司 具有最佳特征阻抗的多段集成结合悬挂的磁记录盘驱动器
CN103731984A (zh) * 2012-10-16 2014-04-16 易鼎股份有限公司 具有阻抗控制结构的软硬结合电路板
CN203616552U (zh) * 2013-12-13 2014-05-28 Tcl显示科技（惠州）有限公司 液晶显示模组及用于传输其信号的双层柔性电路板结构
CN104244568A (zh) * 2013-06-19 2014-12-24 易鼎股份有限公司 软性电路板的导电线路层导接结构

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4912960B2 (ja) * 2007-06-06 2012-04-11 日本メクトロン株式会社 プリント配線板
US8004093B2 (en) * 2008-08-01 2011-08-23 Stats Chippac Ltd. Integrated circuit package stacking system
US9013963B2 (en) 2012-04-25 2015-04-21 Seagate Technology Llc Flex circuit with dual sided interconnect structure
US8934200B2 (en) 2012-04-25 2015-01-13 Seagate Technology Llc Flex circuit having a multiple layered structure and interconnect
US9131605B2 (en) 2012-05-25 2015-09-08 Nitto Denko Corporation Dynamic loop with fold
US8902547B1 (en) 2013-07-08 2014-12-02 Seagate Technology Llc Multiple layered head interconnect structure

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6351351B1 (en) * 1998-12-10 2002-02-26 Suncall Corporation Magnetic head suspension
CN1381833A (zh) * 2001-01-26 2002-11-27 日东电工株式会社 结合柔性布线电路板
CN100530640C (zh) * 2002-12-12 2009-08-19 佛姆费克托公司 集成电路组合件
CN102097102A (zh) * 2009-12-10 2011-06-15 日立环球储存科技荷兰有限公司 具有最佳特征阻抗的多段集成结合悬挂的磁记录盘驱动器
CN103731984A (zh) * 2012-10-16 2014-04-16 易鼎股份有限公司 具有阻抗控制结构的软硬结合电路板
CN104244568A (zh) * 2013-06-19 2014-12-24 易鼎股份有限公司 软性电路板的导电线路层导接结构
CN203616552U (zh) * 2013-12-13 2014-05-28 Tcl显示科技（惠州）有限公司 液晶显示模组及用于传输其信号的双层柔性电路板结构

Also Published As

Publication number Publication date
CN107818799A (zh) 2018-03-20
US9747934B1 (en) 2017-08-29
KR102350478B1 (ko) 2022-01-11
KR20180029926A (ko) 2018-03-21

Similar Documents

Publication Publication Date Title
US9781825B2 (en) Flex circuit, an information handling system, and a method of manufacturing a flexible circuit
JP5669533B2 (ja) 最適な書き込み電流パルスのオーバーシュートのために不均一なセクションを有する、書き込みドライバから書き込みヘッドへの伝送線を有する磁気記録ディスクドライブ
US8488279B1 (en) Disk drive suspension assembly with flexure having stacked interleaved traces
CN1838250B (zh) 减小柔性互连中的串扰和信号损失的方法及设备
US11076493B2 (en) Implementing high-speed signaling via dedicated printed circuit-board media
US20130021739A1 (en) Multi-layer Printed Circuit Board With Power Plane Islands To Isolate Noise Coupling
JP4927425B2 (ja) サスペンション、これを用いたヘッドジンバルアセンブリ及びディスクドライブ
US8988829B1 (en) Disk drive with preamplifier for multiple readers in a slider with a common return signal
US9717140B2 (en) Shielded patterned ground structure filter for EMI reduction
JP2011060360A (ja) ディスク装置用サスペンション
US9875331B2 (en) Signal via positioning in a multi-layer circuit board using a genetic via placement solver
CN107818799B (zh) 具有背侧阻抗控制结构的柔性动态回路
US9786331B1 (en) Shielded three-layer patterned ground structure
US9742464B2 (en) Apparatus and method for semi-circular routing for transmission line signals
US20180060478A1 (en) Signal via positioning in a multi-layer circuit board
JP7335372B2 (ja) 低クロストークのためのフレキシブルプリント回路フィンガレイアウト
JP2007157209A (ja) 磁気記録装置
JP6466305B2 (ja) 電子パッケージ用の電気インターコネクト
US11160162B1 (en) Via-less patterned ground structure common-mode filter
US9117469B1 (en) Suspension design with split substrate for improved interference signal immunity
JP6144379B2 (ja) インピーダンス補償機能を備える複数のプリアンプリファイアおよび共通伝送線路を用いた磁気記録ディスクドライブ
US20230345634A1 (en) Differential via design on a printed circuit board
US11805594B2 (en) Information handling system with split trace for high speed routing
JP2017126262A (ja) エンクロージャー、エンクロージャー制御方法、及びエンクロージャー制御プログラム
JP2015141730A (ja) サスペンション用基板、サスペンション、ヘッド付サスペンションおよびハードディスクドライブ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant