CN107817868A - 设置有校准电路的电流镜电路 - Google Patents

设置有校准电路的电流镜电路 Download PDF

Info

Publication number
CN107817868A
CN107817868A CN201711135313.8A CN201711135313A CN107817868A CN 107817868 A CN107817868 A CN 107817868A CN 201711135313 A CN201711135313 A CN 201711135313A CN 107817868 A CN107817868 A CN 107817868A
Authority
CN
China
Prior art keywords
resistance
switch
sampled voltage
semiconductor
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711135313.8A
Other languages
English (en)
Other versions
CN107817868B (zh
Inventor
王钊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Sino Microelectronics Co Ltd
Original Assignee
Nanjing Sino Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Sino Microelectronics Co Ltd filed Critical Nanjing Sino Microelectronics Co Ltd
Priority to CN201711135313.8A priority Critical patent/CN107817868B/zh
Publication of CN107817868A publication Critical patent/CN107817868A/zh
Application granted granted Critical
Publication of CN107817868B publication Critical patent/CN107817868B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • GPHYSICS
    • G05CONTROLLING; REGULATING
    • G05FSYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02Regulating voltage or current
    • G05F3/08Regulating voltage or current wherein the variable is dc
    • G05F3/10Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26Current mirrors
    • G05F3/262Current mirrors using field-effect transistors only

Abstract

本发明提供一种电流镜电路,其包括第一MOS管、第二MOS管、第一电阻、第二电阻、第一可调电阻、第二可调电阻、开关电路和校准电路。校准电路先控制开关电路的第一开关导通、第二开关和第三开关关断;此时,校准电路采样并比较第一电阻的另一端的电压和第二电阻的另一端的电压,当第一采样电压大于第二采样电压时,校准电路将第一可调电阻调至第一有效阻值,且控制开关电路的第二开关导通、第一开关和第三开关关断;当第一采样电压小于第二采样电压时,校准电路将第二可调电阻调至第二有效阻值,且控制开关电路的第三开关导通、第一开关和第二开关关断。与现有技术相比,本发明可以减小电流镜电流复制的失配,提高电流镜的复制精度。

Description

设置有校准电路的电流镜电路
【技术领域】
本发明涉及电子电路技术领域,特别涉及一种设置有校准电路的电流镜电路。
【背景技术】
电流镜被广泛的应用于各种模拟电路中,例如,产生电流偏置或者作为运算放大器的负载。但是由于工艺偏差,会导致输出电流不等于输入电流,即表现为电流镜的失配。
请参考图1所示,其为现有技术中的一种电流镜的电路示意图,其包括PMOS(positive channel Metal Oxide Semiconductor)晶体管MP1和MP2,输入电流源I1经过电流镜可以产生输出电流Io。由于工艺偏差,导致在大批量生产时,PMOS晶体管MP1和MP2之间存在失配,使得有些芯片的输出电流Io的电流值大于输入电流源I1的电流值,而有些芯片的输出电流Io的电流值小于输入电流源I1的电流值。在一些应用中希望输出电流Io更加准确的复制输入电流源I1的电流值,例如,准确的复制可以提高输出电流的精度或者提高运算放大器的控制精度。
因此,有必要提供一种改进的技术方案来减小电流镜电流复制的失配问题。
【发明内容】
本发明的目的在于提供一种电流镜电路,其可以减小电流镜电流复制的失配,提高电流镜的复制精度。
为了解决上述问题,本发明提供一种电流镜电路,其包括第一MOS管、第二MOS管、第一电阻、第二电阻、第一可调电阻、第二可调电阻、开关电路和校准电路。所述第一电阻的一端与电源端相连,其另一端与所述第一MOS管的第一连接端相连,所述第一MOS管的第二连接端与所述第一可调电阻的一端相连,所述第一可调电阻的另一端与所述第二可调电阻的一端相连,所述第二可调电阻的另一端与电流源的输入端相连,所述电流源的输出端接地;所述第一MOS管的控制端与第一可调电阻和第二可调电阻之间的连接节点相连;所述第二电阻的一端与所述电源端相连,其另一端与所述第二MOS管的第一连接端相连,所述第二MOS管的第二连接端与所述电流镜电路的输出端相连,所述开关电路包括第一开关、第二开关和第三开关,所述第一开关的一端与第二MOS管的控制端相连,其另一端与第一可调电阻和第二可调电阻之间的连接节点相连;所述第二开关连接于第二MOS管的控制端和所述第一可调电阻的一端之间,第三开关连接于第二MOS管的控制端和第二可调电阻的另一端之间,所述校准电路包括第一输入端、第二输入端、第一输出端、第二输出端、第三输出端、第四输出端和第五输出端,其中,所述校准电路的第一输入端与所述第一电阻的另一端相连,其第二输入端与所述第二电阻的另一端相连,其第一输出端与第一开关的控制端相连,其第二输出端与第二开关的控制端相连,其第三输出端与第三开关的控制端相连,其第四输出端与第一可调电阻的调节端相连,其第五输出端与第二可调电阻的调节端相连。
进一步的,所述校准电路先控制所述开关电路处于第一状态,以使得第一开关导通、第二开关和第三开关关断;此时,所述校准电路采样所述第一电阻的另一端的电压以得到第一采样电压,采样所述第二电阻的另一端的电压以得到第二采样电压;所述校准电路比较第一采样电压和第二采样电压,当所述第一采样电压大于所述第二采样电压时,所述校准电路基于第一采样电压和第二采样电压的差值,通过所述第四输出端将第一可调电阻的有效电阻值调至第一有效阻值,且所述校准电路控制开关电路处于第二状态,以使得第二开关导通、第一开关和第三开关关断;当所述第一采样电压小于所述第二采样电压时,所述校准电路基于第二采样电压和第一采样电压的差值,通过所述第五输出端将第二可调电阻的有效电阻值调至第二有效阻值,且所述校准电路控制开关电路处于第三状态,以使得第三开关导通、第一开关和第二开关关断。
进一步的,所述第一MOS管和第二MOS管匹配设置,所述第一电阻和第二电阻匹配设置,且第一电阻的阻值等于第二电阻的阻值,所述第一MOS管的衬体端与电源端相连,所述第二MOS管的衬体端与电源端相连。
进一步的,所述校准电路包括第一模数转换器、第二模数转换器和处理器,所述第一模数转换器用于采样所述第一电阻另一端的电压,以得到模拟信号的第一采样电压,并将其转换为数字信号的第一采样电压;所述第二模数转换器用于采样所述第二电阻另一端的电压,以得到模拟信号的第二采样电压,并将其转换为数字信号的第二采样电压;所述处理器比较数字信号的第一采样电压和数字信号的第二采样电压,当所述数字信号的第一采样电压大于所述数字信号的第二采样电压时,所述处理器基于数字信号的第一采样电压和所述数字信号的第二采样电压的差值,将第一可调电阻的有效电阻值调至第一有效阻值,且所述处理器控制开关电路处于第二状态;当所述数字信号的第一采样电压小于所述数字信号的第二采样电压时,所述处理器基于所述数字信号的第二采样电压和所述数字信号的第一采样电压的差值,将第二可调电阻的有效电阻值调至第二有效阻值,且所述处理器控制开关电路处于第三状态。
进一步的,当所述数字信号的第一采样电压大于所述数字信号的第二采样电压时,所述处理器根据公式(1)计算第一可调电阻需要调整到的第一有效阻值R3',
所述处理器根据计算得到的第一有效阻值R3'产生相应的第一调节信号,以控制第一可调电阻的有效阻值等于第一有效阻值;
当所述数字信号的第一采样电压小于所述数字信号的第二采样电压时,所述处理器根据公式(2)计算第二可调电阻需要调整到的第二有效阻值R4',
所述处理器根据计算得到的第二有效阻值R4'产生相应的第二调节信号,以控制第二可调电阻的有效阻值等于第二有效阻值;其中,其中DV2是所述数字信号的第二采样电压,DV1所述数字信号的第一采样电压,Vs是所述模数转换器的量化电压步进,R为第一电阻R1或第二电阻R2的电阻值,I为电流源I1的电流值,gm为第一MOS管的跨导。
进一步的,所述第一MOS管MP1和第二MOS管MP2均为PMOS晶体管,第一MOS管MP1的第一连接端、第二连接端和控制端分别为PMOS晶体管的源极、漏极和栅极;第二MOS管MP2的第一连接端、第二连接端和控制端分别为PMOS晶体管的源极、漏极和栅极。
与现有技术相比,本发明中的电流镜电路中设置有校准电路,其可以减小电流镜电流复制的失配,提高电流镜的复制精度。
【附图说明】
为了更清楚地说明本发明实施例的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其它的附图。其中:
图1为现有技术中的一种电流镜的电路示意图;
图2为本发明在一个实施例中的电流镜电路的电路示意图。
【具体实施方式】
为使本发明的上述目的、特征和优点能够更加明显易懂,下面结合附图和具体实施方式对本发明作进一步详细的说明。
此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例,也不是单独的或选择性的与其他实施例互相排斥的实施例。除非特别说明,本文中的连接、相连、相接的表示电性连接的词均表示直接或间接电性相连。
请参考图2所示,其为本发明在一个实施例中的电流镜电路的电路示意图。图2所示的电流镜电路包括第一MOS(metal oxide semiconductor)管MP1、第二MOS管MP2、第一电阻R1、第二电阻R2、第一可调电阻R3、第二可调电阻R4、开关电路210和校准电路220。
所述第一电阻R1的一端与电源端VIN相连,其另一端与所述第一MOS管MP1的第一连接端相连,所述第一MOS管MP1的第二连接端与所述第一可调电阻R3的一端相连,所述第一可调电阻R3的另一端与所述第二可调电阻R4的一端相连,所述第二可调电阻R4的另一端与电流源I1的输入端相连,所述电流源I1的输出端接地;所述第一MOS管MP1的控制端与第一可调电阻R3和第二可调电阻R4之间的连接节点相连;所述第二电阻R2的一端与所述电源端VIN相连,其另一端与所述第二MOS管MP2的第一连接端相连,所述第二MOS管MP2的第二连接端与所述电流镜电路的输出端Io相连。
所述开关电路210包括第一开关S0、第二开关S1和第三开关S2,所述第一开关S0的一端与第二MOS管MP2的控制端相连,其另一端与第一可调电阻R3和第二可调电阻R4之间的连接节点相连。所述第二开关S1连接于第二MOS管MP2的控制端和所述第一可调电阻R3的一端之间。第三开关S2连接于第二MOS管MP2的控制端和第二可调电阻R4的另一端之间。
所述校准电路220包括第一输入端V1、第二输入端V2、第一输出端C0、第二输出端C1、第三输出端C2、第四输出端D1和第五输出端D2,其中,所述校准电路220的第一输入端V1与所述第一电阻R1的另一端相连,其第二输入端V2与所述第二电阻R2的另一端相连,其第一输出端C0与第一开关S0的控制端相连,其第二输出端C1与第二开关S1的控制端相连,其第三输出端C2与第三开关S2的控制端相连,其第四输出端D1与第一可调电阻R3的调节端相连,其第五输出端D2与第二可调电阻R4的调节端相连。
在图2所示的实施例中,所述第一MOS管MP1和第二MOS管MP2匹配设置;所述第一电阻R1和第二电阻R2匹配设置,且第一电阻R1和第二电阻R2的阻值相等。在图2所示的具体实施例中,所述第一MOS管MP1和第二MOS管MP2均为PMOS晶体管,所述第一MOS管MP1的衬体端与电源端VIN相连,所述第二MOS管MP2的衬体端与电源端VIN相连;第一MOS管MP1的第一连接端、第二连接端和控制端分别为PMOS晶体管的源极、漏极和栅极;第二MOS管MP2的第一连接端、第二连接端和控制端分别为PMOS晶体管的源极、漏极和栅极。
以下具体介绍图2中的开关电路210和校准电路220的工作过程。
所述校准电路220先控制所述开关电路210处于第一状态,以使得第一开关S0导通、第二开关S2和第三开关S3关断;此时,所述校准电路220采样所述第一电阻R1的另一端的电压以得到第一采样电压V1,采样所述第二电阻R2的另一端的电压以得到第二采样电压V2。当所述第一采样电压V1大于所述第二采样电压V2时,所述校准电路220通过所述第四输出端D1将第一可调电阻R3的有效电阻值调至第一有效阻值R3',且所述校准电路220控制开关电路210处于第二状态,以使得第二开关S1导通、第一开关S0和第三开关S2关断;当所述第一采样电压V1小于所述第二采样电压V2时,所述校准电路220通过所述第五输出端D2将第二可调电阻R4的有效电阻值调至第二有效阻值R4',且所述校准电路220控制开关电路210处于第三状态,以使得第三开关S2导通、第一开关S0和第二开关S1关断。
在图2所示的具体实施例中,所述校准电路220包括第一模数转换器ADC1(Analog-to-Digital Converter)、第二模数转换器ADC2和处理器CPU(Central Processing Unit,中央处理器)。
所述处理器CPU先控制所述开关电路210处于第一状态,例如,处理器CPU控制第一输出端C0输出高电平,控制第二输出端C1和第三输出端C2输出低电平,以使得第一开关S0导通、第二开关S2和第三开关S3关断。此时,所述第一模数转换器ADC1采样所述第一电阻R1另一端的电压,以得到模拟信号的第一采样电压V1,并将其转换为数字信号的第一采样电压DV1;所述第二模数转换器ADC2采样所述第二电阻R2另一端的电压,以得到模拟信号的第二采样电压V2,并将其转换为数字信号的第二采样电压DV2。
所述处理器CPU比较数字信号的第一采样电压DV1和数字信号的第二采样电压DV2。
如果数字信号的第二采样电压DV2较大,则意味着采样到的模拟信号的第二采样电压V2大于模拟信号的第一采样电压V1,意味着第二电阻R2上的电压降小于第一电阻R1上的电压降,表明第二电阻R2上的电流小于第一电阻R1上的电流,即第二MOS管MP2的漏极电流值小于第一MOS管MP1的漏极电流值。通过所述处理器CPU计算数字信号的第二采样电压DV2和数字信号的第一采样电压DV1的差值(即DV2-DV1),然后根据下面的公式(2)计算第二可调电阻R4需要调整到的有效电阻值R4'(其可称为第二有效阻值R4'):
其中DV2是所述数字信号的第二采样电压,DV1所述数字信号的第一采样电压,Vs是所述模数转换器(ADC1、ADC2)的量化电压步进,R为第一电阻R1(或第二电阻R2)的电阻值,I为电流源I1的电流值,gm为第二MOS管MP2的跨导。
所述处理器CPU根据上述计算得到的第二有效阻值R4'产生对应的第二调节信号,所述第二调节信号通过所述第五输出端D2来控制第二可调电阻R4的有效阻值等于第二有效阻值R4'。并且所述处理器CPU控制第三输出端C2输出高电平,控制第一输出端C0和第二输出端C1输出低电平,以使得第三开关S2导通、第一开关S0和第二开关S1关断。这相当于增加了第二MOS管MP2的栅源电压,因此,增加了第二MOS管MP2的漏极电流,使得MP2的漏极电流更接近电流源I1的电流值,从而提高电流镜的复制精度。
如果数字信号的第一采样电压DV1较大,则意味着采样到的模拟信号的第一采样电压V1大于模拟信号的第二采样电压V2,意味着第一电阻R1上的电压降小于第二电阻R2上的电压降,表明第一电阻R1上的电流小于第二电阻R2上的电流,即第二MOS管MP2的漏极电流值大于第一MOS管MP1的漏极电流值,通过所述处理器CPU计算数字信号的第一采样电压DV1和数字信号的第二采样电压DV2的差值(即DV1-DV2),然后根据下面的公式(1)计算第一可调电阻R3需要调整到的有效电阻值R3'(其可称为第一有效阻值R3'):
其中DV2是所述数字信号的第二采样电压,DV1所述数字信号的第一采样电压,Vs是所述模数转换器(ADC1、ADC2)的量化电压步进,R为第一电阻R1(或第二电阻R2)的电阻值,I为电流源I1的电流值,gm为第二MOS管MP2的跨导。
所述处理器CPU根据上述计算得到的第一有效阻值R3'产生对应的第一调节信号,该第一调节信号通过所述第四输出端D1来控制第一可调电阻R3的有效阻值等于第一有效阻值R3'。并且所述处理器CPU控制第二输出端C1输出高电平,控制第一输出端C0和第三输出端C2输出低电平,以使得第二开关S1导通、第一开关S0和第三开关S2关断。这相当于减小了第二MOS管MP2的栅源电压,因此,减小第二MOS管MP2的漏极电流,使得MP2的漏极电流更接近电流源I1的电流值,从而提高电流镜的复制精度。
在本发明中,“连接”、相连、“连”、“接”等表示电性相连的词语,如无特别说明,则表示直接或间接的电性连接。
需要指出的是,熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地,本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。

Claims (6)

1.一种电流镜电路,其特征在于,其包括第一MOS管、第二MOS管、第一电阻、第二电阻、第一可调电阻、第二可调电阻、开关电路和校准电路,
所述第一电阻的一端与电源端相连,其另一端与所述第一MOS管的第一连接端相连,所述第一MOS管的第二连接端与所述第一可调电阻的一端相连,所述第一可调电阻的另一端与所述第二可调电阻的一端相连,所述第二可调电阻的另一端与电流源的输入端相连,所述电流源的输出端接地;所述第一MOS管的控制端与第一可调电阻和第二可调电阻之间的连接节点相连;所述第二电阻的一端与所述电源端相连,其另一端与所述第二MOS管的第一连接端相连,所述第二MOS管的第二连接端与所述电流镜电路的输出端相连,
所述开关电路包括第一开关、第二开关和第三开关,所述第一开关的一端与第二MOS管的控制端相连,其另一端与第一可调电阻和第二可调电阻之间的连接节点相连;所述第二开关连接于第二MOS管的控制端和所述第一可调电阻的一端之间,第三开关连接于第二MOS管的控制端和第二可调电阻的另一端之间,
所述校准电路包括第一输入端、第二输入端、第一输出端、第二输出端、第三输出端、第四输出端和第五输出端,其中,所述校准电路的第一输入端与所述第一电阻的另一端相连,其第二输入端与所述第二电阻的另一端相连,其第一输出端与第一开关的控制端相连,其第二输出端与第二开关的控制端相连,其第三输出端与第三开关的控制端相连,其第四输出端与第一可调电阻的调节端相连,其第五输出端与第二可调电阻的调节端相连。
2.根据权利要求1所述的电流镜电路,其特征在于,
所述校准电路先控制所述开关电路处于第一状态,以使得第一开关导通、第二开关和第三开关关断;此时,所述校准电路采样所述第一电阻的另一端的电压以得到第一采样电压,采样所述第二电阻的另一端的电压以得到第二采样电压;
所述校准电路比较第一采样电压和第二采样电压,当所述第一采样电压大于所述第二采样电压时,所述校准电路基于第一采样电压和第二采样电压的差值,通过所述第四输出端将第一可调电阻的有效电阻值调至第一有效阻值,且所述校准电路控制开关电路处于第二状态,以使得第二开关导通、第一开关和第三开关关断;当所述第一采样电压小于所述第二采样电压时,所述校准电路基于第二采样电压和第一采样电压的差值,通过所述第五输出端将第二可调电阻的有效电阻值调至第二有效阻值,且所述校准电路控制开关电路处于第三状态,以使得第三开关导通、第一开关和第二开关关断。
3.根据权利要求2所述的电流镜电路,其特征在于,
所述第一MOS管和第二MOS管匹配设置,
所述第一电阻和第二电阻匹配设置,且第一电阻的阻值等于第二电阻的阻值,
所述第一MOS管的衬体端与电源端相连,所述第二MOS管的衬体端与电源端相连。
4.根据权利要求3所述的电流镜电路,其特征在于,
所述校准电路包括第一模数转换器、第二模数转换器和处理器,
所述第一模数转换器用于采样所述第一电阻另一端的电压,以得到模拟信号的第一采样电压,并将其转换为数字信号的第一采样电压;所述第二模数转换器用于采样所述第二电阻另一端的电压,以得到模拟信号的第二采样电压,并将其转换为数字信号的第二采样电压;
所述处理器比较数字信号的第一采样电压和数字信号的第二采样电压,
当所述数字信号的第一采样电压大于所述数字信号的第二采样电压时,所述处理器基于数字信号的第一采样电压和所述数字信号的第二采样电压的差值,将第一可调电阻的有效电阻值调至第一有效阻值,且所述处理器控制开关电路处于第二状态;
当所述数字信号的第一采样电压小于所述数字信号的第二采样电压时,所述处理器基于所述数字信号的第二采样电压和所述数字信号的第一采样电压的差值,将第二可调电阻的有效电阻值调至第二有效阻值,且所述处理器控制开关电路处于第三状态。
5.根据权利要求4所述的电流镜电路,其特征在于,
当所述数字信号的第一采样电压大于所述数字信号的第二采样电压时,所述处理器根据公式(1)计算第一可调电阻需要调整到的第一有效阻值R3',
<mrow> <mi>R</mi> <msup> <mn>3</mn> <mo>&amp;prime;</mo> </msup> <mo>=</mo> <mfrac> <mrow> <mo>(</mo> <mi>D</mi> <mi>V</mi> <mn>1</mn> <mo>-</mo> <mi>D</mi> <mi>V</mi> <mn>2</mn> <mo>)</mo> <mo>.</mo> <mi>V</mi> <mi>s</mi> </mrow> <mrow> <mi>R</mi> <mo>.</mo> <mi>I</mi> <mo>.</mo> <mi>g</mi> <mi>m</mi> </mrow> </mfrac> <mo>-</mo> <mo>-</mo> <mo>-</mo> <mrow> <mo>(</mo> <mn>1</mn> <mo>)</mo> </mrow> </mrow>
所述处理器根据计算得到的第一有效阻值R3'产生相应的第一调节信号,以控制第一可调电阻的有效阻值等于第一有效阻值;
当所述数字信号的第一采样电压小于所述数字信号的第二采样电压时,所述处理器根据公式(2)计算第二可调电阻需要调整到的第二有效阻值R4',
<mrow> <mi>R</mi> <msup> <mn>4</mn> <mo>&amp;prime;</mo> </msup> <mo>=</mo> <mfrac> <mrow> <mo>(</mo> <mi>D</mi> <mi>V</mi> <mn>2</mn> <mo>-</mo> <mi>D</mi> <mi>V</mi> <mn>1</mn> <mo>)</mo> <mo>.</mo> <mi>V</mi> <mi>s</mi> </mrow> <mrow> <mi>R</mi> <mo>.</mo> <mi>I</mi> <mo>.</mo> <mi>g</mi> <mi>m</mi> </mrow> </mfrac> <mo>-</mo> <mo>-</mo> <mo>-</mo> <mrow> <mo>(</mo> <mn>2</mn> <mo>)</mo> </mrow> </mrow>
所述处理器根据计算得到的第二有效阻值R4'产生相应的第二调节信号,以控制第二可调电阻的有效阻值等于第二有效阻值;
其中,其中DV2是所述数字信号的第二采样电压,DV1所述数字信号的第一采样电压,Vs是所述模数转换器的量化电压步进,R为第一电阻R1或第二电阻R2的电阻值,I为电流源I1的电流值,gm为第一MOS管的跨导。
6.根据权利要求1所述的电流镜电路,其特征在于,
所述第一MOS管MP1和第二MOS管MP2均为PMOS晶体管,
第一MOS管MP1的第一连接端、第二连接端和控制端分别为PMOS晶体管的源极、漏极和栅极;
第二MOS管MP2的第一连接端、第二连接端和控制端分别为PMOS晶体管的源极、漏极和栅极。
CN201711135313.8A 2017-11-14 2017-11-14 设置有校准电路的电流镜电路 Active CN107817868B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711135313.8A CN107817868B (zh) 2017-11-14 2017-11-14 设置有校准电路的电流镜电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711135313.8A CN107817868B (zh) 2017-11-14 2017-11-14 设置有校准电路的电流镜电路

Publications (2)

Publication Number Publication Date
CN107817868A true CN107817868A (zh) 2018-03-20
CN107817868B CN107817868B (zh) 2019-06-21

Family

ID=61609645

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711135313.8A Active CN107817868B (zh) 2017-11-14 2017-11-14 设置有校准电路的电流镜电路

Country Status (1)

Country Link
CN (1) CN107817868B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022237467A1 (zh) * 2021-05-13 2022-11-17 北京芯格诺微电子有限公司 带有片内实时校准的高精度电流采样电路

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101630175A (zh) * 2008-12-31 2010-01-20 曹先国 匹配电流镜
CN102890522A (zh) * 2012-10-24 2013-01-23 广州润芯信息技术有限公司 一种电流基准电路
CN102970789A (zh) * 2011-09-01 2013-03-13 点晶科技股份有限公司 驱动电路与用于驱动电路的错误侦测方法与错误侦测电路
US20150236579A1 (en) * 2014-02-20 2015-08-20 SK Hynix Inc. Current generation circuits and semiconductor devices including the same
CN104917369A (zh) * 2014-03-14 2015-09-16 台湾积体电路制造股份有限公司 电压源单元及其操作方法
EP2472723B1 (en) * 2011-01-04 2015-12-16 ams AG Amplifier with non-linear current mirror
US20160315534A1 (en) * 2014-12-03 2016-10-27 Fairchild Semiconductor Corporation Charge pump circuit for providing voltages to multiple switch circuits
TWI601378B (zh) * 2016-11-17 2017-10-01 瑞昱半導體股份有限公司 電阻校正電路與裝置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101630175A (zh) * 2008-12-31 2010-01-20 曹先国 匹配电流镜
EP2472723B1 (en) * 2011-01-04 2015-12-16 ams AG Amplifier with non-linear current mirror
CN102970789A (zh) * 2011-09-01 2013-03-13 点晶科技股份有限公司 驱动电路与用于驱动电路的错误侦测方法与错误侦测电路
CN102890522A (zh) * 2012-10-24 2013-01-23 广州润芯信息技术有限公司 一种电流基准电路
US20150236579A1 (en) * 2014-02-20 2015-08-20 SK Hynix Inc. Current generation circuits and semiconductor devices including the same
CN104917369A (zh) * 2014-03-14 2015-09-16 台湾积体电路制造股份有限公司 电压源单元及其操作方法
US20160315534A1 (en) * 2014-12-03 2016-10-27 Fairchild Semiconductor Corporation Charge pump circuit for providing voltages to multiple switch circuits
TWI601378B (zh) * 2016-11-17 2017-10-01 瑞昱半導體股份有限公司 電阻校正電路與裝置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022237467A1 (zh) * 2021-05-13 2022-11-17 北京芯格诺微电子有限公司 带有片内实时校准的高精度电流采样电路
US11846658B2 (en) 2021-05-13 2023-12-19 X-Signal Integrated Co., Ltd. High precision current sampling circuit with on-chip real-time calibration

Also Published As

Publication number Publication date
CN107817868B (zh) 2019-06-21

Similar Documents

Publication Publication Date Title
CN100379112C (zh) 平均电流型均流电路及其组成的电源模块和电源系统
CN104076854B (zh) 一种无电容低压差线性稳压器
CN107345996A (zh) 场效应管测试电路及测试方法
CN104679092B (zh) 宽电源电压的过温迟滞保护电路
CN105445673B (zh) 一种直流恒电阻电子负载装置
CN208506629U (zh) 一种基于远端反馈的供电电路
CN203825522U (zh) 具有温度补偿功能的基准电压产生电路
CN107817868A (zh) 设置有校准电路的电流镜电路
CN108233900B (zh) 改进的电压比较器
TWI470394B (zh) 電壓產生器
CN108259010B (zh) 改进的运算放大器
CN106959718A (zh) 调节器
CN109444792A (zh) 一种降低电流传感器采样误差的电路
CN109116904A (zh) 一种偏置电路
CN105278604B (zh) 一种全电压范围多基准电压同步调整电路
CN112630544A (zh) 一种高压SiC MOSFET漏源极间非线性电容测量及建模方法
CN203747798U (zh) 采样开关电路
CN208061054U (zh) 一种单电源供电多档位恒流源电路
CN115236481B (zh) 一种高精度电流检测方法及其芯片模组
CN108207057B (zh) 改进的led电路
CN107390763A (zh) 一种对电源不敏感的低温漂电流源电路
CN207603590U (zh) 一种比较器电路
CN204360862U (zh) 数控变阻装置
CN104267774B (zh) 一种线性电源
CN206712773U (zh) 一种数模转换器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant