CN107799604B - 一种自对准顶栅铟锡锌氧化物薄膜晶体管及其制造方法 - Google Patents

一种自对准顶栅铟锡锌氧化物薄膜晶体管及其制造方法 Download PDF

Info

Publication number
CN107799604B
CN107799604B CN201710792095.9A CN201710792095A CN107799604B CN 107799604 B CN107799604 B CN 107799604B CN 201710792095 A CN201710792095 A CN 201710792095A CN 107799604 B CN107799604 B CN 107799604B
Authority
CN
China
Prior art keywords
zinc oxide
indium tin
oxide film
tin zinc
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710792095.9A
Other languages
English (en)
Other versions
CN107799604A (zh
Inventor
陈荣盛
邓孙斌
郭海成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
South China University of Technology SCUT
Original Assignee
South China University of Technology SCUT
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by South China University of Technology SCUT filed Critical South China University of Technology SCUT
Priority to CN201710792095.9A priority Critical patent/CN107799604B/zh
Priority to PCT/CN2017/106778 priority patent/WO2019047336A1/zh
Priority to US16/633,206 priority patent/US11049881B2/en
Publication of CN107799604A publication Critical patent/CN107799604A/zh
Application granted granted Critical
Publication of CN107799604B publication Critical patent/CN107799604B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66969—Multistep manufacturing processes of devices having semiconductor bodies not comprising group 14 or group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate

Abstract

本发明公开了一种自对准顶栅铟锡锌氧化物薄膜晶体管及其制造方法，晶体管包括衬底、缓冲层、铟锡锌氧化物薄膜、栅介质层、导电薄膜、钝化层、源漏接触电极和栅电极。本发明采用了自对准顶栅结构，克服传统底栅型晶体管存在的寄生电容大和等比例缩小能力弱的问题，沉积钝化层和沉积栅介质层时使用不同的气源和退火条件，使得与栅介质层接触并被其覆盖的铟锡锌氧化物薄膜区域呈现高阻态，与钝化层接触并被其覆盖的铟锡锌氧化物薄膜区域呈现低阻态，从而形成形了高阻沟道区和低阻源漏区，解决了传统掺杂离子的金属氧化物薄膜晶体管的热稳定性问题。本发明可以广泛应用于半导体领域。

Description

一种自对准顶栅铟锡锌氧化物薄膜晶体管及其制造方法
技术领域
本发明涉及半导体领域，尤其是一种自对准顶栅铟锡锌氧化物薄膜晶体管及其制造方法。
背景技术
名词解释：
前驱物：是合成某物质的前体或者原料。
在下一代新型AMOLED有源显示的发展及推动下，金属氧化物薄膜晶体管受到越来越多的关注与研究，其中底栅型铟锡锌氧化物薄膜晶体管(TFT)最具代表性。然而底栅型结构具寄生电容大和等比例缩小能力差的缺点，难以应用在外围电路的集成上以实现显示面板的系统整合SOP。有小部分学者开展了寄生电容小的自对准顶栅结构的研究，然而在源漏掺杂的方法上，普遍采用氢(J.Park et.al,Appl.Phys.Lett.,93,053501,2008)或氩(B.DuAhn et.al,Appl.Phys.Lett.,93,203506,2008)等离子体处理来形成高导电区，由于掺杂离子容易从源漏区扩散到沟道，使得沟道变低阻，而使器件短路，只要稍微进行热处理，载流子浓度就会发生明显变化，造成器件性能急剧下降，所以通过掺杂离子来形成高导电区的薄膜晶体管，存在热稳定性较差的问题；而且通过掺杂离子来形成高导电区需要额外的工艺步骤，增加了生产成本。
发明内容
为解决上述技术问题，本发明的第一目的在于：提供一种寄生电容小和等比例缩小能力强的自对准顶栅铟锡锌氧化物薄膜晶体管。
本发明的第二目的在于：提供一种寄生电容小、等比例缩小能力强、成本低和热稳定性强的自对准顶栅铟锡锌氧化物薄膜晶体管。
本发明所采用的第一种技术方案是：
一种自对准顶栅铟锡锌氧化物薄膜晶体管，包括衬底，所述衬底上设有缓冲层，所述缓冲层上设有铟锡锌氧化物薄膜，所述铟锡锌氧化物薄膜包括两个低阻源漏区和一个高阻沟道区，所述铟锡锌氧化物薄膜上设有栅介质层，所述栅介质层上设有导电薄膜，所述导电薄膜和铟锡锌氧化物薄膜上覆盖有钝化层，所述铟锡锌氧化物薄膜上还设有源漏接触电极，所述源漏接触电极通过钝化层的接触孔与铟锡锌氧化物薄膜欧姆接触，所述导电薄膜上还设有栅电极，所述栅电极通过钝化层的接触孔与导电薄膜接触。
进一步，所述缓冲层为二氧化硅层、氮化硅层或者二氧化硅和氮化硅的混合层。
进一步，所述栅介质层为二氧化硅层、二氧化硅层和氮化硅层的组合，或者二氧化硅层与氧化铝层的组合；所述钝化层为二氧化硅层、二氧化硅层和氮化硅层的组合，或者二氧化硅层与氧化铝层的组合。
进一步，所述源漏接触电极、栅电极和导电薄膜均由金属和/或导电金属氧化物构成。
本发明所采用的第二种技术方案是：
一种自对准顶栅铟锡锌氧化物薄膜晶体管的制造方法，包括以下步骤：
在衬底上沉积缓冲层；
在缓冲层上沉积铟锡锌氧化物薄膜；
对铟锡锌氧化物薄膜进行光刻和刻蚀，得到图形化的铟锡锌氧化物薄膜；
使用第一次化学气相沉积法在图形化的铟锡锌氧化物薄膜上沉积栅介质层，所述第一次化学气相沉积法所使用的前驱物包括烷氧基硅烷或者烷氧基硅烷与惰性气体的混合气源，以及第一氧化性气源；
在栅介质层上沉积导电薄膜，并对导电薄膜进行光刻和剥离，得到图形化的导电薄膜；
以图形化的导电薄膜作为掩膜版，对栅介质层进行刻蚀，并进行第一次退火；
使用第二次化学气相沉积法在导电薄膜和铟锡锌氧化物薄膜上沉积钝化层，所述第二次化学气相沉积法所使用的气源包括硅烷气源或者硅烷与惰性气体的混合气源，以及第二氧化性气源；
对钝化层进行光刻和刻蚀，形成源漏极和栅极的接触孔；
在源漏极和栅极的接触孔中形成源漏接触电极和栅电极。
进一步，所述在缓冲层上沉积铟锡锌氧化物薄膜的步骤具体为：
使用磁控溅射法在缓冲层上沉积铟锡锌氧化物薄膜，所述磁控溅射法为DC直流磁控溅射法和/或RF射频磁控溅射法，所述磁控溅射法所使用的靶材为ITO靶材与ZnO靶材，所述反应时衬底的温度为23℃至400℃。
进一步，所述第一氧化性气源为O2、O3、N2O或者含有氧气的混合气体，所述第二氧化性气源为O2、O3、N2O或者含有氧气的混合气体。
进一步，所述烷氧基硅烷为三甲氧基硅烷、正硅酸乙酯、三乙氧基硅烷或者硅酸四甲酯。
进一步，所述第一次退火的退火气氛为含有氧气的气体，退火温度为100℃至400℃，退火时间为1至4小时。
进一步，所述第二次退火的退火气氛为含有氧气的气体，退火温度为100℃至400℃，退火时间为0.1至2小时。
本发明晶体管的有益效果是：包括衬底、缓冲层、铟锡锌氧化物薄膜、栅介质层、导电薄膜、钝化层、源漏接触电极和栅电极，采用了顶栅结构，克服传统底栅型铟锡锌氧化物薄膜晶体管存在的寄生电容大和等比例缩小能力弱的问题，具有寄生电容小，等比例缩小能力强的优点。
本发明方法的有益效果是：包括使用第一次化学气相沉积法在图形化的铟锡锌氧化物薄膜上沉积栅介质层；以图形化的导电薄膜作为掩膜版，对栅介质层进行刻蚀，并进行第一次退火；使用第二次化学气相沉积法在导电薄膜和铟锡锌氧化物薄膜上沉积钝化层；并进行二次退火的步骤，所述第一次化学气相沉积法所使用的前驱物包括烷氧基硅烷或者烷氧基硅烷与惰性气体的混合气源，以及第一氧化性气源，使得铟锡锌氧化物薄膜与栅介质层接触并被其覆盖的部分经过第一次退火后呈现高阻态，成为晶体管的高阻沟道区；所述第二次化学气相沉积法所使用的气源包括硅烷气源或者硅烷与惰性气体的混合气源，以及第二氧化性气源，使得铟锡锌氧化物薄膜与钝化层接触并被其覆盖的部分经过第二次退火后呈现低阻态，成为低阻源漏区，从而省去了传统方法通过掺杂离子来形成低阻源漏区的工艺步骤，使得生产成本降低；同时，解决了传统掺杂离子的铟锡锌氧化物薄膜晶体管的热稳定性问题。通过本发明的方法制造的铟锡锌氧化物薄膜晶体管，采用了自对准顶栅结构，克服传统底栅型铟锡锌氧化物薄膜晶体管存在的寄生电容大和等比例缩小能力弱的问题，具有寄生电容小，等比例缩小能力强的优点。
附图说明
图1为本发明一种自对准顶栅铟锡锌氧化物薄膜晶体管的横截面示意图；
图2为本发明实施例2在衬底上形成缓冲层后的横截面示意图；
图3为本发明实施例2在缓冲层上沉积铟锡锌氧化物薄膜后的横截面示意图；
图4为本发明实施例2在铟锡锌氧化物薄膜上沉积栅介质层后的横截面示意图；
图5为本发明实施例2在栅介质层上沉积导电薄膜并图形化的横截面示意图；
图6为本发明实施例2刻蚀栅介质层后的横截面示意图；
图7为本发明实施例2使用化学气相沉积法沉积钝化层后的横截面示意图；
图8为本发明实施例2所制造的自对准顶栅铟锡锌氧化物薄膜晶体管接受正负极偏压应力测试得到的转移特性曲线变化图。
具体实施方式
参照图1，一种自对准顶栅铟锡锌氧化物薄膜晶体管，包括衬底101，所述衬底101上设有缓冲层102，所述缓冲层102上设有铟锡锌氧化物薄膜103，所述铟锡锌氧化物薄膜103包括两个低阻源漏区(第一低阻源漏区111和第二低阻源漏区112)和一个高阻沟道区，所述铟锡锌氧化物薄膜103上设有栅介质层104，所述栅介质层104上设有导电薄膜105，所述导电薄膜105和铟锡锌氧化物薄膜103上覆盖有钝化层106，所述铟锡锌氧化物薄膜103上还设有源漏接触电极107，所述源漏接触电极107通过钝化层106的接触孔与铟锡锌氧化物薄膜103欧姆接触，所述导电薄膜105上还设有栅电极108，所述栅电极108通过钝化层106的接触孔与导电薄膜105接触。
进一步作为优选的实施方式，所述缓冲层102为二氧化硅层、氮化硅层或者二氧化硅和氮化硅的混合层。
进一步作为优选的实施方式，所述栅介质层104为二氧化硅层、二氧化硅层和氮化硅层的组合，或者二氧化硅层与氧化铝层的组合，所述钝化层106为二氧化硅层、二氧化硅层和氮化硅层的组合，或者二氧化硅层与氧化铝层的组合。
进一步作为优选的实施方式，所述源漏接触电极107、栅电极108和导电薄膜105均由金属和/或导电金属氧化物构成。
参照图1至图7，一种自对准顶栅铟锡锌氧化物薄膜晶体管的制造方法，包括以下步骤：
在衬底101上沉积缓冲层102；
在缓冲层102上沉积铟锡锌氧化物薄膜103；
对铟锡锌氧化物薄膜103进行光刻和刻蚀，得到图形化的铟锡锌氧化物薄膜103；
使用第一次化学气相沉积法在图形化的铟锡锌氧化物薄膜103上沉积栅介质层104，所述第一次化学气相沉积法所使用的前驱物包括烷氧基硅烷或者烷氧基硅烷与惰性气体的混合气源，以及第一氧化性气源；
在栅介质层104上沉积导电薄膜105，并对导电薄膜105进行光刻和剥离，得到图形化的导电薄膜105；
以图形化的导电薄膜105作为掩膜版，对栅介质层104进行刻蚀，并进行第一次退火；
使用第二次化学气相沉积法在导电薄膜105和铟锡锌氧化物薄膜103上沉积钝化层106，所述第二次化学气相沉积法所使用的气源包括硅烷气源或者硅烷与惰性气体的混合气源，以及第二氧化性气源；所述惰性气体包括：氮气、氩气和氦气；
对钝化层106进行光刻和刻蚀，形成源漏极和栅极的接触孔；
在源漏极和栅极的接触孔中形成源漏接触电极107和栅电极108，并进行第二次退火。
进一步作为优选的实施方式，其特征在于，所述在缓冲层102上沉积铟锡锌氧化物薄膜103的步骤具体为：
使用磁控溅射法在缓冲层上沉积铟锡锌氧化物薄膜103，所述磁控溅射法为DC直流磁控溅射法和/或RF射频磁控溅射法，所述磁控溅射法所使用的靶材为ITO靶材与ZnO靶材，所述反应时衬底的温度为23℃至400℃。
进一步作为优选的实施方式，所述第一氧化性气源为O2、O3、N2O或者含有氧气的混合气体，所述第二氧化性气源为O2、O3、N2O或者含有氧气的混合气体。
进一步作为优选的实施方式，所述烷氧基硅烷为三甲氧基硅烷、正硅酸乙酯、三乙氧基硅烷或者硅酸四甲酯，所述惰性气体包括氮气、氦气和氩气。
进一步作为优选的实施方式，所述第一次退火的退火气氛为含有氧气的气体，退火温度为100℃至400℃，退火时间为1至4小时。所述含有氧气的气体可以为纯氧气、氧气和氩气的混合气体、氧气和氦的混合气体或者空气。
进一步作为优选的实施方式，所述第二次退火的退火气氛为含有氧气的气体，退火温度为100℃至400℃，退火时间为0.1至2小时。所述含有氧气的气体为纯氧气、氧气和氩气的混合气体、氧气和氦的混合气体或者空气。
下面结合附图和具体的实施例对本发明进行进一步的说明。
实施例1
参照图1，一种铟锡锌氧化物薄膜晶体管，包括衬底101，所述衬底101上设有成分为二氧化硅的缓冲层102，所述缓冲层102上设有铟锡锌氧化物薄膜103，所述铟锡锌氧化物薄膜103包括两个低阻源漏区(第一低阻源漏区111和第二低阻源漏区112)和一个高阻沟道区，所述铟锡锌氧化物薄膜103上还设有成分为二氧化硅的栅介质层104，所述栅介质层104上还设有成分为金属铝的导电薄膜105，所述导电薄膜105上还设有成分为二氧化硅的钝化层106，所述导电薄膜105和铟锡锌氧化物薄膜103没被栅介质层104覆盖的部分，均被钝化层106覆盖，所述钝化层106包括两个源漏极的接触孔和一个栅极的接触孔，两个所述的源漏极的接触孔中均设源漏接触电极107，两个所述源漏接触电极107分别与两个低阻源漏区(第一低阻源漏区111和第二低阻源漏区112)欧姆接触，所述栅极的接触孔中设有栅电极108，所述栅电极108与导电薄膜105接触。
其中，所述衬底101为硅衬底或者玻璃衬底；所述缓冲层102也可以是氮化硅层或者二氧化硅和氮化硅的混合层；所述栅介质层也可以是二氧化硅层和氮化硅层(或者二氧化硅层和氧化铝层)的组合，其中，二氧化硅层需要直接与铟锡锌氧化物薄膜103直接接触；所述导电薄膜105、源漏接触电极107和栅电极108可以由金属和/或导电金属氧化物构成，所述金属可以是铝、钛、钼、铜或者其他金属，所述导电金属氧化物可以是ITO、FTO或者其他的导电金属氧化物。例如源漏接触电极107是纯铝的电极，也可以是钼薄膜和铝薄膜叠加而成的电极；例如导电薄膜105可以是钼薄膜和铝薄膜叠加而成的薄膜。
实施例2
参照图1至图7，一种自对准顶栅铟锡锌氧化物薄膜晶体管的制造方法，包括以下步骤：
S1、使用热氧化生长法在衬底101上沉积缓冲层102，如图2所示；
S2、在缓冲层102上使用磁控溅射法沉积铟锡锌氧化物薄膜103，如图3所示，所述磁控溅射法为DC直流磁控溅射法和RF射频磁控溅射法，所述磁控溅射法所使用的靶材为ITO靶材和ZnO靶材，其中，溅射ITO靶材时使用直流电源，所述直流电源的输入功率为120W；溅射ZnO靶材时使用射频电源，所述射频电源的输入功率为150W；反应气氛为氧气和氩气，工作气压为3毫托(mTorr)；
S3、对铟锡锌氧化物薄膜103进行光刻和湿法刻蚀，使铟锡锌氧化物薄膜103图形化；
S4、使用等离子体增强化学气相沉积法(PECVD法)在图形化后的铟锡锌氧化物薄膜103上沉积二氧化硅作为栅介质层104，如图4所示，所述PECVD法的反应前驱物为正硅酸乙酯(TEOS)，反应时通入的气体还包括N2O，O2与Ar，反应温度为300℃，反应气压为220毫托，反应时的输入功率为30W；
S5、在栅介质层104上使用磁控溅射法沉积铝箔膜作为导电薄膜105，如图5所示，并对导电薄膜进行光刻和刻蚀，使导电薄膜105图形化；
S6、以图形化的导电薄膜105为掩膜版，对栅介质层104进行刻蚀，露出铟锡锌氧化物薄膜103的源漏区域，形成自对准结构，如图6所示；
S7、完成对栅介质层104的刻蚀后，进行第一次退火，退火温度为300℃，退火时间为2小时，退火气氛为氧气；
S8、在导电薄膜105和露出的铟锡锌氧化物薄膜103的源漏区域上，使用PECVD法沉积二氧化硅作为钝化层106，如图7所示，反应气源为硅烷，反应时通入的气体还包括N2O和N2，反应温度为300℃，反应时的输入功率为60W，反应气压为900毫托；
S9、对钝化层106进行光刻和刻蚀，以形成源漏极和栅极的接触孔；
S10、使用磁控溅射法沉积铝薄膜，所述铝薄膜会覆盖在钝化层106之上，并且金属铝会沉积到源漏极和栅极的接触孔中，对所述覆盖在钝化层106上的铝薄膜进行光刻，使之图形化，形成源漏接触电极107和栅电极108，如图1所示；
S11、进行第二次退火，退火温度为300℃，退火时间为2小时，退火气氛为氧气。
表1
迁移率(cm<sup>2</sup>/Vs) 亚阈值摆幅(V/dec) 阈值电压(V)
实施例2 16 0.09 -1.75
文献1 12 0.1 -1
文献2 12 0.1 3.5
文献3 7.27 0.49 0.96
从表1中可以看出，实施例2制造的自对准顶栅铟锡锌氧化物薄膜晶体管相对文献1(Manoj Nag et al.,“Circuits and AMOLED display with self-aligned a-IGZO TFTson polyimide foil”,Journal of the Society for Information Display,22(10),pp.509-517,2014.)、文献2(R.Chen et al.,“Self-Aligned Indium–Gallium–Zinc OxideThin-Film Transistor With Source/Drain Regions Doped by Implanted Arsenic”,34(1),pp.60-62,2013.)和文献3(.B.Du Ahn et al.,“Comparison of the effects of Arand H2plasmas on the performance of homojunctioned amorphous indium galliumzinc oxide thin film transistors,”Appl.Phys.Lett.,93(20),p.203506,2008.)的铟锡锌氧化物薄膜晶体管具有迁移率高、亚阈值摆幅小、阈值电压低等优点。
图8为实施例2所制造的自对准顶栅铟锡锌氧化物薄膜晶体管在正、负栅极偏压应力测试下，NBS(正偏压应力测试)和PBS(负偏压应力测试)的结果，从图8中可以看出，经过10ks的应力测试后，器件的转移特性没有发生明显变化，然而，在文献1中的器件，经过相同的应力测试后，阈值电压漂移达到1.4V以上，说明本发明的薄膜晶体管的稳定性好。
以上是对本发明的较佳实施进行了具体说明，但本发明并不限于所述实施例，熟悉本领域的技术人员在不违背本发明精神的前提下还可做作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (8)

1.一种自对准顶栅铟锡锌氧化物薄膜晶体管的制造方法，其特征在于，包括以下步骤：
在衬底上沉积缓冲层；
在缓冲层上沉积铟锡锌氧化物薄膜；
对铟锡锌氧化物薄膜进行光刻和刻蚀，得到图形化的铟锡锌氧化物薄膜；
使用第一次化学气相沉积法在图形化的铟锡锌氧化物薄膜上沉积栅介质层，所述第一次化学气相沉积法所使用的前驱物包括烷氧基硅烷或者烷氧基硅烷与惰性气体的混合气源，以及第一氧化性气源；
在栅介质层上沉积导电薄膜，并对导电薄膜进行光刻和剥离，得到图形化的导电薄膜；
以图形化的导电薄膜作为掩膜版，对栅介质层进行刻蚀，并进行第一次退火，所述第一次退火的退火气氛为含有氧气的气体，退火温度为100℃至400℃，退火时间为1至4小时；
使用第二次化学气相沉积法在导电薄膜和铟锡锌氧化物薄膜上沉积钝化层，所述第二次化学气相沉积法所使用的气源包括硅烷气源或者硅烷与惰性气体的混合气源，以及第二氧化性气源；
对钝化层进行光刻和刻蚀，形成源漏极和栅极的接触孔；
在源漏极和栅极的接触孔中形成源漏接触电极和栅电极，并进行第二次退火，所述第二次退火的退火气氛为含有氧气的气体，退火温度为100℃至400℃，退火时间为0.1至2小时。
2.根据权利要求1所述的一种自对准顶栅铟锡锌氧化物薄膜晶体管的制造方法，其特征在于，所述在缓冲层上沉积铟锡锌氧化物薄膜的步骤具体为：
使用磁控溅射法在缓冲层上沉积铟锡锌氧化物薄膜，所述磁控溅射法为DC直流磁控溅射法和/或RF射频磁控溅射法，所述磁控溅射法所使用的靶材为ITO靶材与ZnO靶材，在使用磁控溅射法在缓冲层上沉积铟锡锌氧化物薄膜时，衬底的温度为23℃至400℃。
3.根据权利要求1所述的一种自对准顶栅铟锡锌氧化物薄膜晶体管的制造方法，其特征在于：所述第一氧化性气源为O2、O3、N2O或者含有氧气的混合气体，所述第二氧化性气源为O2、O3、N2O或者含有氧气的混合气体。
4.根据权利要求1所述的一种自对准顶栅铟锡锌氧化物薄膜晶体管的制造方法，其特征在于：所述烷氧基硅烷为三甲氧基硅烷、正硅酸乙酯、三乙氧基硅烷或者硅酸四甲酯。
5.一种自对准顶栅铟锡锌氧化物薄膜晶体管，其通过权利要求1-4任一项所述的一种自对准顶栅铟锡锌氧化物薄膜晶体管的制造方法制备得到，其特征在于：包括衬底，所述衬底上设有缓冲层，所述缓冲层上设有铟锡锌氧化物薄膜，所述铟锡锌氧化物薄膜包括两个低阻源漏区和一个高阻沟道区，所述铟锡锌氧化物薄膜上设有栅介质层，所述栅介质层上设有导电薄膜，所述导电薄膜和铟锡锌氧化物薄膜上覆盖有钝化层，所述铟锡锌氧化物薄膜上还设有源漏接触电极，所述源漏接触电极通过钝化层的接触孔与铟锡锌氧化物薄膜欧姆接触，所述导电薄膜上还设有栅电极，所述栅电极通过钝化层的接触孔与导电薄膜接触。
6.根据权利要求5所述的一种自对准顶栅铟锡锌氧化物薄膜晶体管，其特征在于：所述缓冲层为二氧化硅层、氮化硅层或者二氧化硅和氮化硅的混合层。
7.根据权利要求5所述的一种自对准顶栅铟锡锌氧化物薄膜晶体管，其特征在于：所述栅介质层为二氧化硅层、二氧化硅层和氮化硅层的组合，或者二氧化硅层与氧化铝层的组合；所述钝化层为二氧化硅层、二氧化硅层和氮化硅层的组合，或者二氧化硅层与氧化铝层的组合。
8.根据权利要求5所述的一种自对准顶栅铟锡锌氧化物薄膜晶体管，其特征在于：所述源漏接触电极、栅电极和导电薄膜均由金属和/或导电金属氧化物构成。
CN201710792095.9A 2017-09-05 2017-09-05 一种自对准顶栅铟锡锌氧化物薄膜晶体管及其制造方法 Active CN107799604B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710792095.9A CN107799604B (zh) 2017-09-05 2017-09-05 一种自对准顶栅铟锡锌氧化物薄膜晶体管及其制造方法
PCT/CN2017/106778 WO2019047336A1 (zh) 2017-09-05 2017-10-19 一种自对准顶栅铟锡锌氧化物薄膜晶体管及其制造方法
US16/633,206 US11049881B2 (en) 2017-09-05 2017-10-19 Method for manufacturing a top-gate self-aligned indium-tin-zinc oxide thin-film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710792095.9A CN107799604B (zh) 2017-09-05 2017-09-05 一种自对准顶栅铟锡锌氧化物薄膜晶体管及其制造方法

Publications (2)

Publication Number Publication Date
CN107799604A CN107799604A (zh) 2018-03-13
CN107799604B true CN107799604B (zh) 2019-10-11

Family

ID=61531915

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710792095.9A Active CN107799604B (zh) 2017-09-05 2017-09-05 一种自对准顶栅铟锡锌氧化物薄膜晶体管及其制造方法

Country Status (3)

Country Link
US (1) US11049881B2 (zh)
CN (1) CN107799604B (zh)
WO (1) WO2019047336A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103311128A (zh) * 2013-06-13 2013-09-18 北京大学深圳研究生院 一种自对准金属氧化物薄膜晶体管及其制作方法
CN105006487A (zh) * 2015-07-14 2015-10-28 北京大学 顶栅自对准金属氧化物半导体薄膜晶体管及制备方法
CN106128944A (zh) * 2016-07-13 2016-11-16 深圳市华星光电技术有限公司 金属氧化物薄膜晶体管阵列基板的制作方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6091905B2 (ja) * 2012-01-26 2017-03-08 株式会社半導体エネルギー研究所 半導体装置
KR20160093749A (ko) * 2015-01-29 2016-08-09 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103311128A (zh) * 2013-06-13 2013-09-18 北京大学深圳研究生院 一种自对准金属氧化物薄膜晶体管及其制作方法
CN105006487A (zh) * 2015-07-14 2015-10-28 北京大学 顶栅自对准金属氧化物半导体薄膜晶体管及制备方法
CN106128944A (zh) * 2016-07-13 2016-11-16 深圳市华星光电技术有限公司 金属氧化物薄膜晶体管阵列基板的制作方法

Also Published As

Publication number Publication date
US11049881B2 (en) 2021-06-29
CN107799604A (zh) 2018-03-13
US20200258916A1 (en) 2020-08-13
WO2019047336A1 (zh) 2019-03-14

Similar Documents

Publication Publication Date Title
Cai et al. High-performance transparent AZO TFTs fabricated on glass substrate
CN102157564B (zh) 顶栅金属氧化物薄膜晶体管的制备方法
CN106558593A (zh) 阵列基板、显示面板、显示装置及阵列基板的制备方法
CN104241392B (zh) 一种薄膜晶体管及其制备方法、显示基板和显示设备
CN106129086B (zh) Tft基板及其制作方法
WO2011143887A1 (zh) 金属氧化物薄膜晶体管及其制备方法
CN106128944A (zh) 金属氧化物薄膜晶体管阵列基板的制作方法
JP6498745B2 (ja) 薄膜トランジスタの製造方法
CN105006487A (zh) 顶栅自对准金属氧化物半导体薄膜晶体管及制备方法
CN106098560B (zh) 顶栅型薄膜晶体管的制作方法
CN102683423A (zh) 一种顶栅结构金属氧化物薄膜晶体管及其制作方法
CN107946364A (zh) 具有复合晶型的无机金属氧化物薄膜晶体管及其制造方法
CN107808826A (zh) 一种底发射顶栅自对准薄膜晶体管的制备方法
CN104576399A (zh) 一种薄膜晶体管及其制造方法
CN106935549B (zh) 薄膜晶体管阵列基板的制作方法及薄膜晶体管阵列基板
CN107464851A (zh) 一种氮化镓薄膜晶体管及其制造方法
US10629746B2 (en) Array substrate and manufacturing method thereof
CN105247684B (zh) 用于薄膜晶体管的半导体层的氧化物、薄膜晶体管以及显示装置
US9202690B2 (en) Methods for forming crystalline IGZO through annealing
JP2016225505A (ja) 薄膜トランジスタおよびその製造方法ならびにスパッタリングターゲット
CN107799604B (zh) 一种自对准顶栅铟锡锌氧化物薄膜晶体管及其制造方法
CN108122991A (zh) 薄膜晶体管及其制作方法
Xiao et al. a-IGZO TFTs With Inductively Coupled Plasma Chemical Vapor Deposited ${\rm SiO} _ {x} $ Gate Dielectric
CN107623040A (zh) 一种铟镓锌氧化物薄膜晶体管及其制造方法
CN106057677B (zh) 低温多晶硅薄膜晶体管的制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant