CN107799598A - 具有跑道型布置中的多个硅柱的高电压纵向半导体器件 - Google Patents

具有跑道型布置中的多个硅柱的高电压纵向半导体器件 Download PDF

Info

Publication number
CN107799598A
CN107799598A CN201710763045.8A CN201710763045A CN107799598A CN 107799598 A CN107799598 A CN 107799598A CN 201710763045 A CN201710763045 A CN 201710763045A CN 107799598 A CN107799598 A CN 107799598A
Authority
CN
China
Prior art keywords
post
racetrack
type
illusory
field pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710763045.8A
Other languages
English (en)
Other versions
CN107799598B (zh
Inventor
阿列克谢·安库季诺夫
索林·杰奥尔杰斯库
维贾伊·帕塔萨拉蒂
凯利·马库姆
卜俭康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Power Integrations Inc
Original Assignee
Power Integrations Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Power Integrations Inc filed Critical Power Integrations Inc
Publication of CN107799598A publication Critical patent/CN107799598A/zh
Application granted granted Critical
Publication of CN107799598B publication Critical patent/CN107799598B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H01L29/0696—Surface layout of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0856—Source regions
    • H01L29/0865—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
    • H01L29/0873—Drain regions
    • H01L29/0882—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/407—Recessed field plates, e.g. trench field plates, buried field plates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/0814—Diodes only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
    • H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7811—Vertical DMOS transistors, i.e. VDMOS transistors with an edge termination structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

一种半导体器件，包括虚设柱和多个跑道型柱。半导体材料的虚设柱沿第一横向方向延伸。包括半导体材料的多个跑道型柱围绕虚设柱。多个跑道型柱中的每一个均具有第一线性部段和第一圆形部段以形成跑道形状，该第一线性部段沿第一横向方向延伸。多个跑道型柱包括第一跑道型柱和第二跑道型柱。第一跑道型柱被设置成接近虚设柱，并且第二跑道型柱围绕第一跑道型柱。第一跑道型柱设置在虚设柱与第二跑道型柱之间。半导体器件包括多个间隔区，该多个间隔区包括第一间隔区，该第一间隔区围绕虚设柱并且设置在第一跑道型柱与虚设柱之间。

Description

具有跑道型布置中的多个硅柱的高电压纵向半导体器件
相关申请的交叉引用
本申请要求于2016年8月30日提交的美国临时申请第62/381,447号的权益。
技术领域
本发明大体上涉及半导体器件，并且特别地但非排他性地涉及纵向半导体器件。
背景技术
高电压应用诸如电机驱动器、不间断电源和太阳能逆变器可以使用功率半导体器件。根据应用的具体要求，各种功率半导体器件是可用的，诸如功率二极管、功率金属氧化物半导体场效应晶体管(MOSFET)、双极结型晶体管(BJT)、绝缘栅极双极晶体管(IGBT)、晶闸管等。
功率半导体器件的性能度量可以包括工作电流和电压、输入和输出阻抗、切换速度、反向偏置击穿电压等。所利用的功率半导体器件的类型可以部分地基于这些性能度量。附加因素诸如成本和器件面积也可以有助于确定所利用的功率半导体器件的类型。
发明内容
一方面，提供了一种半导体器件，包括：半导体材料的虚设柱，所述虚设柱沿第一横向方向延伸；包括所述半导体材料的多个跑道型柱，所述多个跑道型柱围绕所述虚设柱，其中所述多个跑道型柱中的每一个均具有第一线性部段和第一圆形部段(roundedsection，倒圆部段)以形成跑道形状，所述第一线性部段沿所述第一横向方向延伸，并且其中所述多个跑道型柱包括第一跑道型柱和第二跑道型柱，所述第一跑道型柱被设置成接近所述虚设柱，所述第二跑道型柱围绕所述第一跑道型柱，其中所述第一跑道型柱设置在所述虚设柱与所述第二跑道型柱之间；以及多个间隔区，所述多个间隔区包括第一间隔区和第二间隔区，其中所述第一间隔区围绕所述虚设柱并且设置在所述第一跑道型柱与所述虚设柱之间，并且其中所述第二间隔区围绕所述第一跑道型柱并且设置在所述第一跑道型柱与所述第二跑道型柱之间。
另一方面，提供了一种高电压系统，包括多个运动场型结构，其中所述多个运动场型结构中的每个运动场型结构包括：半导体材料的虚设柱，所述虚设柱沿第一横向方向延伸；包括所述半导体材料的多个跑道型柱，所述多个跑道型柱围绕所述虚设柱，其中所述多个跑道型柱中的每一个均具有第一线性部段以及第一圆形部段以形成跑道形状，所述第一线性部段沿所述第一横向方向延伸，并且其中所述多个跑道型柱包括第一跑道型柱和第二跑道型柱，所述第一跑道型柱被设置成接近所述虚设柱，所述第二跑道型柱围绕所述第一跑道型柱，其中所述第一跑道型柱设置在所述虚设柱与所述第二跑道型柱之间；以及多个间隔区，所述多个间隔区包括第一间隔区和第二间隔区，其中所述第一间隔区围绕所述虚设柱并且设置在所述第一跑道型柱与所述虚设柱之间，并且其中所述第二间隔区围绕所述第一跑道型柱并且设置在所述第一跑道型柱与所述第二跑道型柱之间。
另一方面，提供了一种薄硅半导体器件，包括半导体材料的柱，所述半导体材料的柱包括虚设柱、最内跑道、最外跑道以及多个中间跑道，所述多个中间跑道布置在所述最内跑道与所述最外跑道之间，所述最内跑道呈跑道形布局，具有基本上线性的部段和在所述基本上线性的部段的每一端处的圆形部段，所述基本上线性的部段沿第一横向方向延伸；所述最内跑道围绕所述虚设柱；以及所述最内跑道具有曲率半径。
另一方面，提供了一种在半导体晶圆上包括多个运动场型件的器件，每个运动场型件形成单独的半导体器件，所述单独的半导体器件为晶体管、二极管或IGBT；所述器件还包括半导体材料的柱，所述半导体材料的柱包括虚设柱、最内跑道、最外跑道以及多个中间跑道，所述多个中间跑道布置在所述最内跑道与所述最外跑道之间，所述最内跑道呈跑道形布局，具有基本上线性的部段和在所述基本上线性的部段的每一端处的圆形部段，所述基本上线性的部段沿第一横向方向延伸；所述最内跑道围绕所述虚设柱；所述最内跑道具有曲率半径；所述器件具有击穿电压，其中所述器件的所述击穿电压由所述最内跑道的所述曲率半径确定。
另一方面，提供了一种纵向薄硅器件，包括：中央虚设柱，所述中央虚设柱呈跑道形布局，具有基本上线性的部段和在所述基本上线性的部段的每一端处的圆形部段，所述基本上线性的部段沿第一横向方向延伸；以及多个半导体材料的有源柱，所述多个半导体材料的有源柱以跑道形布局布置在所述中央虚设柱周围，所述多个半导体材料的柱中的每一个呈所述跑道形布局，具有基本上线性的部段和在所述基本上线性的部段的每一端处的圆形部段，所述多个半导体材料的柱中的每一个具有的所述基本上线性的部段在所述中央虚设柱的任一侧上沿所述第一横向方向延伸。
另一方面，提供了一种纵向薄硅器件，包括：中央虚设柱，所述中央虚设柱呈跑道形布局，具有基本上矩形的部段和在所述基本上矩形的部段的每一端处的圆形部段；以及多个半导体材料的有源柱，所述多个半导体材料的有源柱以跑道形布局布置在所述中央虚设柱周围，所述多个半导体材料的柱中的每一个呈所述跑道形布局，具有在所述中央虚设柱的任一侧上的基本上矩形的部段以及在所述基本上矩形的部段的每个角部处的圆形部段。
附图说明
参照以下附图描述本发明的非限制性和非穷尽性的实施方案，其中除非另有说明，否则在各视图中相同的附图标记指代相同的部分。
图1是根据本发明的教导的示例性纵向高电压场效应晶体管(HVFET)的截面图。
图2A示出了根据本发明的教导的示例性半导体器件的俯视图。
图2B示出了根据本发明的教导的图2A中的示例性半导体器件的放大的子部分。
图3示出了根据本发明的教导的示例性半导体器件的俯视图。
图4A示出了根据本发明的教导的示例性半导体器件的俯视图。
图4B示出了根据本发明的教导的图4A中的示例性半导体器件的放大的子部分。
在附图的若干视图中，对应的附图标记指示对应的部件。本领域技术人员将理解，附图中的元件是出于简单和清楚的目的示出的，并且不一定按比例绘制。例如，附图中的一些元件的尺寸可能相对于其他元件被夸大，以帮助增强对本发明的各实施方案的理解。而且，通常没有描绘在商业上可行的实施方案中有用或必要的常见但容易理解的元件，以便较少地阻碍对本发明的这些不同实施方案的见解。
具体实施方式
在下面的描述中，阐述了许多具体细节，以提供对本发明的透彻理解。然而，对于本领域普通技术人员而言明了的是，不一定要采用该具体细节来实践本发明。在其他情况下，没有详细描述公知的材料或方法，以避免使本发明模糊不清。
贯穿本说明书对“一个实施方案”、“一实施方案”、“一个实施例”或“一实施例”的提及意指结合该实施方案或实施例描述的具体的特征、结构或特性包括在本发明的至少一个实施方案中。因此，贯穿本说明书在不同地方出现的措辞“在一个实施方案中”、“在一实施方案中”、“一个实施例”或“一实施例”不一定全部都指代同一实施方案或实施例。此外，具体的特征、结构或特性可以在一个或多个实施方案或实施例中以任何合适的组合和/或子组合进行组合。具体的特征、结构或特性可以包括在提供所描述功能的集成电路、电子电路、组合逻辑电路或其他合适的部件中。另外，要理解，本文提供的附图是出于向本领域普通技术人员进行说明之目的，并且附图不一定是按比例绘制的。
贯穿本说明书，使用了若干技术术语。除非在本文中明确限定或在使用这些术语的上下文中清楚地表明，否则这些术语将采用这些术语在它们所来自的领域中的普通含义。应注意，元素名称和符号(例如，Si与硅)在本文档中可以互换使用；然而，两者具有相同的含义。
图1是根据本发明的教导的示例性纵向高电压场效应晶体管(HVFET)100的截面图。HVFET 100包括衬底102、跑道型(racetrack)柱103(包括半导体材料)、绝缘材料120、绝缘材料130、场板122、场板132、栅极电极124、栅极电极134、栅极氧化物116和栅极氧化物126。跑道型柱103包括源极区112、源极区114、中间区110、体(body)区106和漏极区104。
HVFET 100采用纵向器件结构，该纵向器件结构在器件处于“关断”状态时支持或阻挡所施加的高电压(如数百伏)。跑道型柱103可以是设置在衬底102上或衬底中的半导体材料的台面(mesa)或柱。跑道型柱103可以包括第一导电类型的源极区112、第一导电类型的源极区114、第二导电类型的中间区110、第二导电类型的体区106和第一导电类型的漏极区104。
在一个实施例中，漏极区104是形成在N+掺杂的硅衬底102上的N-型掺杂的硅延伸漏极。可以对衬底102进行重掺杂以使对流过漏极电极(在本实施例中，N-延伸漏极区104)的电流的阻力最小化，其中该漏极电极在完成的半导体器件100中位于接近衬底102的底部处。体区106和中间区110是P掺杂硅。源极区112和源极区114是N+掺杂硅。源极区112和源极区114通过中间区110在横向上彼此分离。源极区112、源极区114和中间区110形成在跑道型柱103的顶表面附近。如所示出的，体区106设置在漏极区104与源极区112、源极区114和中间区110三者之间，并且将漏极区104在竖向上与源极区112、源极区114和中间区110分离开。
在另一实施例中，跑道型柱103可以是从衬底102延伸至硅晶片的顶表面的外延层。跑道型柱103的部分(其包括漏极区104)的掺杂浓度可以是线性分级的，以产生呈现出基本上均匀的电场分布的延伸漏极区。线性分级可以在漏极区104的顶表面——或者在其他实施例中在跑道型柱103的顶表面——下面的某点处停止。
在一个实施例中，漏极区104、体区106、源极区112、源极区114和中间区110共同形成跑道型柱103的截面，并形成硅材料的柱或台面(这两个术语在本公开内容中当同义词使用)。可以在跑道型柱103的相反侧118上形成竖向沟槽。竖向沟槽可以填充有构成绝缘材料120和绝缘材料130的介电材料(如氧化物)。跑道型柱103的高度和宽度以及相邻竖向沟槽之间的间距可以由半导体器件100的击穿电压要求确定。在各实施例中，跑道型柱103具有在约30微米至120微米的范围内的竖向高度(厚度)。在另一实施例中，形成在大约1微米乘以1微米的晶片(die)上的HVFET可以具有竖向厚度为约60微米的跑道型柱103。通过另一实施例，形成在每侧具有2-4毫米的晶片上的HVFET结构可以具有大约30微米厚的跑道型柱结构。在某些实施例中，为了实现非常高的击穿电压(如600-800V)，跑道型柱103的横向宽度尽可能窄只要可以可靠地进行制造即可(如，约0.4微米至0.8微米宽)。
在另一实施例中，代替横跨跑道型柱103的横向宽度在源极区112与源极区114之间布置中间区110(如图1所示)，可以在跑道型柱103的顶部处横跨跑道型柱103的横向长度交替地形成源极区112或体区。换言之，取决于截取截面所在的位置，给定的截面图诸如图1所示的截面图将具有横跨跑道型柱103的整个横向宽度延伸的N+掺杂的源极区112或者P-掺杂的体区106。在这样的实施例中，每个源极区112在两侧(沿跑道型柱103的横向长度)与体区106邻接。类似地，每个体区106在两侧(沿跑道型柱103的横向长度)与源极区112邻接。
绝缘材料120和绝缘材料130可以包括二氧化硅、氮化硅或其他合适的介电材料。绝缘材料120和绝缘材料130可以使用各种公知的方法形成，包括热生长和化学气相沉积。场板122和场板132分别设置在绝缘材料120和绝缘材料130内。场板122和场板132既而完全与衬底102和跑道型柱103绝缘。场板122和场板132可以由导电材料形成，该导电材料包括重掺杂的多晶硅、金属(或金属合金)、硅化物或其他合适的材料。在完成的半导体器件100的结构中，场板122和场板132通常用作电容板，该电容板可以用于在HVFET 100处于关断状态时(即，当漏极区104升高至高电压时)耗尽漏极区104的电荷。在一个实施方案中，分别将场板122和场板132与跑道型柱103的侧壁118分离开的绝缘材料120和绝缘材料130的横向厚度为大约4微米。
HVFET 100的沟槽栅极结构包括栅极电极124和栅极电极134，栅极电极124和栅极电极134分别设置在位于跑道型柱103的相反侧上的绝缘材料120和绝缘材料130中且位于场板122与场板132之间。栅极氧化物116和栅极氧化物126可以分别将栅极电极124和栅极电极134与跑道型柱103的邻近体区106的侧壁118分离开。栅极氧化物116和栅极氧化物126可以包括高质量且薄(如，大约500埃厚)的介电材料。栅极电极124和栅极电极134可以包括多晶硅或一些其他合适的材料。在一个实施例中，栅极电极124和栅极电极134具有大约1.5微米的横向宽度和约3.5微米的深度。
在一个实施例中，向栅极电极124和/或栅极电极134施加适当的电压使导电沟道沿着体区106的竖向侧壁部分118形成，使得电流可以竖向地流过半导体材料，即流过在体区106的顶表面(接近源极区112和源极区114)与体区106的底表面(接近漏极区104)之间的半导体材料。
图2A示出了根据本发明的教导的一个示例性半导体器件200的俯视图。半导体器件200包括虚设(dummy，假、虚拟)柱204、多个跑道型柱208(包括第一跑道型柱210、第二跑道型柱212、第三跑道型柱214和第四跑道型柱216)、多个间隔区218(包括第一间隔区220、第二间隔区222、第三间隔区224、第四间隔区226和第五间隔区228)以及边界边缘230。
如所示出的，虚设柱204(包括半导体材料)沿第一横向方向延伸。多个跑道型柱208(包括半导体材料)围绕虚设柱204。第一跑道型柱210被设置成接近虚设柱204，并且被布置在虚设柱204与第二跑道型柱212之间；第二跑道型柱212围绕第一跑道型柱210和虚设柱204；第三跑道型柱214围绕第二跑道型柱212、第一跑道型柱210和虚设柱204，等等。第二跑道型柱212设置在第一跑道型柱210与第三跑道型柱214之间。第三跑道型柱214设置在第二跑道型柱212与第四跑道型柱216之间。虽然在半导体器件200中示出了仅四个跑道型柱(210、212、214和216)，但要理解，可以包括任意数量的跑道型柱。多个跑道型柱208中的各个跑道型柱(210、212、214和216)与虚设柱204通过包括在多个间隔区218中的间隔区相互分离。第一间隔区220围绕虚设柱204，并且设置在第一跑道型柱210与虚设柱204之间；第二间隔区222围绕第一跑道型柱210，并且设置在第一跑道型柱210与第二跑道型柱212之间；第三间隔区224围绕第二跑道型柱212，并且设置在第二跑道型柱212与第三跑道型柱214之间；第四间隔区226围绕第三跑道型柱214，并且设置在第三跑道型柱214与第四跑道型柱216之间，等等。半导体器件200可以具有形成半导体器件200的周边的边界边缘230。
在一个实施例中，虚设柱204与第一跑道型柱210之间的第一距离是恒定的，使得第一距离等于第一间隔区220的第一宽度。第一跑道型柱210和第二跑道型柱212之间的第二距离也可以是恒定的，使得第二距离等于第二间隔区222的第二宽度。第一间隔区220的第一宽度可以不同于第二间隔区222的第二宽度。然而，在其他实施例中，第一宽度和第二宽度可以相同。
在另一实施例中，第一间隔区220、第二间隔区222和第三间隔区224包括介电材料。第一间隔区220和第二间隔区222被设置成电隔离第一跑道型柱210。第二间隔区222和第三间隔区224被设置成电隔离第二跑道型柱212。为了简洁起见，仅讨论第一间隔区220、第二间隔区222和第三间隔区224。然而，要理解，多个间隔区218中的每一个均可以包括介电材料。还要理解，任何两个相邻的间隔区可以包括介电材料，使得两个相邻的间隔区对设置在它们之间的跑道型柱进行电隔离。
在一个实施例中，半导体器件200是类似于图1所示的HVFET 100的高电压纵向晶体管。出于清楚的目的，图2A中未示出设置在多个跑道型柱208和多个间隔区218内的各个部件。在一些实施例中，多个跑道型柱208中的每一个均可以包括第一导电类型的源极区、第二导电类型的体区、第一导电类型的漏极区、第二导电类型的中间区以及第一导电类型的漏极区。另外，根据本发明的教导，多个场板、栅极电极和栅极氧化物可以被介电材料围绕并且可以设置在多个间隔区218中的每一个中。
在一个实施例中，图1所示的HVFET 100可以表示第二跑道型柱212、第二间隔区222和第三间隔区224的截面图。第二跑道型柱212的顶表面可以包括设置在源极区112与源极区114之间的中间区110。第二跑道型柱212还可以包括设置在源极区112/114与漏极区104之间的体区106。中间区110、源极区112和源极区114可以被设置成接近第二跑道型柱212的第一表面。在一个实施例中，第二跑道型柱212的第一表面是与衬底102相反的顶表面。绝缘材料120可以对应于设置在第二间隔区222内的介电材料。类似地，绝缘材料130可以对应于设置在第三间隔区224内的介电材料。栅极电极134可以设置在第三间隔区224的顶表面附近且位于与第二跑道型柱212接近的绝缘材料130内。栅极氧化物126可以设置在位于第二跑道型柱212的本体区106与栅极电极134之间的第三间隔区224内。第一场板132可以设置在第三间隔区224的与第二跑道型柱212接近的绝缘材料130内。栅极电极134可以设置在第一场板132与体区106之间。在该实施例中，图1表示包括图2A的第二跑道型柱212、第二间隔区222和第三间隔区224的部分的截面图。然而，要理解，图1可以类似地表示多个跑道型柱208中的每个跑道型柱(210、212、214、216)和多个间隔区218中的对应的相邻间隔区(220、222、224、226、228)的截面图。此外，要理解，虽然示出了单个截面，但是半导体器件200的结构可以横跨半导体晶片延伸，其中所示的截面结构在垂直于虚设柱204的长度的方向上重复。
图2B示出了根据本发明的教导的图2A中所示的示例性半导体器件200的放大的子部分250。放大的子部分250包括虚设柱204、第一跑道型柱210、第二跑道型柱212、第三跑道型柱214、第四跑道型柱216、第一间隔区220、第二间隔区222、第三间隔区224、第四间隔区226以及第五间隔区228。第一跑道型柱210包括第一内边缘207、第一外边缘209、第一圆形部段270和第一线性部段272。第二跑道型柱212包括第二内边缘211、第二外边缘213、第一圆形部段280以及第一线性部段282。
虚设柱204可以通过提供横向强度来帮助避免半导体器件200折曲。虚设柱204可以具有由物理设计考虑主导的最小宽度。多个跑道型柱208可以帮助最小化虚设柱204的面积。在另一实施例中，虚设柱204可以具有与多个跑道型柱208不同的组成或材料。用于虚设柱204的材料应当具有与硅的热膨胀系数接近的热膨胀系数，或者虚设柱的材料的热膨胀系数应当完全不同于设置在多个间隔区218内的绝缘材料的热膨胀系数，以便减轻由置于多个跑道型柱208的侧面的绝缘材料引起的长度方向上的应力。
如所示出的，多个跑道型柱208中的每一个均具有第一线性部段和第一圆形部段以形成跑道形状，该第一线性部段沿第一横向方向延伸。例如，第一跑道型柱210包括第一线性部段272和第一圆形部段270。类似地，第二跑道型柱212包括第一线性部段282和第一圆形部段280。第一线性部段272和第一线性部段282沿第一横向方向延伸。为了简洁起见，讨论多个跑道型柱208中的每个跑道型柱的第一线性部段和第一圆形部段。然而，要理解，如图2A中所示的每个跑道型柱的跑道形状形成闭环，并且因此每个跑道型柱(210、212、214和216)均可以包括其他段，诸如第二线性部段和第二圆形部段。
返回参照图2B，多个跑道型柱208中的每一个的第一圆形部段具有曲率半径。跑道型柱的第一圆形部段的曲率半径是与该跑道型柱的第一圆形部段相切的圆的半径。例如，第一跑道型柱210的宽度形成第一内边缘207和第一外边缘209。内曲率半径(RINNER)264基于与第一圆形部段270的第一内边缘207相切的圆。同样地，外曲率半径(ROUTER)266基于与第一圆形部段270的第一外边缘209相切的圆。ROUTER 266和RINNER 264的平均值是平均曲率半径(RMEAN)268。从几何角度来看，RMEAN 268对应于与第一跑道型柱210的第一圆形部段270的宽度的中点相切的圆的曲率半径。
在一个实施例中，虚设柱204也可以具有第一圆形部段260。第一圆形部段260可以形成半圆，并且具有由与具有中心262的第一圆形部段260相切的圆限定的曲率半径。在一个实施例中，多个跑道型柱(包括第一跑道型柱210、第二跑道型柱212、第三跑道型柱214和第四跑道型柱216)的第一圆形部段具有由共享中心262的切圆限定的曲率半径。
第一跑道型柱210的第一内边缘207与第二跑道型柱212的第二内边缘211之间的距离215可以对应于多个跑道型柱208的间距。例如，第一跑道型柱210的间距可以是大约21微米。在一个实施例中，第一跑道型柱210的第一圆形部段270具有的最小曲率半径等于该间距的二分之三倍。最小曲率半径可以是第一跑道型柱210的第一圆形部段270的最小RMEAN268，而不是第一圆形部段270的绝对最小值。在一个实施例中，第一跑道型柱210电耦合至第二跑道型柱212，使得半导体器件200的击穿电压由第一跑道型柱210的最小半径确定。在其他实施例中，多个跑道型柱208可以并联电耦合以增加半导体器件200的总的电流承载能力。在一个实施例中，第一跑道型柱210的曲率半径为大约7微米，并且半导体器件200具有大约550V的击穿电压。在另一实施例中，多个跑道型柱208的每个圆形部段均具有相等的曲率半径。跑道型柱具有基本上相等的曲率半径可以帮助击穿雪崩电流更均匀地分布，从而为半导体器件200提供更高的可靠性。
图3示出了根据本发明的教导的示例性高电压半导体器件系统300的俯视图。高电压系统300包括多个运动场型(stadium，体育场型)结构(包括第一运动场型结构310、第二运动场型结构320和第三运动场型结构330)。多个运动场型结构(310、320和330)中的每一个均包括与上文讨论的半导体器件200相同或相似的特征。
在所示的实施例中，第一运动场型结构310平行于第二运动场型结构320。第一运动场型结构310和第二运动场型结构320还可以垂直于第三运动场型结构330。在第一运动场型结构310、第二运动场型结构320与第三运动场型结构330三者之间设置有半导体材料的联接(interface，连接，接口)柱340。联接柱340可以在长形的跑道形状晶体管段中引入应力消除。将半导体器件系统300分段或断开成两个或更多个部段减轻了在晶片的整个长度上的机械应力。这种应力由置于多个跑道型柱的侧面的绝缘材料引起，并且通常集中在多个跑道型柱中的每个跑道型柱的圆形部段处。通过将半导体器件系统300分段成两个或更多个部段来减轻机械应力因而防止多个跑道型柱的不期望翘曲，并且防止由应力对硅造成损坏(例如，位错)。在另一实施例中，联接柱340可以具有与多个跑道型柱和/或相应的虚设柱不同的组成或材料。用于联接柱340的材料应当具有与硅的热膨胀系数接近的热膨胀系数，或者用于联接柱的材料的热膨胀系数应当完全不同于绝缘材料的热膨胀系数，以便减轻由置于多个跑道型柱的侧面的绝缘材料引起的长度方向上的应力。
在一个实施例中，第一运动场型结构310的第一面积可以由边界边缘312确定。第二运动场型结构320的第二面积可以由边界边缘322确定。运动场型结构330的第三面积可以由边界边缘332确定。第一运动场型结构310的第一面积可以基本上等于第二运动场型结构320的第二面积，并且第三运动场型结构330的第三面积可以基本上等于第一面积和第二面积。
在另一实施例中，多个运动场型结构(310、320和330)中的每一个形成单独的半导体器件。单独的半导体器件可以包括晶体管或二极管中的至少一种，包括例如IGBT。在一个实施例中，高电压半导体器件系统300中的多个运动场型结构中的至少一个具有大约21微米的平均曲率半径并且具有640V的击穿电压。
图4A示出了根据本发明的教导的示例性系统400的俯视图。系统400包括多个运动场型结构(包括第一运动场型结构410、第二运动场型结构420、第三运动场型结构430和第四运动场型结构440)。多个运动场型结构中的每一个均包括半导体材料的相应虚设柱。例如，第一运动场型结构410包括虚设柱412，第二运动场型结构420包括虚设柱422，第三运动场型结构430包括虚设柱432，以及第四运动场型结构440包括虚设柱442。多个运动场型结构(410、420、430和440)可以布置成二乘二方形矩阵，使得半导体材料的联接柱450设置在多个运动场型结构(410、420、430和440)中的各个结构之间。
系统400类似于先前图3所示的系统300。例如，系统300和系统400的多个运动场型结构中的每个运动场型结构均为具有四重旋转对称性的跑道形状。系统400的多个运动场型结构中的每一个可以包括与半导体器件200相同或相似的特征。系统400与先前讨论的半导体器件的一个差别在于多个跑道型柱的布置和形状。例如，系统400的跑道形状形成类似于正方形的形状，而半导体器件200的跑道形状形成类似于矩形的形状。此外，要理解，跑道形状不限于矩形或正方形形状。例如，可以利用具有基本上六边形形状的跑道形状。六边形形状的跑道型柱也可以具有六重旋转对称性。
在所示的实施例中，每个运动场型结构(410、420、430、440)中的多个跑道型柱中的每个跑道型柱均包括第一线性部段、第二线性部段、第三线性部段和第四线性部段。第一线性部段和第二线性部段沿第一横向方向延伸，而第三线性部段和第四线性部段沿第二横向方向延伸。第一横向方向垂直于第二横向方向。如所示出的，多个跑道型柱中的每一个还包括第一圆形部段、第二圆形部段、第三圆形部段以及第四圆形部段。
图4B示出了根据本发明的教导的图4A的示例性半导体器件的第一运动场型结构410和第一运动场型结构410的放大的子部分450。第一运动场型结构410包括虚设柱412和多个跑道型柱(470、472、474、476和478)。在一个实施例中，第一跑道型柱470的第一圆形部段、第二圆形部段、第三圆形部段和第四圆形部段具有相等的相应曲率半径。第一运动场型结构410的段450示出了与先前描述的半导体器件200相似的结构。例如，第五跑道型柱478的圆形部段具有内曲率半径(RINNER)464、外曲率半径(ROUTER)466以及平均曲率半径(RMEAN)468，上述半径都形成共享公共中心462的切圆。第一运动场型结构410的面积可以由边界边缘444限定。运动场型结构(包括第二运动场型结构420、第三运动场型结构430、和第四运动场型结构440)也可以具有由边界边缘限定的面积。第一运动场型结构410的面积、第二运动场型结构420的面积、第三运动场型结构430的面积和第四运动场型结构440的面积可以相同或基本上相似。
上文对本发明的所示实施例的描述，包括摘要中所描述的内容，并不旨在详尽的或限制于所公开的精确形式。虽然出于说明之目的在本文中描述了本发明的具体实施方案和实施例，但是在不脱离本发明的更广泛的精神和范围的情况下，各种等同的修改均是可能的。实际上，要理解，具体的示例性电压、电流、频率、功率范围值、时间等均是处于说明之目的提供的，并且也可以在根据本发明的教导的其他实施方案和实施例中采用其他值。

Claims (30)

1.一种半导体器件，包括：
半导体材料的虚设柱，所述虚设柱沿第一横向方向延伸；
包括所述半导体材料的多个跑道型柱，所述多个跑道型柱围绕所述虚设柱，其中，所述多个跑道型柱中的每一个均具有第一线性部段和第一圆形部段以形成跑道形状，所述第一线性部段沿所述第一横向方向延伸，并且其中，所述多个跑道型柱包括：
第一跑道型柱，所述第一跑道型柱被设置成接近所述虚设柱；和
第二跑道型柱，所述第二跑道型柱围绕所述第一跑道型柱，其中，所述第一跑道型柱设置在所述虚设柱与所述第二跑道型柱之间；以及
多个间隔区，所述多个间隔区包括第一间隔区和第二间隔区，其中，所述第一间隔区围绕所述虚设柱并且设置在所述第一跑道型柱与所述虚设柱之间，并且其中，所述第二间隔区围绕所述第一跑道型柱并且设置在所述第一跑道型柱与所述第二跑道型柱之间。
2.根据权利要求1所述的半导体器件，其中，所述第一跑道型柱的第一内边缘与所述第二跑道型柱的第二内边缘之间的距离对应于所述多个跑道型柱的间距，并且其中，所述第一跑道型柱的所述第一圆形部段具有的最小曲率半径等于所述间距的二分之三倍。
3.根据权利要求2所述的半导体器件，其中，所述第一跑道型柱的所述最小曲率半径为二十一微米。
4.根据权利要求1所述的半导体器件，其中，所述虚设柱与所述第一跑道型柱之间的第一距离是恒定的，并且其中，所述第一距离等于所述第一间隔区的第一宽度。
5.根据权利要求4所述的半导体器件，其中，所述第一跑道型柱与所述第二跑道型柱之间的第二距离是恒定的，并且其中，所述第二距离等于所述第二间隔区的第二宽度，并且其中，所述第一宽度不同于所述第二宽度。
6.根据权利要求1所述的半导体器件，其中，所述多个间隔区包括围绕所述第二跑道型柱区的第三间隔区，并且其中，所述第二跑道型柱设置在所述第二间隔区与所述第三间隔区之间。
7.根据权利要求6所述的半导体器件，其中，所述第一间隔区、所述第二间隔区和所述第三间隔区包括介电材料，其中，所述第一间隔区和所述第二间隔区被设置成电隔离所述第一跑道型柱，并且其中，所述第二间隔区和所述第三间隔区被设置成电隔离所述第二跑道型柱。
8.根据权利要求7所述的半导体器件，其中，所述半导体器件是高电压纵向晶体管，并且所述半导体器件包括：
第一导电类型的源极区，所述源极区设置在所述第二跑道型柱内且接近所述第二跑道型柱的第一表面；
第二导电类型的体区，所述体区设置在所述第二跑道型柱内；
所述第一导电类型的漏极区，所述漏极区设置在所述第二跑道型柱内，其中，所述体区设置在所述源极区与所述漏极区之间；以及
栅极电极，所述栅极电极设置在所述第三间隔区内，其中，所述栅极电极设置在与所述第二跑道型柱接近的所述介电材料内，并且其中，栅极氧化物设置在所述栅极电极与所述体区之间。
9.根据权利要求8所述的半导体器件，其中，所述第一跑道型柱电耦合至所述第二跑道型柱，使得所述半导体器件的击穿电压由所述第一跑道型柱的最小曲率半径确定。
10.根据权利要求8所述的半导体器件，还包括被所述介电材料围绕的多个场板，所述多个场板包括设置在所述第三间隔区内的第一场板，其中，所述第一场板设置在与所述第二跑道型柱接近的所述介电材料内，并且其中，所述栅极电极设置在所述第一场板与所述体区之间。
11.根据权利要求1所述的半导体器件，其中，所述跑道形状具有四重旋转对称性。
12.根据权利要求10所述的半导体器件，其中，所述多个跑道型柱中的每一个还包括第二线性部段、第三线性部段和第四线性部段，其中，所述第一线性部段和所述第二线性部段沿所述第一横向方向延伸，并且其中，所述第三线性部段和所述第四线性部段沿第二横向方向延伸，并且其中，所述第一横向方向垂直于所述第二横向方向。
13.根据权利要求11所述的半导体器件，其中，所述多个跑道型柱中的每一个还包括第二圆形部段、第三圆形部段和第四圆形部段，并且其中，所述第一跑道型柱的所述第一圆形部段、所述第二圆形部段、所述第三圆形部段和所述第四圆形部段具有相等的相应曲率半径。
14.根据权利要求1所述的半导体器件，其中，所述多个跑道型柱包括第三跑道型柱和第四跑道型柱，其中，所述第三跑道型柱设置在所述第二跑道型柱与所述第四跑道型柱之间，并且其中，包括在所述多个间隔区中的第四间隔区围绕所述第三跑道型柱，并且其中，所述第四间隔区设置在所述第三跑道型柱与所述第四跑道型柱之间。
15.一种高电压系统，包括：
多个运动场型结构，其中，所述多个运动场型结构中的每个运动场型结构包括：
半导体材料的虚设柱，所述虚设柱沿第一横向方向延伸；
包括所述半导体材料的多个跑道型柱，所述多个跑道型柱围绕所述虚设柱，其中，所述多个跑道型柱中的每一个均具有第一线性部段以及第一圆形部段以形成跑道形状，所述第一线性部段沿所述第一横向方向延伸，并且其中，所述多个跑道型柱包括：
第一跑道型柱，所述第一跑道型柱被设置成接近所述虚设柱；和
第二跑道型柱，所述第二跑道型柱围绕所述第一跑道型柱，其中，所述第一跑道型柱设置在所述虚设柱与所述第二跑道型柱之间；以及
多个间隔区，所述多个间隔区包括第一间隔区和第二间隔区，其中，所述第一间隔区围绕所述虚设柱并且设置在所述第一跑道型柱与所述虚设柱之间，并且其中，所述第二间隔区围绕所述第一跑道型柱并且设置在所述第一跑道型柱与所述第二跑道型柱之间。
16.根据权利要求15所述的高电压系统，其中，所述多个运动场型结构包括第一运动场型结构、第二运动场型结构和第三运动场型结构，其中，所述第一运动场型结构平行于所述第二运动场型结构，并且其中，所述第三运动场型结构垂直于所述第一运动场型结构。
17.根据权利要求15所述的高电压系统，其中，所述多个运动场型结构包括第一运动场型结构、第二运动场型结构和第三运动场型结构，并且其中，所述半导体材料的联接柱设置在所述第一运动场型结构、所述第二运动场型结构与所述第三运动场型结构三者之间。
18.根据权利要求15所述的高电压系统，其中，所述多个运动场型结构包括第一运动场型结构、第二运动场型结构和第三运动场型结构，其中，所述第一运动场型结构的第一面积基本上等于所述第二运动场型结构的第二面积，并且其中，所述第三运动场型结构的第三面积基本上等于所述第一面积和所述第二面积。
19.根据权利要求15所述的高电压系统，其中，所述多个运动场型结构中的每一个均形成单独的半导体器件，并且其中，所述单独的半导体器件包括晶体管或二极管中的至少一种。
20.根据权利要求15所述的高电压系统，其中，所述多个运动场型结构包括第一运动场型结构，并且其中，所述第一运动场型结构中的所述第一跑道型柱的第一内边缘与所述第一运动场型结构中的所述第二跑道型柱的第二内边缘之间的距离对应于所述第一运动场型结构的所述多个跑道型柱的间距，并且其中，所述第一运动场型结构中的所述第一跑道型柱的所述第一圆形部段具有的最小曲率半径等于所述间距的二分之三倍。
21.根据权利要求15所述的高电压系统，其中，所述多个运动场型结构中的每个运动场型结构所包括的所述多个跑道型柱中的每个跑道型柱包括：
设置在所述多个跑道型柱中的每一个内的第一导电类型的源极区；
设置在所述多个跑道型柱中的每一个内的第二导电类型的体区；
设置在所述多个跑道型柱中的每一个内的所述第一导电类型的漏极区，其中，所述体区设置在所述源极区与所述漏极区之间；以及
设置在所述多个间隔区中的每一个内的被介电材料围绕的栅极电极。
22.一种薄硅半导体器件，包括：
半导体材料的柱，所述半导体材料的柱包括：
虚设柱，
最内跑道，
最外跑道，以及
多个中间跑道，所述多个中间跑道布置在所述最内跑道与所述最外跑道之间，
所述最内跑道呈跑道形布局，具有基本上线性的部段和在所述基本上线性的部段的每一端处的圆形部段，所述基本上线性的部段沿第一横向方向延伸；
所述最内跑道围绕所述虚设柱；并且
所述最内跑道具有曲率半径。
23.根据权利要求22所述的器件，其中，所述最内跑道的最小曲率半径等于任何两个连续的半导体柱之间的距离的二分之三倍。
24.根据权利要求23所述的器件，其中，所述最内跑道的平均半径为二十一微米。
25.一种在半导体晶圆上包括多个运动场型件的器件，每个运动场型件形成单独的半导体器件，所述单独的半导体器件为晶体管、二极管或IGBT；
所述器件还包括半导体材料的柱，所述半导体材料的柱包括：
虚设柱，
最内跑道，
最外跑道，以及
多个中间跑道，所述多个中间跑道布置在所述最内跑道与所述最外跑道之间，
所述最内跑道呈跑道形布局，具有基本上线性的部段和在所述基本上线性的部段的每一端处的圆形部段，所述基本上线性的部段沿第一横向方向延伸；
所述最内跑道围绕所述虚设柱；
所述最内跑道具有曲率半径；
所述器件具有击穿电压，
其中，所述器件的所述击穿电压由所述最内跑道的所述曲率半径确定。
26.根据权利要求25所述的器件，其中，所述多个运动场型件是两个或更多个运动场型件。
27.一种纵向薄硅器件，包括：
中央虚设柱，所述中央虚设柱呈跑道形布局，具有基本上线性的部段和在所述基本上线性的部段的每一端处的圆形部段，所述基本上线性的部段沿第一横向方向延伸；以及
多个半导体材料的有源柱，所述多个半导体材料的有源柱以跑道形布局布置在所述中央虚设柱周围，所述多个半导体材料的柱中的每一个呈所述跑道形布局，具有基本上线性的部段和在所述基本上线性的部段的每一端处的圆形部段，所述多个半导体材料的柱中的每一个具有的所述基本上线性的部段在所述中央虚设柱的任一侧上沿所述第一横向方向延伸。
28.纵向晶体管器件，具有根据权利要求27所述的结构，其中：
在所述多个柱中的每一个的顶表面处或附近设置有第一导电类型的相应的源极区；以及
在所述多个柱中的每一个中在所述源极区的下面设置有第二导电类型的相应的体区；
在所述多个柱中的每一个的相反侧上设置有相应的介电区；以及
在位于所述多个柱中的每一个的顶表面处或附近的所述介电区中邻接所述体区设置有相应的栅极构件，所述栅极构件通过栅极氧化物与所述相应的体区分离开。
29.一种纵向薄硅器件，包括：
中央虚设柱，所述中央虚设柱呈跑道形布局，具有基本上矩形的部段和在所述基本上矩形的部段的每一端处的圆形部段；以及
多个半导体材料的有源柱，所述多个半导体材料的有源柱以跑道形布局布置在所述中央虚设柱周围，所述多个半导体材料的柱中的每一个呈所述跑道形布局，具有在所述中央虚设柱的任一侧上的基本上矩形的部段以及在所述基本上矩形的部段的每个角部处的圆形部段。
30.纵向晶体管器件，具有根据权利要求29所述的结构，其中：
在所述多个柱中的每一个的顶表面处或附近设置有第一导电类型的相应的源极区；以及
在所述多个柱中的每一个中在所述源极区的下面设置有第二导电类型的相应的体区；
在所述多个柱中的每一个的相反侧上设置有相应的介电区；以及
在位于所述多个柱中的每一个的顶表面处或附近的所述介电区中邻接所述体区设置有相应的栅极构件，所述栅极构件通过栅极氧化物与相应的所述体区分离开。
CN201710763045.8A 2016-08-30 2017-08-30 具有跑道型布置中的多个硅柱的高电压纵向半导体器件 Active CN107799598B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662381447P 2016-08-30 2016-08-30
US62/381,447 2016-08-30
US15/617,992 2017-06-08
US15/617,992 US9972681B2 (en) 2016-08-30 2017-06-08 High voltage vertical semiconductor device with multiple pillars in a racetrack arrangement

Publications (2)

Publication Number Publication Date
CN107799598A true CN107799598A (zh) 2018-03-13
CN107799598B CN107799598B (zh) 2022-05-17

Family

ID=59713872

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710763045.8A Active CN107799598B (zh) 2016-08-30 2017-08-30 具有跑道型布置中的多个硅柱的高电压纵向半导体器件

Country Status (4)

Country Link
US (1) US9972681B2 (zh)
EP (1) EP3291305B1 (zh)
JP (2) JP7193226B2 (zh)
CN (1) CN107799598B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005286042A (ja) * 2004-03-29 2005-10-13 Toyota Motor Corp 絶縁ゲート型半導体装置およびその製造方法
EP1689001A2 (en) * 2005-02-03 2006-08-09 Power Integrations, Inc. High-voltage semiconductor devices
CN101246905A (zh) * 2007-02-16 2008-08-20 电力集成公司 棋盘式高电压垂直晶体管布局
CN102082173A (zh) * 2009-12-01 2011-06-01 无锡华润上华半导体有限公司 跑道形nldmos晶体管及其制作方法
JP2011134951A (ja) * 2009-12-25 2011-07-07 Toyota Motor Corp 半導体装置
US20140327075A1 (en) * 2011-05-29 2014-11-06 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage and ultra-high voltage semiconductor devices with increased breakdown voltages

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69839439D1 (de) * 1998-05-26 2008-06-19 St Microelectronics Srl MOS-Technologie-Leistungsanordnung mit hoher Integrationsdichte
US7183610B2 (en) * 2004-04-30 2007-02-27 Siliconix Incorporated Super trench MOSFET including buried source electrode and method of fabricating the same
US7595523B2 (en) 2007-02-16 2009-09-29 Power Integrations, Inc. Gate pullback at ends of high-voltage vertical transistor structure
DE102009005914B4 (de) 2008-01-28 2014-02-13 Denso Corporation Halbleitervorrichtung mit Halbleiterelement mit isoliertem Gate und bipolarer Transistor mit isoliertem Gate
US7964912B2 (en) * 2008-09-18 2011-06-21 Power Integrations, Inc. High-voltage vertical transistor with a varied width silicon pillar
US8587054B2 (en) * 2011-12-30 2013-11-19 Force Mos Technology Co., Ltd. Trench MOSFET with resurf stepped oxide and diffused drift region
US8653600B2 (en) * 2012-06-01 2014-02-18 Power Integrations, Inc. High-voltage monolithic schottky device structure
US9117694B2 (en) * 2013-05-01 2015-08-25 Infineon Technologies Austria Ag Super junction structure semiconductor device based on a compensation structure including compensation layers and a fill structure
KR101745776B1 (ko) * 2015-05-12 2017-06-28 매그나칩 반도체 유한회사 전력용 반도체 소자

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005286042A (ja) * 2004-03-29 2005-10-13 Toyota Motor Corp 絶縁ゲート型半導体装置およびその製造方法
EP1689001A2 (en) * 2005-02-03 2006-08-09 Power Integrations, Inc. High-voltage semiconductor devices
CN101246905A (zh) * 2007-02-16 2008-08-20 电力集成公司 棋盘式高电压垂直晶体管布局
CN102082173A (zh) * 2009-12-01 2011-06-01 无锡华润上华半导体有限公司 跑道形nldmos晶体管及其制作方法
JP2011134951A (ja) * 2009-12-25 2011-07-07 Toyota Motor Corp 半導体装置
US20140327075A1 (en) * 2011-05-29 2014-11-06 Taiwan Semiconductor Manufacturing Co., Ltd. High voltage and ultra-high voltage semiconductor devices with increased breakdown voltages

Also Published As

Publication number Publication date
US20180061947A1 (en) 2018-03-01
EP3291305A1 (en) 2018-03-07
CN107799598B (zh) 2022-05-17
JP2022174171A (ja) 2022-11-22
EP3291305B1 (en) 2021-03-17
JP7193226B2 (ja) 2022-12-20
US9972681B2 (en) 2018-05-15
JP2018037653A (ja) 2018-03-08

Similar Documents

Publication Publication Date Title
JP5638645B2 (ja) 高電圧垂直トランジスタで集積された検知トランジスタ
JP5700863B2 (ja) チェッカーボード型高電圧垂直トランジスタレイアウト
JP5562363B2 (ja) トランジスタ
JP5637571B2 (ja) 格子状レイアウトを有するトランジスタのゲート金属ルーティング
JP5648191B2 (ja) 高電圧垂直トランジスタのためのセグメントピラーレイアウト
CN104465719A (zh) 半导体装置
JP2010016309A (ja) 半導体装置
CN104218088A (zh) 基于折叠漂移区的soi耐压结构及功率器件
CN107799598A (zh) 具有跑道型布置中的多个硅柱的高电压纵向半导体器件
US20150123200A1 (en) Semiconductor device
JP6576777B2 (ja) 半導体装置およびそれを用いる電力変換装置
TW201707133A (zh) 隔離元件及其製作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant