CN107785312A - 半导体器件及其制备方法 - Google Patents
半导体器件及其制备方法 Download PDFInfo
- Publication number
- CN107785312A CN107785312A CN201610799528.9A CN201610799528A CN107785312A CN 107785312 A CN107785312 A CN 107785312A CN 201610799528 A CN201610799528 A CN 201610799528A CN 107785312 A CN107785312 A CN 107785312A
- Authority
- CN
- China
- Prior art keywords
- material layer
- semiconductor
- resistance device
- layer
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/642—Capacitive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
- H01L23/64—Impedance arrangements
- H01L23/647—Resistive arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/20—Resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本发明提供了一种半导体器件及其制备方法。所述方法包括提供半导体衬底，所述半导体衬底包括电阻区域和电容区域；在所述半导体衬底上形成第一半导体材料层和介质层；刻蚀所述第一半导体材料层和所述介质层，形成电阻器件和电容器件，所述电容器件仅具有部分结构，包括所述第一半导体材料层和所述介质层；在半导体衬底上形成第二半导体材料层并刻蚀，以形成完整的电容器件结构，包括所述第一半导体材料层、介质层和第二半导体材料层；在所述半导体衬底上、所述电阻器件和所述电容器件的两侧形成侧墙材料层；刻蚀所述侧墙材料层，以在所述电阻器件和所述电容器件的两侧均形成侧墙结构；去除所述电阻器件的所述第一半导体材料层上方的所述介质层。
Description
技术领域
本发明涉及半导体领域，具体地，本发明涉及半导体器件及其制备方法。
背景技术
目前集成电路中往往会同时使用各种半导体器件，比如晶体管、电阻、电容等。而为了提高生产效率，在制造集成电路时往往会尽量让各种半导体器件共有同一制程以进行。比如，电阻器件一般为一层多晶结构，而电容器件一般为两层多晶中间夹一层介质的结构，所以电阻器件的一层多晶往往是与电容器件的第一层多晶在同一步骤中制成。但是实际制造流程中，是先同时沉积第一层多晶和中间介质层，然后刻蚀形成电阻器件和电容器件的部分结构，然后再沉积第二层多晶并刻蚀，以形成完整的电容器件结构。如此电阻器件的一层多晶上方的介质层就一直保留着。因电阻器件的性能一般与多晶有关，与上方的介质层无关，所以介质层就一直保留着。但现在发现该介质层往往厚度不均匀，导致电阻器件特性的均匀性也比较差，影响了电阻器件的性能。
因此，需要对目前所述制备方法进行改进，以便消除上述存在的多种问题。
发明内容
在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。
为了克服目前存在的问题，本发明一方面提供了一种半导体器件的制备方法，所述方法包括：
提供半导体衬底，所述半导体衬底包括电阻区域和电容区域；
在所述半导体衬底上形成第一半导体材料层和介质层，以覆盖所述半导体衬底；
刻蚀所述第一半导体材料层和所述介质层，以在所述电阻区域形成电阻器件，在所述电容区域形成电容器件，所述电阻器件包括所述第一半导体材料层，其上还留存有所述介质层，所述电容器件仅具有部分结构，包括所述第一半导体材料层和所述介质层；
在所述半导体衬底上形成第二半导体材料层并刻蚀，以形成完整的电容器件结构，包括所述第一半导体材料层、所述介质层和所述第二半导体材料层；
在所述半导体衬底上、所述电阻器件和所述电容器件的两侧形成侧墙材料层；
刻蚀所述侧墙材料层，以在所述电阻器件和所述电容器件的两侧均形成侧墙结构；
去除所述电阻器件的所述第一半导体材料层上方的所述介质层。
可选地，所述介质层包括氮化硅；所述侧墙材料层使用氧化物或氮化物。
可选地，在刻蚀所述侧墙材料层的同时去除所述介质层。
可选地，去除所述介质层的步骤中所述介质层与所述侧墙材料层的蚀刻选择比为大于10。
可选地，所述去除所述电阻器件的第一半导体材料层上方的介质层，是在形成所述侧墙结构之后，对所述电阻器件的第一半导体材料层上方的介质层执行湿法刻蚀以去除。
可选地，选用热磷酸去除所述介质层。
可选地，所述第一半导体材料层包括多晶硅；
所述第二半导体材料层包括多晶硅。
可选地，所述介质层包括氮化硅。
可选地，在所述半导体衬底中还形成有场氧层，所述电阻器件为高阻器件，所述高阻器件位于所述场氧层上。
本发明还提供了一种半导体器件，所述半导体器件包括：
半导体衬底，所述半导体衬底包括电阻区域和电容区域；
电阻器件，形成于所述电阻区域中，所述电阻器件包括所述第一半导体材料层；
电容器件结构，形成于所述电容区域，所述电容器件结构包括所述第一半导体材料层、所述介质层和所述第二半导体材料层；
其中所述电阻器件的第一半导体材料层上方的所述介质层已去除。
本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，在所述方法中同时形成电阻器件和电容器件，其中在所述电容器件形成的过程中也会在所述电阻器件的上方形成介质层，在所述方法中为了避免所述介质层厚度不均匀，对电阻器件均匀性造成影响的问题，在后续形成侧墙结构的同时或者之后，去除所述介质层，例如在刻蚀侧墙结构的过程中通过提高所述介质层与所述侧墙结构的刻蚀选择比，同时增加所述介质层的刻蚀量，以在刻蚀所述侧墙结构材料的同时去除所述介质层，不仅可以使所述电阻器件更加均匀，而且可以避免增加额外的工艺步骤，与目前工艺能够很好的兼容，提高了所述半导体器件的性能和良率，而且还不会导致工艺成本的提高。
附图说明
本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的装置及原理。在附图
图1示出了本发明所述半导体器件的制备工艺流程图；
图2示出了本发明一实施例中的一种半导体器件的制造方法的相关步骤形成的结构的剖视图；
图3示出了本发明一实施例中的一种半导体器件的制造方法的相关步骤形成的结构的剖视图
图4示出了本发明一实施例中的一种半导体器件的制造方法的相关步骤形成的结构的剖视图；
图5示出了本发明一实施例中的一种半导体器件的制造方法的相关步骤形成的结构的剖视图；
图6示出了本发明一实施例中的一种半导体器件的制造方法的相关步骤形成的结构的剖视图；
图7示出了本发明一实施例中的一种半导体器件的制造方法的相关步骤形成的结构的剖视图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
应当理解的是，本发明能够以不同形式实施，而不应当解释为局限于这里提出的实施例。相反地，提供这些实施例将使公开彻底和完全，并且将本发明的范围完全地传递给本领域技术人员。在附图中，为了清楚，层和区的尺寸以及相对尺寸可能被夸大。自始至终相同附图标记表示相同的元件。
应当明白，当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时，其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层，或者可以存在居间的元件或层。相反，当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时，则不存在居间的元件或层。应当明白，尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分，这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此，在不脱离本发明教导之下，下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等，在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白，除了图中所示的取向以外，空间关系术语意图还包括使用和操作中的器件的不同取向。例如，如果附图中的器件翻转，然后，描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此，示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在此使用的术语的目的仅在于描述具体实施例并且不作为本发明的限制。在此使用时，单数形式的“一”、“一个”和“所述/该”也意图包括复数形式，除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”，当在该说明书中使用时，确定所述特征、整数、步骤、操作、元件和/或部件的存在，但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时，术语“和/或”包括相关所列项目的任何及所有组合。
为了彻底理解本发明，将在下列的描述中提出详细的结构以及步骤，以便阐释本发明提出的技术方案。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
实施例一
本发明为了解决现有技术中存在的问题，提供了一种半导体器件的制备方法，下面结合附图对所述结构做进一步的说明，其中图1示出了本发明所述半导体器件的制备工艺流程图；图2示出了本发明一实施例中的一种半导体器件的制造方法的相关步骤形成的结构的剖视图；图3示出了本发明一实施例中的一种半导体器件的制造方法的相关步骤形成的结构的剖视图；图4示出了本发明一实施例中的一种半导体器件的制造方法的相关步骤形成的结构的剖视图；图5示出了本发明一实施例中的一种半导体器件的制造方法的相关步骤形成的结构的剖视图；图6示出了本发明一实施例中的一种半导体器件的制造方法的相关步骤形成的结构的剖视图；图7示出了本发明一实施例中的一种半导体器件的制造方法的相关步骤形成的结构的剖视图。
本发明提供一种半导体器件的制备方法，如图1所示，该制备方法的主要步骤包括：
步骤S1：提供半导体衬底，所述半导体衬底包括电阻区域和电容区域；
步骤S2：在所述半导体衬底上形成第一半导体材料层和介质层，以覆盖所述半导体衬底；
步骤S3：刻蚀所述第一半导体材料层和所述介质层，以在所述电阻区域形成电阻器件，在所述电容区域形成电容器件，所述电阻器件包括所述第一半导体材料层，其上还留存有所述介质层，所述电容器件仅具有部分结构，包括所述第一半导体材料层和所述介质层；
步骤S4：在所述半导体衬底上形成第二半导体材料层并刻蚀，以形成完整的电容器件结构，包括所述第一半导体材料层、所述介质层和所述第二半导体材料层；
步骤S5：在所述半导体衬底上、所述电阻器件和所述电容器件的两侧形成侧墙材料层；
步骤S6：刻蚀所述侧墙材料层，以在所述电阻器件和所述电容器件的两侧均形成侧墙结构；
步骤S7：去除所述电阻器件的所述第一半导体材料层上方的所述介质层。
下面，对本发明的半导体器件的制备方法的具体实施方式做详细的说明。
首先，执行步骤一，提供半导体衬底，所述半导体衬底包括电阻区域和电容区域。
具体地，如图2所示，提供半导体衬底201，所述半导体衬底至少包括电阻区域和电容区域。
具体地，所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
在所述半导体衬底中形成有N阱和P阱，其中所述N阱和P阱的形成方法可以参照本领域中常用的方法，并不局限于某一种，在此不再赘述。
可选地，在形成所述N阱和P阱之后在所述半导体衬底表面形成场氧层202，所述场氧层用于在后续的步骤中形成高阻器件，所述电阻区域和电容区域即位于所述场氧层202上。
其中，所述场氧层202可以形成于所述半导体衬底的部分区域。
执行步骤二，在所述半导体衬底上形成第一半导体材料层和介质层，以覆盖所述半导体衬底。
具体地，如图2所示，在所述半导体衬底上依次形成第一半导体材料层和介质层。
其中，所述第一半导体材料层选用硅或多晶硅。
在该实施例中，所述第一半导体材料层选用多晶硅。
下面对所述第一半导体材料层的形成进行示例性的说明：在本发明中选用选择性外延生长，在外延生长的同时进行通入其他气体进行原位掺杂。
在一具体实施例中以多晶硅为例作进一步说明，反应气体可以包括氢气(H2)携带的四氯化硅(SiCl4)或三氯氢硅(SiHCl3)、硅烷(SiH4)和二氯氢硅(SiH2Cl2)等中的至少一种进入放置有硅衬底的反应室，在反应室进行高温化学反应，使含硅反应气体还原或热分解，所产生的硅原子在衬底硅表面上外延生长。
然后在所述半导体材料层的上方形成介质层203，所述介质层203包括氮化物。
可选地，所述介质层包括氮化硅。
其中，所述介质层的沉积方法可以选用化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法、低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种。本发明中优选化学气相沉积(CVD)法。
执行步骤三，刻蚀所述第一半导体材料层和所述介质层，以在所述电阻区域形成电阻器件，在所述电容区域形成电容器件，所述电阻器件包括所述第一半导体材料层，其上还留存有所述介质层，所述电容器件仅具有部分结构，包括所述第一半导体材料层和所述介质层。
具体地，如图4所示，图案化所述第一半导体材料层和介质层，形成包括介质层的电阻器件和电容器件。
在该步骤中在所述介质层上形成光刻胶层，然后曝光显影，以形成开口，然后以所述光刻胶层为掩膜刻蚀所述介质层和所述第一半导体材料层，以形成电阻器件和电容器件，所述电阻器件包括所述第一半导体材料层，其上还留存有所述介质层；所述电容器件仅具有部分结构，包括所述第一半导体材料层和所述介质层。
在该步骤中其中在该步骤中选用干法刻蚀以形成所述电阻器件，作为优选，在本发明中可以选择CF4、CO2、O2、N2中的一种或者多种，所述刻蚀压力可以为20-300mTorr，优选为50-150mTorr，功率为200-600W。
执行步骤四，在所述半导体衬底上形成第二半导体材料层并刻蚀，以形成完整的电容器件结构，包括所述第一半导体材料层、所述介质层和所述第二半导体材料层。
其中，所述第二半导体材料层选用多晶硅，所述第二半导体材料层的形成方法可以参照第一半导体材料层的形成方法。
执行步骤五，在所述半导体衬底上、所述电阻器件和所述电容器件的两侧形成侧墙材料层。
具体地，还可选择性地在电阻器件的侧壁上形成偏移侧墙(未示出)。
具体地，所述偏移侧墙可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。作为本实施例的一种实施方式，所述偏移侧墙为氧化硅、氮化硅共同组成，具体工艺为：在半导体衬底上形成第一氧化硅层、第一氮化硅层以及第二氧化硅层，然后采用刻蚀方法形成偏移侧墙。也可以在伪电阻器件的顶面和侧壁上均形成侧墙材料层，在之后的步骤中通过平坦化的方法，例如化学机械研磨，将顶面上的侧墙材料层去除，形成仅仅位于侧壁上的偏移侧墙。
接着，对所述电阻器件两侧的衬底分别进行halo/LDD离子注入。
其中，LDD离子注入以在源/漏区形成轻掺杂漏(LDD)结构可以降低电场，并可以显著改进热电子效应，halo离子注入的作用是防止源/漏耗尽层的穿通和短沟道效应。
然后沉积侧墙材料层，以覆盖所述半导体衬底和所述电阻器件。
所述侧墙材料层可以为氧化硅或氮化硅。
执行步骤五，刻蚀所述侧墙材料层，以在所述电阻器件和所述电容器件的两侧均形成侧墙结构。
具体地，如图6所示，在该步骤刻蚀所述电阻器件和所述电容器件上的部分所述侧墙材料层，以在所述电阻器件和所述电容器件的两侧壁上形成侧墙结构。
可将所述电阻器件和所述电容器件的顶面上的侧墙材料层刻蚀去除，仅保留所述电阻器件和所述电容器件侧壁上的所述侧墙材料层，进而在所述电阻器件的侧壁上形成侧墙结构。
刻蚀的方法可以使用本领域技术人员熟知的任何适合的干法刻蚀或者湿法刻蚀等方法。
在该步骤中为了避免电阻器件上不均匀的影响，去除所述电阻器件上方的所述介质层，如图7所示。
在该步骤中，当所述侧墙材料层为氮化硅时，在蚀刻形成侧墙结构的同时可以去除所述介质层。
当所述侧墙材料层为氧化物时，蚀刻所述侧墙材料层的同时去除所述介质层的步骤中所述介质层与所述侧墙材料层的刻蚀选择比大于10，例如可以为15，但是并不局限于所述示例。
在本发明中在同时制作电容器件和电阻器件时，因电容结构是上下两层多晶中间夹一层氮化硅介质，而电阻只需要下面一层多晶，由于氮化硅往往厚度不均匀，如此造成电阻器件性能的影响，在形成间隙壁的同时选用高刻蚀选择比的方法去除所述电阻器件上的所述介质层，例如在刻蚀间隙壁的过程中通过提高所述介质层与所述间隙壁的刻蚀选择比，同时增加所述介质层的过刻蚀量，以在刻蚀所述侧墙材料层的同时去除所述介质层，不仅可以使所述电阻器件低阻和高阻更加均匀，而且可以避免增加额外的工艺步骤，与目前工艺能够很好的兼容，提高了所述半导体器件的性能和良率，而且还不会导致工艺成本的提高。
在一个示例中，在所述halo/LDD离子注入之后，进行退火处理的步骤，该退火处理的作用在于激活halo/LDD离子注入时注入到源漏极区内的掺杂离子，该退火处理较佳地为峰值退火，其可以在沉积侧墙材料层之后，刻蚀侧墙材料层之前形成，或者，在沉积侧墙材料层之前进行，或者也可以在刻蚀侧墙材料层之后进行。
执行步骤六，在所述半导体衬底和所述电阻器件上沉积层间介电层，以覆盖所述半导体衬底和所述电阻器件。
具体地，在形成间隙壁之后执行离子注入的步骤，以形成源/漏极。
其中形成源/漏极离子注入的注入离子类型以及掺杂的浓度均可以选用本领域常用范围。
最后在所述半导体衬底和所述电阻器件上沉积层间介电层，所述层间介电层可以使用例如SiO2、碳氟化合物(CF)、掺碳氧化硅(SiOC)、或碳氮化硅(SiCN)等。或者，也可以使用在碳氟化合物(CF)上形成了SiCN薄膜的膜等。碳氟化合物以氟(F)和碳(C)为主要成分。碳氟化合物也可以使用具有非晶体(非结晶性)构造的物质。层间介电层还可以使用例如掺碳氧化硅(SiOC)等多孔质构造。
以上本实施例仅以同时制作电阻器件和电容器件为例，且所述电阻器件为高阻器件，实际上本发明所要求保护的技术内容也可以用于同时制作低阻器件和电容器件，或者同时制作高阻器件、低阻器件、电容器件，甚至同时制作高阻器件、低阻器件、电容器件、MOS管，因为MOS管的栅结构一般也是采用多晶硅材料，而MOS管还可以是PMOS管和NMOS管同时制作。
至此完成了本发明的半导体器件的制造方法的关键步骤的介绍，在上述步骤之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制作方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过目前工艺中的各种工艺来实现，此处不再赘述。
实施例二
首先，执行步骤一，提供半导体衬底，所述半导体衬底包括电阻区域和电容区域。
具体地，如图2所示，提供半导体衬底201，所述半导体衬底至少包括电阻区域和电容区域。
具体地，所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
在所述半导体衬底中形成有N阱和P阱，其中所述N阱和P阱的形成方法可以参照本领域中常用的方法，并不局限于某一种，在此不再赘述。
可选地，在形成所述N阱和P阱之后在所述半导体衬底表面形成场氧层202，所述场氧层用于在后续的步骤中形成高阻器件，所述电阻区域和电容区域即位于所述场氧层202上。
其中，所述场氧层202可以形成于所述半导体衬底的部分区域。
执行步骤二，在所述半导体衬底上形成第一半导体材料层和介质层，以覆盖所述半导体衬底。
具体地，如图2所示，在所述半导体衬底上依次形成第一半导体材料层和介质层。
其中，所述第一半导体材料层选用硅或多晶硅。
在该实施例中，所述第一半导体材料层选用多晶硅。
下面对所述第一半导体材料层的形成进行示例性的说明：在本发明中选用选择性外延生长，在外延生长的同时进行通入其他气体进行原位掺杂。
在一具体实施例中以多晶硅为例作进一步说明，反应气体可以包括氢气(H2)携带的四氯化硅(SiCl4)或三氯氢硅(SiHCl3)、硅烷(SiH4)和二氯氢硅(SiH2Cl2)等中的至少一种进入放置有硅衬底的反应室，在反应室进行高温化学反应，使含硅反应气体还原或热分解，所产生的硅原子在衬底硅表面上外延生长。
然后在所述半导体材料层的上方形成介质层203，所述介质层203包括氮化物。
可选地，所述介质层包括氮化硅。
其中，所述介质层的沉积方法可以选用化学气相沉积(CVD)法、物理气相沉积(PVD)法或原子层沉积(ALD)法、低压化学气相沉积(LPCVD)、激光烧蚀沉积(LAD)以及选择外延生长(SEG)中的一种。本发明中优选化学气相沉积(CVD)法。
执行步骤三，刻蚀所述第一半导体材料层和所述介质层，以在所述电阻区域形成电阻器件，在所述电容区域形成电容器件，所述电阻器件包括所述第一半导体材料层，其上还留存有所述介质层，所述电容器件仅具有部分结构，包括所述第一半导体材料层和所述介质层。
具体地，如图4所示，图案化所述第一半导体材料层和介质层，形成包括介质层的电阻器件和电容器件。
在该步骤中在所述介质层上形成光刻胶层，然后曝光显影，以形成开口，然后以所述光刻胶层为掩膜刻蚀所述介质层和所述第一半导体材料层，以形成电阻器件和电容器件，所述电阻器件包括所述第一半导体材料层，其上还留存有所述介质层；所述电容器件仅具有部分结构，包括所述第一半导体材料层和所述介质层。
在该步骤中其中在该步骤中选用干法刻蚀以形成所述电阻器件，作为优选，在本发明中可以选择CF4、CO2、O2、N2中的一种或者多种，所述刻蚀压力可以为20-300mTorr，优选为50-150mTorr，功率为200-600W。
执行步骤四，在所述半导体衬底上形成第二半导体材料层并刻蚀，以形成完整的电容器件结构，包括所述第一半导体材料层、所述介质层和所述第二半导体材料层。
其中，所述第二半导体材料层选用多晶硅，所述第二半导体材料层的形成方法可以参照第一半导体材料层的形成方法。
执行步骤五，在所述半导体衬底上、所述电阻器件和所述电容器件的两侧形成侧墙材料层。
具体地，还可选择性地在电阻器件的侧壁上形成偏移侧墙(未示出)。
具体地，所述偏移侧墙可以为氧化硅、氮化硅、氮氧化硅中一种或者它们组合构成。作为本实施例的一种实施方式，所述偏移侧墙为氧化硅、氮化硅共同组成，具体工艺为：在半导体衬底上形成第一氧化硅层、第一氮化硅层以及第二氧化硅层，然后采用刻蚀方法形成偏移侧墙。也可以在伪电阻器件的顶面和侧壁上均形成侧墙材料层，在之后的步骤中通过平坦化的方法，例如化学机械研磨，将顶面上的侧墙材料层去除，形成仅仅位于侧壁上的偏移侧墙。
接着，对所述电阻器件两侧的衬底分别进行halo/LDD离子注入。
其中，LDD离子注入以在源/漏区形成轻掺杂漏(LDD)结构可以降低电场，并可以显著改进热电子效应，halo离子注入的作用是防止源/漏耗尽层的穿通和短沟道效应。
然后沉积侧墙材料层，以覆盖所述半导体衬底和所述电阻器件。
所述侧墙材料层可以为氧化硅。
执行步骤五，刻蚀所述侧墙材料层，以在所述电阻器件和所述电容器件的两侧均形成侧墙结构。
具体地，如图6所示，在该步骤刻蚀所述电阻器件和所述电容器件上的部分所述侧墙材料层，以在所述电阻器件和所述电容器件的两侧壁上形成侧墙结构。
可将所述电阻器件和所述电容器件的顶面上的侧墙材料层刻蚀去除，仅保留所述电阻器件侧壁上的所述侧墙材料层，进而在所述电阻器件和所述电容器件的侧壁上形成侧墙结构。
刻蚀的方法可以使用本领域技术人员熟知的任何适合的干法刻蚀或者湿法刻蚀等方法。
在一个示例中，在所述halo/LDD离子注入之后，进行退火处理的步骤，该退火处理的作用在于激活halo/LDD离子注入时注入到源漏极区内的掺杂离子，该退火处理较佳地为峰值退火，其可以在沉积侧墙材料层之后，刻蚀侧墙材料层之前形成，或者，在沉积侧墙材料层之前进行，或者也可以在刻蚀侧墙材料层之后进行。
执行步骤六，去除所述介质层。
在本发明中在同时制作电容器件和电阻器件时，因电容结构是上下两层多晶中间夹一层氮化硅介质，而电阻只需要下面一层多晶，由于氮化硅往往厚度不均匀，如此造成电阻器件性能的影响，在刻蚀所述侧墙材料层之后刻蚀去除所述介质层，如图7所示。
在本发明中在形成间隙壁的之后选用湿法刻蚀的方法去除所述介质层，以在刻蚀所述间隙壁材料的之后去除所述介质层，并防止对所述间隙壁造成损坏，通过所述改进提高了所述半导体器件的性能和良率，而且还不会导致工艺成本的提高。
具体地，在该步骤中选用热磷酸去除所述介质层，例如可以选用85％的磷酸在165℃左右的温度下去除所述介质层。
在一个示例中，在所述halo/LDD离子注入之后，进行退火处理的步骤，该退火处理的作用在于激活halo/LDD离子注入时注入到源漏极区内的掺杂离子，该退火处理较佳地为峰值退火，其可以在沉积侧墙材料层之后，刻蚀侧墙材料层之前形成，或者，在沉积侧墙材料层之前进行，或者也可以在刻蚀侧墙材料层之后进行。
执行步骤七，在所述半导体衬底和所述电阻器件上沉积层间介电层，以覆盖所述半导体衬底和所述电阻器件。
具体地，在形成间隙壁之后执行离子注入的步骤，以形成源/漏极。
其中形成源/漏极离子注入的注入离子类型以及掺杂的浓度均可以选用本领域常用范围。
最后在所述半导体衬底和所述电阻器件上沉积层间介电层，所述层间介电层可以使用例如SiO2、碳氟化合物(CF)、掺碳氧化硅(SiOC)、或碳氮化硅(SiCN)等。或者，也可以使用在碳氟化合物(CF)上形成了SiCN薄膜的膜等。碳氟化合物以氟(F)和碳(C)为主要成分。碳氟化合物也可以使用具有非晶体(非结晶性)构造的物质。层间介电层还可以使用例如掺碳氧化硅(SiOC)等多孔质构造。
至此完成了本发明的半导体器件的制造方法的关键步骤的介绍，在上述步骤之后，还可以包括其他相关步骤，此处不再赘述。并且，除了上述步骤之外，本实施例的制作方法还可以在上述各个步骤之中或不同的步骤之间包括其他步骤，这些步骤均可以通过目前工艺中的各种工艺来实现，此处不再赘述。
实施例三
本发明还提供了一种半导体器件，所述半导体器件包括：
半导体衬底，所述半导体衬底包括电阻区域和电容区域；
电阻器件，形成于所述电阻区域中，所述电阻器件包括所述第一半导体材料层；
电容器件结构，形成于所述电容区域，所述电容器件结构包括所述第一半导体材料层、所述介质层和所述第二半导体材料层；
其中所述电阻器件的第一半导体材料层上方的所述介质层已去除。
可选地，所述电阻器件和所述电容器件结构的侧壁上形成有侧墙结构。
其中，所述半导体衬底可以是以下所提到的材料中的至少一种：硅、绝缘体上硅(SOI)、绝缘体上层叠硅(SSOI)、绝缘体上层叠锗化硅(S-SiGeOI)、绝缘体上锗化硅(SiGeOI)以及绝缘体上锗(GeOI)等。
在所述半导体衬底中形成有N阱和P阱，其中所述N阱和P阱的形成方法可以参照本领域中常用的方法，并不局限于某一种，在此不再赘述。
可选地，在形成所述N阱和P阱之后在所述半导体衬底表面形成有场氧层，所述电阻器件和所述电容器件位于所述场氧层上，所述电阻器件为高阻器件。
所述场氧层202可以形成于所述半导体衬底的部分区域。
其中，所述第一半导体材料层选用硅或多晶硅。
所述介质层203包括氮化物。
可选地，所述介质层包括氮化硅。
其中，所述第二半导体材料层选用多晶硅。
所述电阻器件和所述电容器件的两侧形成有侧墙结构。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (10)
1.一种半导体器件的制备方法，其特征在于，所述方法包括：
提供半导体衬底，所述半导体衬底包括电阻区域和电容区域；
在所述半导体衬底上形成第一半导体材料层和介质层，以覆盖所述半导体衬底；
刻蚀所述第一半导体材料层和所述介质层，以在所述电阻区域形成电阻器件，在所述电容区域形成电容器件，所述电阻器件包括所述第一半导体材料层，其上还留存有所述介质层，所述电容器件仅具有部分结构，包括所述第一半导体材料层和所述介质层；
在所述半导体衬底上形成第二半导体材料层并刻蚀，以形成完整的电容器件结构，包括所述第一半导体材料层、所述介质层和所述第二半导体材料层；
在所述半导体衬底上、所述电阻器件和所述电容器件的两侧形成侧墙材料层；
刻蚀所述侧墙材料层，以在所述电阻器件和所述电容器件的两侧均形成侧墙结构；
去除所述电阻器件的所述第一半导体材料层上方的所述介质层。
2.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述介质层包括氮化硅；
所述侧墙材料层使用氧化物或氮化物。
3.根据权利要求2所述的半导体器件的制备方法，其特征在于，在刻蚀所述侧墙材料层的同时去除所述介质层。
4.根据权利要求2所述的半导体器件的制备方法，其特征在于，去除所述介质层的步骤中所述介质层与所述侧墙材料层的蚀刻选择比为大于10。
5.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述去除所述电阻器件的第一半导体材料层上方的介质层，是在形成所述侧墙结构之后，对所述电阻器件的第一半导体材料层上方的介质层执行湿法刻蚀以去除。
6.根据权利要求5所述的半导体器件的制备方法，其特征在于，选用热磷酸去除所述介质层。
7.根据权利要求1所述的半导体器件的制备方法，其特征在于，所述第一半导体材料层包括多晶硅；
所述第二半导体材料层包括多晶硅。
8.根据权利要求1所述的半导体器件的制备方法，其特征在于，在所述半导体衬底中还形成有场氧层，所述电阻器件为高阻器件，所述高阻器件位于所述场氧层上。
9.一种根据权利要求1至8任意一项半导体器件的制备方法所制成的半导体器件，其特征在于，所述半导体器件包括：
半导体衬底，所述半导体衬底包括电阻区域和电容区域；
电阻器件，形成于所述电阻区域中，所述电阻器件包括所述第一半导体材料层；
电容器件结构，形成于所述电容区域，所述电容器件结构包括所述第一半导体材料层、所述介质层和所述第二半导体材料层。
10.根据权利要求9所述的半导体器件，其特征在于，所述电阻器件和所述电容器件结构的侧壁上形成有侧墙结构。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610799528.9A CN107785312B (zh) | 2016-08-31 | 2016-08-31 | 半导体器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610799528.9A CN107785312B (zh) | 2016-08-31 | 2016-08-31 | 半导体器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107785312A true CN107785312A (zh) | 2018-03-09 |
| CN107785312B CN107785312B (zh) | 2020-07-31 |
Family
ID=61451688
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610799528.9A Active CN107785312B (zh) | 2016-08-31 | 2016-08-31 | 半导体器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107785312B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5391906A (en) * | 1992-08-07 | 1995-02-21 | Yamaha Corporation | Semiconductor device provided with capacitor |
| US6204105B1 (en) * | 1997-03-17 | 2001-03-20 | Lg Semicon Co., Ltd. | Method for fabricating a polycide semiconductor device |
| CN101308816A (zh) * | 2007-05-15 | 2008-11-19 | 和舰科技(苏州)有限公司 | 高压元件中整合高阻值电阻制程的方法 |
-
2016
- 2016-08-31 CN CN201610799528.9A patent/CN107785312B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5391906A (en) * | 1992-08-07 | 1995-02-21 | Yamaha Corporation | Semiconductor device provided with capacitor |
| US6204105B1 (en) * | 1997-03-17 | 2001-03-20 | Lg Semicon Co., Ltd. | Method for fabricating a polycide semiconductor device |
| CN101308816A (zh) * | 2007-05-15 | 2008-11-19 | 和舰科技(苏州)有限公司 | 高压元件中整合高阻值电阻制程的方法 |
Non-Patent Citations (1)
| Title |
|---|
| 刘睿强: "《集成电路版图设计》", 31 March 2011, 电子科技大学出版社 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107785312B (zh) | 2020-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI474460B (zh) | 半導體元件的接觸結構、金氧半場效電晶體、與製作半導體元件的方法 | |
| US9337285B2 (en) | Contact structure of semiconductor device | |
| TWI631602B (zh) | 半導體結構和裝置和使用選擇性磊晶製程以形成其的方法 | |
| JP5282419B2 (ja) | 半導体装置及びその製造方法 | |
| KR101455478B1 (ko) | 반도체 디바이스의 접촉 구조 | |
| US8835267B2 (en) | Semiconductor device and fabrication method thereof | |
| US20170373058A1 (en) | Methods of gate replacement in semiconductor devices | |
| US8741759B2 (en) | Method for fabricating a semiconductor device | |
| TW201011817A (en) | A novel solution for polymer and capping layer removing with wet dipping in hk metal gate etching process | |
| US20140167182A1 (en) | Ztcr poly resistor in replacement gate flow | |
| CN105336609A (zh) | 一种FinFET器件及其制造方法、电子装置 | |
| US7879668B2 (en) | Method of manufacturing a semiconductor device | |
| US9666679B2 (en) | Transistor with a low-k sidewall spacer and method of making same | |
| US7892929B2 (en) | Shallow trench isolation corner rounding | |
| CN103855213B (zh) | 具有界面层的半导体器件及其制造方法 | |
| CN103545185B (zh) | 一种采用伪栅极制造半导体器件的方法 | |
| US8912608B2 (en) | Semiconductor device and fabrication method thereof | |
| CN107464741A (zh) | 一种半导体器件及其制造方法、电子装置 | |
| US7244642B2 (en) | Method to obtain fully silicided gate electrodes | |
| CN104851802B (zh) | 一种半导体器件及其制作方法 | |
| CN103456614A (zh) | 一种采用高k金属栅的半导体器件的制造方法 | |
| CN107785312A (zh) | 半导体器件及其制备方法 | |
| CN106558610A (zh) | 一种半导体器件及其制备方法、电子装置 | |
| CN104425231B (zh) | 一种半导体器件的制备方法 | |
| CN108206160A (zh) | 一种半导体器件及其制造方法和电子装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |