CN107768519A - 反相器及其制备方法 - Google Patents

反相器及其制备方法 Download PDF

Info

Publication number
CN107768519A
CN107768519A CN201710912118.5A CN201710912118A CN107768519A CN 107768519 A CN107768519 A CN 107768519A CN 201710912118 A CN201710912118 A CN 201710912118A CN 107768519 A CN107768519 A CN 107768519A
Authority
CN
China
Prior art keywords
layer
electrode
oxide semiconductor
phase inverter
organic molecule
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710912118.5A
Other languages
English (en)
Other versions
CN107768519B (zh
Inventor
江潮
李默林
王嘉玮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Nanosccience and Technology China
Original Assignee
National Center for Nanosccience and Technology China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Nanosccience and Technology China filed Critical National Center for Nanosccience and Technology China
Priority to CN201710912118.5A priority Critical patent/CN107768519B/zh
Publication of CN107768519A publication Critical patent/CN107768519A/zh
Application granted granted Critical
Publication of CN107768519B publication Critical patent/CN107768519B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10Deposition of organic active material
    • H10K71/16Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40Thermal treatment, e.g. annealing in the presence of a solvent vapour

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

本发明提供一种反相器及其制备方法。该方法包括:步骤1,在金属导电层上的介电层表面制备氧化物半导体层,并对所述氧化物半导体层进行退火处理;步骤2,在所述氧化物半导体层表面蒸镀有机小分子层;步骤3,在所述有机小分子层表面蒸镀外部供电电极、输出电极和接地电极,获得反相器;所述反相器以有机小分子层作为P型有源层,以氧化物半导体层作为N型有源层。本发明以电学性能相匹配的有机小分子和氧化物半导体形成反相器,使得反相器具有良好的性能同时输出信号能量纯度更高。此外,本发明采用的材料易于获取,因此可大规模生产反相器以满足反相器的工业需求量。

Description

反相器及其制备方法
技术领域
本发明涉及电子器件制备技术领域,更具体地,涉及一种反相器及其制备方法。
背景技术
反相器是一种可将输入信号相位反转180度的电路,广泛应用于模拟电路,例如:音频放大电路,时钟振荡器等。
现有技术中,一般基于氧化锌与有机聚合物制备异质结构的双极晶体管作为反相器使用。一方面,该方式制备的反相器需额外制备顶栅结构以提高器件性能,工艺复杂;另一方面,由于多晶氧化锌表面粗糙度高(RMS>2nm),界面缺陷多,严重影响有机半导体在界面处的传输,因此,该方式制备的反相器电压增益较低,仅在15V/V左右,相应地,反相器的响应速度较低,难以满足逻辑电路对响应速度的要求。
发明内容
本发明提供一种反相器及其制备方法,
以克服现有技术制备反相器复杂以及增益较低而难以满足实际应用中高增益需求的问题。
根据本发明的第一方面,提供一种反相器制备方法,该方法包括:步骤1,在金属导电层上的介电层表面制备氧化物半导体层,并对所述氧化物半导体层进行退火处理;步骤2,在所述氧化物半导体层表面蒸镀有机小分子层;步骤3,在所述有机小分子层表面蒸镀外部供电电极、输出电极和接地电极,获得反相器;所述反相器以有机小分子层作为P型有源层,以氧化物半导体层作为N型有源层。
结合本发明第一方面的第一种可能实现方式,在第二种可能实现方式中,所述步骤1具体包括:以所述介电层为基材,氧化物半导体为靶材,利用射频磁控溅射法,在衬底上的介电层表面制备氧化物半导体层;将所述氧化物半导体层在空气中加热至350摄氏度退火30分钟。
结合本发明第一方面的第一或二种可能实现方式,在第三种可能实现方式中,所述步骤2具体包括:在所述氧化物半导体层表面蒸镀有机小分子层,保持蒸镀温度为103~120摄氏度,速率为0.1nm/s~1nm/s。
结合本发明第一方面的第三种可能实现方式,在第四种可能实现方式中,所述步骤3中,所述在所述有机小分子层表面蒸镀外部供电电极、输出电极和接地电极具体包括:将掩膜版覆盖至所述有机小分子层表面;在所述掩膜版内依次蒸镀一定厚度的氧化钼和金,获得金属电极阵列;选取可用且相邻的三个金属电极依次作为外部供电电极、输出电极和接地电极。
根据本发明的第二方面,提供一种反相器,包括:金属导电层、介电层、氧化物半导体层、有机小分子层、外部供电电极、输出电极和接地电极;所述介电层位于所述金属导电层上表面,还位于所述氧化物半导体层下表面;所述有机小分子层位于所述氧化物半导体层上表面;所述外部供电电极、输出电极和接地电极分别位于所述有机小分子层上表面。
结合本发明第二方面的第一种可能实现方式,在第二种可能实现方式中,所述氧化物半导体层为IGZO层。
结合本发明第二方面的第一或二种可能实现方式,在第二种可能实现方式中,所述有机小分子层为C8-btbt层。
结合本发明第二方面的第一种可能实现方式,所述外部供电电极与所述输出电极以及所述输出电极和所述接地电极之间沟道长度均为10μm,宽度均为20μm。
结合本发明第二方面的第一种可能实现方式,所述金属导电层为硅片。
结合本发明第二方面的第一种可能实现方式,所述外部供电电极、输出电极和接地电极均包括氧化钼层和金层;所述氧化钼层与位于所述有机小分子层上表面,还位于所述金层下表面。
本发明提出的反相器及其制备方法,通过在金属导电层上的介电层表面制备氧化物半导体层,并对所述氧化物半导体层进行退火处理,在所述氧化物半导体层表面蒸镀有机小分子层,在所述有机小分子层表面蒸镀外部供电电极、输出电极和接地电极,制备出反相器。由于反相器的上表面平整的氧化物半导体和有机小分子层直接结合,有效减少了有机小分子层内的缺陷态密度,提高了有机半导体的性能,进而提高了反相器的增益。此外,本发明的方法工艺简单,大大简化了反相器的制备工序。
附图说明
图1为根据本发明实施例的反相器制备方法流程图;
图2为根据本发明实施例的反相器结构示意图;
图3为根据本发明实施例的反相器的输出电压曲线图;
图4为根据本发明实施例的反相器的电压增益曲线图。
具体实施方式
下面结合附图和实施例,对本发明的具体实施方式作进一步详细描述。以下实施例用于说明本发明,但不用来限制本发明的范围。
如图1所示,根据本发明的第一方面,提供一种反相器制备方法,该方法包括:步骤1,在金属导电层上的介电层表面制备氧化物半导体层,并对所述氧化物半导体层进行退火处理;步骤2,在所述氧化物半导体层表面蒸镀有机小分子层;步骤3,在所述有机小分子层表面蒸镀外部供电电极、输出电极和接地电极,获得反相器;所述反相器以有机小分子层作为P型有源层,以氧化物半导体层作为N型有源层。
在本实施例中,氧化物半导体可以为氧化锌、IGZO、IZO(In-Zn-O)或ITZO(In-Sn-Zn-O);有机小分子可以为DNTT、pentacene或C8-btbt。
在本实施例中,为了制备反相器,首先需要在衬底上制备金属导电层并在导电层上制备介电层。其中,金属导电层用于作为反相器的输入端,所采用的金属可以为金、铜或铝等金属材料;介电层为金属氧化物,可以为氧化铝或氧化铪等,还可以为氧化硅。特别地,当选用硅片作为衬底时,由于硅片重掺杂P或者B,使得硅片具有导电性,此时,硅片既充当衬底又充当金属导电层,直接热氧化硅片就可以获得二氧化硅介电层。在本实施例中,优选地,采用硅片作为衬底,300nm厚的氧化硅作为介电层。
由于氧化物半导体因具有较高迁移率、低温制备、低成本和均匀性好等优点,可以满足大面积柔性电路的要求,此外,以P型半导体为主的有机半导体,其材料的迁移率及稳定性经过多年的研究和优化已能与氧化物半导体进行较好的匹配,因此,在本实施例中,通过在在衬底上的介电层表面形成一定厚度的氧化物半导体层,在所述氧化物半导体层表面蒸镀一定厚度有机小分子层,以有机小分子作为P型有源层,以氧化物半导体作为N型有源层,形成反相器。
在本实施例中,为了提高反相器中氧化物半导体的性能、降低衬底及其上各层的硬度,以利于后期切削加工,以及为了消除残余应力,稳定尺寸,减少衬底及其上各层变形与裂纹倾向,对含有所述氧化物半导体层的衬底进行退火处理。即将含有所述氧化物半导体层的衬底缓慢加热到预设温度,保持预设时长,然后以适宜速度冷却。其中,预设温度和预设时长可根据实际情况确定,本实施例对此不做限定。
本发明提出的反相器制备方法,通过在金属导电层上的介电层表面制备氧化物半导体层,并对所述氧化物半导体层进行退火处理,在所述氧化物半导体层表面蒸镀有机小分子层,在所述有机小分子层表面蒸镀外部供电电极、输出电极和接地电极,制备出反相器。由于反相器的上表面平整的氧化物半导体和有机小分子层直接结合,有效减少了有机小分子层内的缺陷态密度,提高了有机半导体的性能,进而提高了反相器的增益。此外,本发明的方法工艺简单,大大简化了反相器的制备工序。
作为一种可选实施例,所述步骤1具体包括:以所述介电层为基材,氧化物半导体为靶材,利用射频磁控溅射法,在衬底上的介电层表面制备氧化物半导体层;将所述氧化物半导体层在空气中加热至350摄氏度退火30分钟。
在本实施例中,采用的溅射法具体为射频磁控溅射法。该方法具有设备简单、易于控制、镀膜面积大和附着力强等优点。形成氧化物半导体层的过程为:利用购于ULVAC公司、型号为ACS–4000-C4的磁控溅射设备,在介电层基材和氧化物半导体靶材之间加上频率为13.56MHz的交流电压,电离基材和靶材之间的气体,电子在基材和靶材间来回振荡以维持气体放电。由于电子和离子的质量不同,电子随外加交流电场迁移的速度大于离子,靶材表面始终积累一定数量的负电荷,处于负电位(即阴极),正离子受阴极的吸引,轰击靶材产生溅射作用,在基材表面形成氧化物半导体层。在本实施例中,优选地,氧化物半导体采用IGZO。
在本实施例中,在上述利用射频磁控溅射法形成氧化物半导体层的过程中,基材和靶材之间的气体是比例为12:1氩气与氧气。其中,氩气电离后主要用于轰击靶材,氧气电离后主要用于为正在形成的氧化物半导体层补充氧原子。此外,溅射功率范围为50~150w,溅射气压为0.7pa。
作为一种可选实施例,所述步骤2具体包括:在所述氧化物半导体层表面蒸镀有机小分子层,保持蒸镀温度为103~120摄氏度,速率为0.1nm/s~1nm/s。
在本实施例中,优选地,有机小分子采用C8-btbt。在蒸镀有机小分子层时,本实施例采用将从Sigma-Aldrich商购获得、纯度为99%的C8-btbt置于购于BOC Edwards公司、型号为Auto 306的真空蒸镀仪内的真空中进行蒸发或升华,保持蒸镀温度为103~120摄氏度,速率为0.1nm/s~1nm/s,使之在氧化物半导体层表面成核生长形成有机小分子层。
作为一种可选实施例,所述步骤3中,所述在所述有机小分子层表面蒸镀外部供电电极、输出电极和接地电极具体包括:将掩膜版覆盖至所述有机小分子层表面;在所述掩膜版内依次蒸镀一定厚度的氧化钼和金,获得金属电极阵列;选取可用且相邻的三个金属电极依次作为外部供电电极、输出电极和接地电极。
在本实施例中,为避免蒸镀的金属电极不可用,造成制备的反相器无法使用,利用掩膜版在有机小分子层表面蒸镀了包含若干个电极的金属电极阵列。其中,所使用的掩膜版为购于Gilder Grids公司的铜网掩膜版;每个电极的大小尺寸可根据实际情况确定,在此不做限定。在本实施例中,优选地,先在有机小分子层表面蒸镀3nm厚的氧化钼层,随后蒸镀40nm厚的金,得到电极。蒸镀速率在0.1nm/s到1nm/s之间。电极大小为50微米*50微米,沟道长度10微米,沟道宽度20微米。选取可用且相邻的三个金属电极依次作为外部供电电极、输出电极和接地电极,以硅片层作为输入端使用该反相器。在上述操作过程中,借助购于Leica公司、型号为DM4000M的光学显微镜以方便观察。
如图2所示,根据本发明的第二方面,提供一种反相器,包括:金属导电层、介电层、氧化物半导体层、有机小分子层、外部供电电极、输出电极和接地电极;所述介电层位于所述金属导电层上表面,还位于所述氧化物半导体层下表面;所述有机小分子层位于所述氧化物半导体层上表面;所述外部供电电极、输出电极和接地电极分别位于所述有机小分子层上表面。
参见图2,Vin为输入电极,VDD为电源供应端电极,VSS为接地电极,VOUT为输出端电极,均分布在有机小分子层表面。若将反相器应用于电路中,为电源供应端电极VDD提供恒定的直流电压VA,将VSS接地,改变反相器输入端的直流电压,输出电压可发生突变,即输出电压为0V或VA变化。图3为反相器的电压输出曲线,图4为反相器的电压增益曲线图。由图4可知,不同的输入电压下增益不同,当VDD在40V时可以获85V/V的电压增益。
本发明提出的反相器,上表面平整的氧化物半导体和有机小分子层直接结合,有效减少了有机小分子层内的缺陷态密度,提高了有机半导体的性能,从而具有较高的增益。此外,本发明的方法工艺简单,大大简化了反相器的制备工序。
作为一种可选实施例,所述氧化物半导体层为IGZO层。
IGZO为透明非晶氧化物半导体(TAOS)的代表,具有迁移率高、均一性好、透明等优点,有助于提高反相器的性能。优选地,IGZO层厚度为20nm。
作为一种可选实施例,所述有机小分子层为C8-btbt层。
C8-btbt为白色粉末状,具有高迁移率,有助于提高反相器的性能。在本实施例中,优选地,C8-btbt层厚度为50nm。
作为一种可选实施例所述外部供电电极与所述输出电极以及所述输出电极和所述接地电极之间沟道长度均为10μm,宽度均为20μm。
作为一种可选实施例,所述金属导电层为硅片。
在本实施例中,由于硅片重掺杂P或者B,使得硅片具有导电性,因此,采用硅片作为金属导电层,并可直接热氧化硅片获得二氧化硅介电层。
作为一种可选实施例,所述外部供电电极、输出电极和接地电极均包括氧化钼层和金层;所述氧化钼层与位于所述有机小分子层上表面,还位于所述金层下表面。
最后,本发明的方法仅为较佳的实施方案,并非用于限定本发明的保护范围。凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。

Claims (10)

1.一种反相器制备方法,其特征在于,包括:
步骤1,在金属导电层上的介电层表面制备氧化物半导体层,并对所述氧化物半导体层进行退火处理;
步骤2,在所述氧化物半导体层表面蒸镀有机小分子层;
步骤3,在所述有机小分子层表面蒸镀外部供电电极、输出电极和接地电极,获得反相器;所述反相器以有机小分子层作为P型有源层,以氧化物半导体层作为N型有源层。
2.根据权利要求1所述的方法,其特征在于,所述步骤1具体包括:
以所述介电层为基材,氧化物半导体为靶材,利用射频磁控溅射法,在衬底上的介电层表面制备氧化物半导体层;
将所述氧化物半导体层在空气中加热至350摄氏度退火30分钟。
3.根据权利要求1或2所述的方法,其特征在于,所述步骤2具体包括:
在所述氧化物半导体层表面蒸镀有机小分子层,保持蒸镀温度为103~120摄氏度,速率为0.1nm/s~1nm/s。
4.根据权利要求3所述的方法,其特征在于,所述步骤3中,所述在所述有机小分子层表面蒸镀外部供电电极、输出电极和接地电极具体包括:
将掩膜版覆盖至所述有机小分子层表面;
在所述掩膜版内依次蒸镀一定厚度的氧化钼和金,获得金属电极阵列;
选取可用且相邻的三个金属电极依次作为外部供电电极、输出电极和接地电极。
5.一种反相器,其特征在于,包括:金属导电层、介电层、氧化物半导体层、有机小分子层、外部供电电极、输出电极和接地电极;
所述介电层位于所述金属导电层上表面,还位于所述氧化物半导体层下表面;
所述有机小分子层位于所述氧化物半导体层上表面;
所述外部供电电极、输出电极和接地电极分别位于所述有机小分子层上表面。
6.根据权利要求5所述的反相器,其特征在于,所述氧化物半导体层为IGZO层。
7.根据权利要求5或6所述的反相器,其特征在于,所述有机小分子层为C8-btbt层。
8.根据权利要求5所述的反相器,所述外部供电电极与所述输出电极以及所述输出电极和所述接地电极之间沟道长度均为10μm,宽度均为20μm。
9.根据权利要求5所述的反相器,所述金属导电层为硅片。
10.根据权利要求5所述的反相器,所述外部供电电极、输出电极和接地电极均包括氧化钼层和金层;所述氧化钼层与位于所述有机小分子层上表面,还位于所述金层下表面。
CN201710912118.5A 2017-09-29 2017-09-29 反相器及其制备方法 Active CN107768519B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710912118.5A CN107768519B (zh) 2017-09-29 2017-09-29 反相器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710912118.5A CN107768519B (zh) 2017-09-29 2017-09-29 反相器及其制备方法

Publications (2)

Publication Number Publication Date
CN107768519A true CN107768519A (zh) 2018-03-06
CN107768519B CN107768519B (zh) 2020-11-27

Family

ID=61267048

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710912118.5A Active CN107768519B (zh) 2017-09-29 2017-09-29 反相器及其制备方法

Country Status (1)

Country Link
CN (1) CN107768519B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112420926A (zh) * 2019-08-23 2021-02-26 天津大学 具有共栅极接触位点的限域生长的氧化铝介电层及其制备方法和应用
CN112420499A (zh) * 2019-08-23 2021-02-26 天津大学 基于丝网印刷的图案化氧化铝介电层和栅极及其制备方法和应用

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110085834A (ko) * 2010-01-19 2011-07-27 고려대학교 산학협력단 유기 인버터 회로의 제조방법
KR20120100128A (ko) * 2011-03-03 2012-09-12 고려대학교 산학협력단 스위칭이 우수한 유기 인버터 회로의 제조방법
CN103165596A (zh) * 2011-12-16 2013-06-19 财团法人工业技术研究院 双载子反相器组件结构及其制造方法
US20130210192A1 (en) * 2010-07-22 2013-08-15 Novaled Ag Semiconductor Component
CN103563113A (zh) * 2011-06-01 2014-02-05 默克专利股份有限公司 混杂双极性tft
CN106123928A (zh) * 2016-06-15 2016-11-16 上海交通大学 一种基于有机薄膜晶体管反相器的传感器
CN107195781A (zh) * 2017-05-24 2017-09-22 华南师范大学 一种基于pmma掺杂小分子的高迁移率晶体管及其制备方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110085834A (ko) * 2010-01-19 2011-07-27 고려대학교 산학협력단 유기 인버터 회로의 제조방법
US20130210192A1 (en) * 2010-07-22 2013-08-15 Novaled Ag Semiconductor Component
KR20120100128A (ko) * 2011-03-03 2012-09-12 고려대학교 산학협력단 스위칭이 우수한 유기 인버터 회로의 제조방법
CN103563113A (zh) * 2011-06-01 2014-02-05 默克专利股份有限公司 混杂双极性tft
CN103165596A (zh) * 2011-12-16 2013-06-19 财团法人工业技术研究院 双载子反相器组件结构及其制造方法
CN106123928A (zh) * 2016-06-15 2016-11-16 上海交通大学 一种基于有机薄膜晶体管反相器的传感器
CN107195781A (zh) * 2017-05-24 2017-09-22 华南师范大学 一种基于pmma掺杂小分子的高迁移率晶体管及其制备方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
PO-TSUN LIU等: "High-gain complementary inverter with InGaZnO pentacene hybrid ambipolar thin film transistors", 《APPLIED PHYSICS LETTERS》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112420926A (zh) * 2019-08-23 2021-02-26 天津大学 具有共栅极接触位点的限域生长的氧化铝介电层及其制备方法和应用
CN112420499A (zh) * 2019-08-23 2021-02-26 天津大学 基于丝网印刷的图案化氧化铝介电层和栅极及其制备方法和应用
CN112420499B (zh) * 2019-08-23 2022-12-20 天津大学 图案化氧化铝介电层和栅极及其制备方法和应用

Also Published As

Publication number Publication date
CN107768519B (zh) 2020-11-27

Similar Documents

Publication Publication Date Title
CN104992962B (zh) 半导体器件及其制造方法
Zheng et al. All-sputtered, flexible, bottom-gate IGZO/Al 2 O 3 bi-layer thin film transistors on PEN fabricated by a fully room temperature process
Aikawa et al. Thin-film transistors fabricated by low-temperature process based on Ga-and Zn-free amorphous oxide semiconductor
CN106128944A (zh) 金属氧化物薄膜晶体管阵列基板的制作方法
US20230387217A1 (en) Composite oxide semiconductor and transistor
CN102683423A (zh) 一种顶栅结构金属氧化物薄膜晶体管及其制作方法
Zhang et al. Self-aligned top-gate amorphous InGaZnO TFTs with plasma enhanced chemical vapor deposited sub-10 nm SiO 2 gate dielectric for low-voltage applications
JP6498745B2 (ja) 薄膜トランジスタの製造方法
JP2015164196A (ja) 半導体装置の作製方法
Huo et al. Flexible ZnO thin-film transistors on thin copper substrate
TWI633047B (zh) 一種薄膜電晶體及其製備方法
Lu et al. Contact resistance reduction of low temperature atomic layer deposition ZnO thin film transistor using Ar plasma surface treatment
CN109950321B (zh) 一种基于氧化钨的p型场效应晶体管及其制备方法
CN107768519A (zh) 反相器及其制备方法
CN104766891B (zh) 一种薄膜晶体管的源漏电极及制备方法、薄膜晶体管及制备方法
WO2016132681A1 (ja) 積層体及び積層体の製造方法
CN107768520B (zh) 倍频器及其制备方法
Wu et al. Submicrometer p-Type SnO thin-film transistors fabricated by film profile engineering method
CN110034178B (zh) 薄膜晶体管及其制备方法、阵列基板和显示装置
JP6550514B2 (ja) ディスプレイ用酸化物半導体薄膜、ディスプレイ用薄膜トランジスタ及びディスプレイ用スパッタリングターゲット
Li et al. Heterogeneous Integration of Atomically‐Thin Indium Tungsten Oxide Transistors for Low‐Power 3D Monolithic Complementary Inverter
Zou et al. MoS2 transistors gated by ferroelectric HfZrO2 with MoS2/mica heterojunction interface
CN104022160B (zh) 高价态过渡金属掺杂的氧化锌基半导体材料及薄膜晶体管
CN207517697U (zh) 一种高性能薄膜晶体管
CN110783412A (zh) 基于等离子体增强原子层沉积栅极绝缘层的氧化锡基薄膜晶体管及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant