KR20110085834A - 유기 인버터 회로의 제조방법 - Google Patents

유기 인버터 회로의 제조방법 Download PDF

Info

Publication number
KR20110085834A
KR20110085834A KR1020100060155A KR20100060155A KR20110085834A KR 20110085834 A KR20110085834 A KR 20110085834A KR 1020100060155 A KR1020100060155 A KR 1020100060155A KR 20100060155 A KR20100060155 A KR 20100060155A KR 20110085834 A KR20110085834 A KR 20110085834A
Authority
KR
South Korea
Prior art keywords
substrate
transport layer
organic
crucible
inverter circuit
Prior art date
Application number
KR1020100060155A
Other languages
English (en)
Inventor
최종호
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Publication of KR20110085834A publication Critical patent/KR20110085834A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/484—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions
    • H10K10/486—Insulated gate field-effect transistors [IGFETs] characterised by the channel regions the channel region comprising two or more active layers, e.g. forming pn heterojunctions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • H10K85/621—Aromatic anhydride or imide compounds, e.g. perylene tetra-carboxylic dianhydride or perylene tetracarboxylic di-imide
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/60—Organic compounds having low molecular weight
    • H10K85/615—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene
    • H10K85/623—Polycyclic condensed aromatic hydrocarbons, e.g. anthracene containing five rings, e.g. pentacene

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명은 주 수송전하가 전자인 화합물과 홀의 주 전하를 가진 화합물을 두 층으로 증착시켜 공기 중에서도 특성이 준수한 MOSFET 소자 형태로 구현된 인버터 제작을 목적으로 한다.
이를 통해 제조된 CMOS 인버터는 공기 중에서도 전계이동도가 우수하다.

Description

유기 인버터 회로의 제조방법{Manufacturing method of organic inverter circuits}
본 발명은 유기 인버터 회로의 제조방법에 관한 것으로서, 보다 상세하게는 공기 중에서도 전계이동도가 우수할 뿐 아니라 Pull Up/Down이 효과적인 유기 인버터 회로의 제조방법을 제공하는 것이다.
지난 10년간 유기 박막 트랜지스터(Organic Thin Film Transistor : OTFT)의 성능이 급속히 향상되면서 플렉시블 디스플레이(Flexible Display), RFID tag, 태양 전지 등 분야에서 OTFT(유기 박막 트랜지스터)를 이용한 유기전자 소자에 대한 연구가 활발히 진행되어 왔다.
특히, RFID(Radio Frequency Identification)는 사람이나 물건을 일반적으로 125kHz, 13.56MHz 또는 800~900MHz 정도의 주파수를 이용하여 특정지어 주는 것으로 이것의 태그(Tag) 내에 마이크로칩이 내장되어 많은 정보를 저장할 수 있다. RFID 태그(tag)에는 개인의 소지와 동시에 정보를 가지는 태그(Tag)와 그 정보를 분석하는 태그 리더(Tag Reader), 이들 둘 사이의 정보와 전원을 주고받는 태그 안테나(Tag antenna), 그리고 정보를 받아들이는 태그 저장소(Tag station)으로 구성된다. 즉, RFID 태그(tag)가 정보를 보유하고 있는 태그(Tag)에서 정보를 안테나(Antenna)를 통하여 리더(Reader)에게 전달하고, 전달된 정보는 컴퓨터를 통하여 분석하게 된다. 이 때, Tag(태그)와 Antenna(안테나) 사이에 RF(라디오 프리퀀시)가 사용되어 무선으로 정보 전달을 한다. 또, Antenne(안테나)에는 용도에 따라 패드 Antenna(안테나)와 게이트 Antenna(안테나)가 사용되어 지는데 Reader(리더)와 연결된 이들 Antenna(안테나)를 통하여 tag(태그)에 RF(라디오 프리퀀시)를 이용하여 전원이 공급되기 때문에 tag(태그) 내부에 전원 소자를 갖추고 있을 필요도 없다.
이러한 RFID tag(태그)의 필요성에 의해서 초저가 유기 RFID tag(태그)의 개발을 위해 유기 반도체 전자소자 중, 전계 효과 트랜지스터(OFET : Organic Field-Effect Transistor)를 이용하여 Tag(태그)를 구성하는 핵심회로인 인버터(Inverter), 링 발진기(Ring Oscillator), 정류기 등 유기집적회로(Organic Integrated Circuits)를 설계 제작하고 그 특성을 분석함으로서 유기 RFID tag(태그) 의 가능성에 대한 연구가 활발하다.
CMOS(Complementary Metal-Oxide-Semiconductor)를 기반으로 한 유기 반도체 전자회로인 인버터(Inverter)에 있어서 기존의 실리콘(silicon) 전자소자는 n-형 트랜지스터(n-type transistor)와 p-형 트랜지스터(p-type transistor)를 모두 사용하여 회로(Circuit)를 제작하는 Complementary Integrated Circuit을 이용하여 회로(Circuit)를 제작하고 있다. 이것은 p-형(p-type)이나 n-형(n-type)만 사용하는 전자 회로(Electronic Circuits)보다 속도가 빠르고 회로도 간단해서 더 효율적이기 때문이다. 하지만 n-형 유기 반도체는 공기 중에 안정하지 않고 전하 이동도가 p-형에 비해 낮아서 CMOS(Complementary Metal-Oxide-Semiconductor) 기반의 전자 회로(Electronic Circuits) 제작에 어려움이 있었다. 하지만 공기 중에 안정한 n-형 유기 반도체의 등장으로 일이 수월해 졌는데, 공기 중에 안정한 n-형 물질을 사용, 864개의 트랜지스터(Transistor)를 사용하고, CMOS(Complementary Metal-Oxide-Semiconductor) 기반의 48-stage shift register인 링 발진기(Ring Oscillator)를 제작하여 약 1kHz에서 작동하는 소자를 구현한 예도 있다.
이처럼 유기 반도체로서 최고의 획득(Gain)을 보이는 인버터(Inverter) 제작을 기반으로 링 발진기(Ring Oscillator) 및 기타 전자 회로(Electronic Circuits) 구현을 위한 연구가 필수적이다.
본 발명은 공기 중에 불안정한 n-형 유기 반도체 물질과 공기 중에 안정한 p-형 유기 화합물 각각을 분리된 트랜지스터(Homo Transistor)가 아닌 이중층
(Bilayer)으로 증착된 헤테로 트랜지스터(Hetero Transistor)의 조합으로 제작하여 인버터(Inverter)의 구동 특성을 도출하는 것으로, 공기 중에서 우수한 전계 이동도를 바탕으로 잡음에 대한 여유(Good Noise Margin)가 크고 낮은 전압(Low-Voltage)에 대하여 반전(Inverting) 변화가 급격하여 높은 획득(Gain)을 갖는 위치칭(Switching)이 빨라 전력 소모가 낮은(Low Static Power consumer) 인버터 회로(Inverter Circuit)의 제조방법을 제공하는 것이다.
또한, 유기 물질(Semiconductor)과 절연층(Dielectric Layer) 사이의 경계면(Interface)에서 생기는 전하 이동의 결함(Charge Trapping Defect)을 줄여 입력단 전압(Input Voltage)에 대한 이력현상(Hysteresis)의 감소할 수 있는 인버터 회로를 제공하는 것이다.
본 발명은 상기 과제를 달성하기 위해서, 1) 기판의 하부에 게이트 전극을 형성하는 단계, 2) 제1 노즐을 구비한 제1 도가니 및 제2 노즐을 구비한 제2 도가니를 포함하는 클러스터 빔 증착 챔버 내부에 상기 기판을 삽입하는 단계, 3) N, N' -디트리데실페릴렌-3,4,9,10-테트라카르복실릭 디이미드( N, N' - ditridecylperylene-3,4,9,10-tetracarboxylic diimide) 화합물을 상기 제1 도가니 내부에 넣고 전압 인가 방식에 의하여 가열함으로써 증기화하고, 상기 증기화된 화합물을 상기 제1 노즐을 통하여 상기 클러스터 빔 증착 챔버 내부에 공급함으로써 상기 기판 상에 전자 수송층을 증착하는 단계, 4) 펜타센(Pentacene) 화합물을 상기 제2 도가니 내부에 넣고 전압 인가 방식에 의하여 가열함으로써 증기화하고, 상기 증기화된 화합물을 제 2 노즐을 통하여 상기 클러스터 빔 증착 챔버 내부에 공급함으로써 상기 전자 수송층의 상부에 홀 수송층을 증착하는 단계, 및 5) 상기 홀 수송층의 상부에 소스전극 및 드레인 전극을 형성하는 단계를 포함하는 이동성이 우수한 유기 집적 회로의 제조방법을 제공한다.
본 발명의 바람직한 실시예에 따르면, 상기 기판은 n형 실리콘기판; 또는 폴리에테르술폰(PES,polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET,polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC) 및 셀룰로오스아세테이트 프로피오네이트(cellulose acetate propinonate: CAP)로 이루어진 군으로부터 선택되는 어느 하나의 플라스틱 기판일 수 있다.
본 발명의 바람직한 다른 실시예에 따르면, 상기 기판을 가열하지 않을 수 있다.
본 발명의 바람직한 또 다른 실시예에 따르면, 상기 제1 도가니의 온도는 257 ~ 297℃이고, 제2 도가니의 온도는 227 ~ 247℃일 수 있다.
본 발명의 바람직한 또 다른 실시예에 따르면, 상기 전자 수송층의 증착두께는 250Å ~ 350Å이고, 홀 수송층의 증착두께는 150Å ~ 250Å일 수 있다.
본 발명의 바람직한 또 다른 실시예에 따르면, 상기 전자 수송층의 증착속도는 0.5 ~ 2.0 Å/s 이고, 홀 수송층의 증착두께는 0.5 ~ 1.0 Å/s일 수 있다.
본 발명의 바람직한 또 다른 실시예에 따르면, 상기 1) 단계와 2) 단계 사이에 상기 기판의 상단에 유전층을 형성하는 단계를 더 포함할 수 있다.
본 발명의 바람직한 또 다른 실시예에 따르면, 상기 기판은 전체 공정에서 0V를 유지할 수 있다.
본 발명의 바람직한 또 다른 실시예에 따르면, 상기 제1 노즐 및 제2 노즐의 직경은 0.5 ~ 1.5㎜일 수 있다.
본 발명의 바람직한 또 다른 실시예에 따르면, 상기 3) 단계에서 6 ~ 13.5 V의 전압을 인가하고 4) 단계에서 4 ~ 7 V의 전압을 인가할 수 있다.
본 발명의 바람직한 또 다른 실시예에 따르면, 상기 5) 단계에서 생성된 소스전극과 드레인 전극의 채널너비는 160 ~ 200 mm, 채널길이는 100 ~ 200 ㎛일 수 있다.
본 발명의 바람직한 또 다른 실시예에 따르면, 진공챔버의 내상측에 기판을 고정시키고, 진공챔버의 내하측에 배치된 제1 도가니의 내부에 있는 N, N' -디트리데실페릴렌-3,4,9,10-테트라카르복실릭 디이미드을 가열하는 단계, 상기 가열된 N, N' -디트리데실페릴렌-3,4,9,10-테트라카르복실릭 디이미드가 승화되어 상기 제1 도가니의 상부에 구비된 제1 노즐을 통과하며 제1 클러스터를 형성하는 단계, 상기 기판의 하부에 상기 제1 클러스터가 충돌하며 균일하게 증착되는 단계, 상기 진공챔버의 내하측에 배치된 제2 도가니의 내부에 있는 N,N'-디트리데실페릴렌-3,4,9,10-테트라카르복실릭 디이미드 화합물을 가열하는 단계, 상기 가열된 펜타센 화합물이 승화되어 상기 제2 도가니의 상부에 구비된 제2 노즐을 통과하며 제2 클러스터를 형성하는 단계, 상기 기판에 증착된 제1 클러스터층의 하부에 상기 제2 클러스터가 충돌하며 균일하게 증착되는 단계를 포함한다.
본 발명은 상기 두번째 과제를 달성하기 위해서,
기판의 하부에 형성된 게이트 전극; 상기 기판의 상부에 형성된 유기막; 및 상기 유기막의 상부에 형성된 소스전극 및 드레인 전극을 포함하는 유기 인버터 회로에 있어서, 상기 유기막은 하부로부터 순차적으로 적층된 전자 수송층 및 홀 수송층을 포함하며, 상기 전자 수송층은 N, N' -디트리데실페릴렌-3,4,9,10-테트라카르복실릭 디이미드 화합물을 포함하며, 상기 홀 수송층은 펜타센 화합물을 포함한다.
본 발명의 바람직한 실시예에 따르면, 상기 전자 수송층의 증착두께는 250Å ~ 350Å이고, 홀 수송층의 증착두께는 150 ~ 250Å일 수 있다.
본 발명의 유기 인버터 회로는 n-형 유기 반도체 물질과 p-형 유기 화합물 각각을 이중층(Bilayer)으로 증착하여 공기 중에서 우수한 전계 이동도를 가지며 잡음에 대한 여유(Good Noise Margin)가 비교적 크고 반전(Inverting) 변화가 플러스, 마이너스 전압에 대하여 대칭(Symmetric)인 높은 획득(Gain)을 가진다. 나아가 본 발명의 유기 인버터 회로는 공기 중에 불안정한 n-형 유기 화합물의 전계 효과 트랜지스터를 사용하여 상기 언급한 인버터(Inverter) 효과를 도출 하였다. 이를 계기로, 빠른 스위칭 속도(Switching Speed)와 전력 소모를 최소화 (Low Power Dissipation)하여 견고한 동작능력을 보이는 유기 집적 전자 회로 개발을 유도한다.
도 1은 본 발명에 따른 증기화 장치를 도시한 단면도이다.
도 2는 본 발명의 바람직한 일실시예에 따른 유기 인버터 회로의 단면에 대한 개략도이다.
도 3은 본 발명의 바람직한 일실시예에 따른 유기 인버터 회로의 소스전극과 드레인전극의 도면이다.
도 4는 본 발명의 바람직한 일실시예에 따른 양극성 유기 인버터 회로의 output 특성을 나타낸 그래프이다.
도 5는 본 발명의 바람직한 일실시예에 따른 양극성 유기 인버터 회로의 transfer 특성을 나타내는 그래프이다.
도 6 및 도 7a 내지 7c는 본 발명의 바람직한 일실시예에 따른 시간에 따른 소자의 안정성을 측정한 그래프이다.
이하, 본 발명을 보다 상세히 설명한다.
상술한 바와 같이, n-형 물질은 공기 중에 불안정한 특성을 보이는 것이 대부분이며 따라서 이것을 분리된 유기 인버터 회로로 제작하기에는 한계가 있었다. 이에 공기 중에 노출되는 n-형 유기 화합물의 상부층을 보호(Capsulation)하는 기능을 위하여 공기 노출에 안정한 p-형 유기 물질의 증착이 불가피했다.
이에 본 발명에서는 공기 중에서도 전계이동도가 우수할 뿐 아니라 스위칭(Switching)이 뛰어난 유기 인버터 회로 제조방법을 제공하여 상술한 문제점의 해결을 모색하였다. 구체적으로, 본 발명의 일실시예에 따른 유기 인버터 회로의 제조방법은, 1) 기판의 하부에 게이트 전극을 형성하는 단계, 2) 제1 노즐을 구비한 제1 도가니 및 제2 노즐을 구비한 제2 도가니를 포함하는 클러스터 빔 증착 챔버 내부에 상기 기판을 삽입하는 단계, 3) N,N'-디트리데실페릴렌-3,4,9,10-테트라카르복실릭 디이미드(N,N'-ditridecylperylene-3,4,9,10-tetracarboxylic diimide) 화합물을 상기 제1 도가니 내부에 넣고 전압 인가 방식에 의하여 가열함으로써 증기화하고, 상기 증기화된 화합물을 상기 제1 노즐을 통하여 상기 클러스터 빔 증착 챔버 내부에 공급함으로써 상기 기판 상에 전자 수송층을 증착하는 단계, 4) 펜타센(Pentacene) 화합물을 상기 제2 도가니 내부에 넣고 전압 인가 방식에 의하여 가열함으로써 증기화하고, 상기 증기화된 화합물을 제 2 노즐을 통하여 상기 클러스터 빔 증착 챔버 내부에 공급함으로써 상기 전자 수송층의 상부에 홀 수송층을 증착하는 단계, 및 5) 상기 홀 수송층의 상부에 소스전극 및 드레인 전극을 형성하는 단계를 포함하는 이동성이 우수한 유기 인버터 회로의 제조방법을 제공한다.
먼저, 본 발명에서 사용되는 진공증착장비를 도 1을 참조하여 설명하면, 진공챔버의 내상측에 기판홀더(130)가 피증착물인 기판(미도시)를 고정하고, 내하측에는 지지대(101)의 상부에 가열수단으로서 전열선이 구비된 2개의 도가니(102, 103)를 배치하며 상기 도가니(102, 103)의 상부에는 노즐을 구비한 덮개가 형성되어서 상기 도가니(102, 103)는 상부의 노즐을 제외하고는 밀폐된 형상을 가지게 되고, 그 내부에는 증착되는 유기물을 각각 위치시킨다. 또한, 증착이 완료된 증착 유기물 박막의 두께를 측정하기 위하여 설치된 두께 모니터(120)는 증착 유기물의 증착 속도와 두께를 각각 Å/s와 kÅ단위로 나타내며 상기 박막의 두께를 모니터링하고 적절한 두께를 조절할 수 있도록 한다. 또한, 셔터(110)를 상기 기판과 도가니(102, 103)의 중간에 위치시켜서 외부에서 열고 닫을 수 있도록 구비되어 있으며 처음에는 닫힌 상태로서, 정제되지 않은 불순물이 증착되는 것을 방지하고 일정한 증착 속도에 도달했을 때 외부에서 회전시켜서 열 수 있도록 마련된다.
다음, 상술한 본 발명의 유기 인버터 회로의 제조방법을 보다 상세히 설명하면, 1) 단계로서 기판의 하부에 게이트 전극을 형성하는 단계로서 당업계에서 통상 사용하는 방법인 이상 특별하게 한정되지 않는다. 이 때 사용가능한 기판은 n형 실리콘기판, 또는 폴리에테르술폰(PES,polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET,polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC) 및 셀룰로오스아세테이트 프로피오네이트(cellulose acetate propinonate: CAP)로 이루어진 군으로부터 선택되는 어느 하나의 플라스틱 기판일 수 있다.
상기 1) 단계 이후, 바람직하게는 상기 실리콘 기판의 표면은 열산화법에 의하여 형성된 이산화실리콘(SiO2)으로 이루어진 유전체층을 형성할 수 있으며 그 두께는 바람직하게는 1000 ~ 3000Å일 수 있으나 이에 제한되는 것은 아니다.
다음, 2) 단계로서 제1 노즐을 구비한 제1 도가니 및 제2 노즐을 구비한 제2 도가니를 포함하는 클러스터 빔 증착 챔버 내부에 상기 기판을 삽입한다. 구체적으로 상기 도가니의 재질은 후술하는 N, N' -디트리데실페릴렌-3,4,9,10-테트라카르복실릭디이미드(N, N' -ditridecylperylene-3,4,9,10-tetracarboxylic diimide) 화합물 및 펜타센(Pentacene) 화합물을 가열하는 경우 상기 화합물들이 흡착되거나 반응하지 않는 재질이면 특별하게 제한할 것은 아니나, 고온으로 가열이 가능하고 고온에서도 열변형이 적은 흑연(graphite)이 바람직하다. 아울러, 상기 도가니의 형태는 밀폐되어 그 상부에 노즐을 가진 덮개가 구비될 수 있는 한 특별하게 제한할 것은 아니나 바람직하게는 박막의 형성이 용이한 스핀코팅이 유리하다. 한편. 상기 노즐은 상기 화합물들이 승화되어 기판을 향해 배출되는 통로로서 그 직경은 바람직하게는 0.5 ~ 1.5㎜일 수 있다. 만일 도가니에 구비된 노즐의 직경이 0.5mm 미만인 경우에는 후술하는 클러스터화된 증기 입자가 노즐을 통과하기 어려우므로 바람직하지 못하고, 1.5mm를 초과하는 경우에는 클러스터 분자가 너무 커져서 이동할 때의 고른 박층이 형성되기 어렵기 때문에 바람직하지 못하다. 따라서 직경이 0.5 내지 1.5mm인 노즐을 통과하면서 발생된 운동에너지는 고른 박막을 형성하기 위하여 이동(migration)에 필요한 에너지를 공급할 수 있는 것이다. 그러므로 상기 이동 에너지에 의하여 증착 단계에서 가온하지 않고 실온에서 증착시킬 수 있다는 장점이 있다.
다음, 3) 단계로서 N, N' -디트리데실페릴렌-3,4,9,10-테트라카르복실릭 디이미드(N, N' -ditridecylperylene-3,4,9,10-tetracarboxylic diimide) 화합물을 상기 제1 도가니 내부에 넣고 전압 인가 방식에 의하여 가열함으로써 증기화하고, 상기 증기화된 화합물을 상기 제1 노즐을 통하여 상기 클러스터 빔 증착 챔버 내부에 공급함으로써 상기 기판 상에 전자 수송층을 증착시킨다.
본 발명에서는 트랜지스터에 증착되는 전자 수송층의 주성분으로서 N, N' -디트리데실페릴렌-3,4,9,10-테트라카르복실릭디이미드 화합물을 사용한다. 상기 화합물은 p형 물질인 펜타센, 테트라센, 티오펜 올리고머 등 통상의 홀 수송층의 형성에 사용되던 화합물과 비교하여 n형 트랜지스터의 전계이동도가 우수할 뿐 아니라 HOMO와 LUMO의 에너지 차이가 다른 p형 물질과 잘 매치되어 발광이 나타날 수 있는 메카니즘에 적합한 물질이다. 나아가 일반적으로 n형 물질에 사용되어지는 Alq3, TCNQ 등을 사용하는 것에 비하여 현저히 향상된 전계이동도를 나타낸다.
이를 위하여 바람직하게는 6 ~ 13.5V의 전압을 인가할 수 있다. 만일 6V 미만의 전압을 인가하는 경우에는 유기물이 승화되지 않아 증착이 원활에게 이루어지지 않는 문제가 발생할 수 있고, 13.5V를 초과하면 증착속도를 제어하지 못하는 문제가 발생할 수 있다.
한편 진공상태에서 상기 N, N' -디트리데실페릴렌-3,4,9,10-테트라카르복실릭디이미드 화합물을 가열하면 상변화에 의하여 기체로 승화하게 되고 승화된 화합물 입자들은 제1 도가니 내부를 유동하게 된다. 유동하는 상기 입자들은 도가니의 상부에 형성된 노즐을 통과하게 되는데, 상기 노즐의 작은 구멍(hole)을 통과하기 때문에 상부로 향하는 운동을 하는 즉, 한 방향의 운동에너지를 가진 상태의 입자들만이 노즐을 통과할 수 있게 된다. 따라서, 상기 도가니의 내부에서 증기화된 입자들은 도가니 내부에서 유동하며 서로 부딪치며 약한 분자간 인력으로 클러스터(cluster)를 형성하게 되고, 상부로 향하는 방향성을 가진 상기 클러스터들만이 균일하고 일정한 운동에너지를 가지고, 빔(beam)의 형태로 노즐을 통과하여 진공챔버의 내상측을 향하여 진행하게 된다. 이렇게 상부로 향하는 방향성을 가지고 동시에 균일하고 일정한 운동에너지를 가진 클러스터는 진공챔버의 내상측에 배치된 기판의 하부에 충돌을 하게 되고, 충돌에 의하여 상기 클러스터의 약한 분자간 인력이 깨지게 되며 동시에 잔여의 운동에너지에 의하여 충돌된 주변의 빈 자리를 찾아 증착되어서 결국 형성되는 박막의 두께가 균일하게 되어, 결정성이 우수해진다.
이에 반하여 종래의 물리기상증착(PVD)법 또는 OMBD법에 의하면, 증착하고자 하는 상기 유기분자들이 특정한 방향성을 가지고 진공챔버내에서 운동하는 것이 아니라 접시모양 또는 그릇모양의 보트(boat)가 가열됨에 따라서 진공상태인 주변환경으로 직접 증발되는 현상이 발생된다. 이는 본 발명에 의한 클러스터빔 증착에서의 클러스터와는 다른 것으로 약한 인력으로 유기분자들이 뭉쳐져서 클러스터를 형성할 수 없게 된다. 즉, 진공상태인 주변으로 다양한 각도의 방향성을 가지고 또한 넓은 분포 크기의 운동에너지를 가진 유기분자들이 승화되는 것이다. 따라서, 넓은 범위의 운동에너지를 가진 입자들이 여러 방향으로부터 많거나 또는 적게 증착되어 기판의 하부에는 그 표면이 거친 섬(island)의 형태를 가지게 된다. 따라서, 증착되는 유기분자들로 이루어진 표면은 거칠어지게 되어 결정도(crystalline)가 떨어져서 전계이동도(mobility)가 저감된다.
한편, 상기 제1 도가니의 온도는 바람직하게는 257 ~ 297℃일 수 있다. 만일 제1 도가니 내부온도가 257℃ 미만인 경우에는 상기 화합물이 증기화되기 어려울 뿐만 아니라, 평평한 기판에서 열중합이 일어나기 위해 필요한 충분한 에너지를 공급할 수 없기 때문에는 유기박막이 형성되기 어렵고, 297℃를 초과하는 경우에는 불안정한 상태의 프리폴리머 라디칼이 형성되기 때문에 박막을 형성한 물질의 화학적 조성이 변성된 형태일 수 있고 표면의 거침도도 열악해지기 때문에 바람직하지 않다.
이후 상기 유전체층의 상부에 상기 클러스터가 증착되어 전자 수송층이 형성된다. 구체적으로 상기 승화되어 도가니의 노즐을 통과한 클러스터는 진공챔버의 내상측으로 진행하며 기판의 하부에 충돌하게 된다. 충돌된 클러스터는 약한 분자간 결합력이 깨지며 원래 승화된 유기 입자로 되며 주변의 빈 자리로 이동하여 기판과 결합하게 된다. 또한, 클러스터를 증착하기 전에 기판의 표면에 계면활성제를 적층할 수 있다. 또한, 상기 화합물을 이용하는 경우에는 그 두께가 250 내지 350Å일 수 있다. 만일, 250Å 미만이면, 실제 제조공정에서 여러 공정을 거치면서 취급성으로 균열 등의 물리적 손상의 우려가 있고, 350Å을 초과하면, 전기적 특성을 저하시킬 수 있다. 또한, 상기 클러스터의 증착속도는 0.5 내지 2.5Å/S인 것이 바람직한데, 증착속도가 0.5Å미만인 때에는 박막의 증착속도가 너무 느리기 때문에 유기박막이 제대로 형성되기 어렵고 2.0Å을 초과하는 경우에는 제조된 유기박막의 거칠기가 열악해질 수 있다.
한편, 클러스터 빔 증착시에 상기 기판을 가열하지 않는 것이 바람직하며, 보다 바람직하게는 증기화된 클러스터는 20 내지 30℃의 실온에서 증착되어 유기막을 형성할 수 있다. 만일, 기판을 가열하면 가열시 필요한 생산원가가 증가할 뿐만 아니라 대형화에 따라서 기판 전체의 온도균일성을 공정조건으로 수립하기 까다로운 단점이 있다.
다음, 4) 단계로서 펜타센(Pentacene) 화합물을 상기 제2 도가니 내부에 넣고 전압 인가 방식에 의하여 가열함으로써 증기화하고, 상기 증기화된 화합물을 제 2 노즐을 통하여 상기 클러스터 빔 증착 챔버 내부에 공급함으로써 상기 전자 수송층의 상부에 홀 수송층을 증착한다. 이 때 사용되는 제2 도가니의 재질, 노즐의 두께 등의 조건은 모두 상기 3) 단계와 동일하므로 이하에서는 3) 단계와 상이한 부분을 중심으로 서술하기로 한다.
구체적으로 본 발명의 홀 수송층을 형성하는 물질은 펜타센(Pentacene) 화합물을 사용한다. 상기 화합물을 사용하는 경우 테트라센, MEH-PPV, BP3T, 루브렌 등에 비하여 상술한 본 발명의 전자 수송층에 사용된 N,N'-디트리데실페릴렌-3,4,9,10-테트라카르복실릭디이미드 화합물과의 적합성이 우수하며 트랜지스터의 전계이동도가 현저히 향상된다. 본 발명의 페릴렌 화합물의 장점은 전계이동도가 우수할 뿐 아니라 HOMO와 LUMO의 에너지 차이가 다른 p형 물질과 잘 매치되어 발광이 나타날 수 있는 메카니즘에 적합한 물질이다. 나아가 일반적으로 n형 물질에 사용되어지는 Alq3, TCNQ 등을 사용하는 것에 비하여 현저히 향상된 전계이동도를 나타낸다.
한편, 상기 제2 도가니의 온도는 바람직하게는 227 ~ 247℃일 수 있다. 만일 제2 도가니 내부온도가 227℃ 미만인 경우에는 상기 화합물이 증기화되기 어려울 뿐만 아니라, 평평한 기판에서 열중합이 일어나기 위해 필요한 충분한 에너지를 공급할 수 없기 때문에는 홀 수송층이 형성되기 어렵고, 247℃를 초과하는 경우에는 불안정한 상태의 프리폴리머 라디칼이 형성되기 때문에 박막을 형성한 물질의 화학적 조성이 변성된 형태일 수 있고 표면의 거침도도 열악해지기 때문에 바람직하지 않다.
또한, 상기 화합물을 이용하는 경우에는 홀 수송층의 두께가 200Å일 수 있다. 200Å을 미만 또는 초과 시, 전기적 특성을 저하시킬 수 있다. 또한, 상기 클러스터의 증착속도는 0.5 내지 1.0Å/S인 것이 바람직한데, 증착속도가 0.5Å미만인 때에는 박막의 증착속도가 너무 느리기 때문에 유기박막이 제대로 형성되기 어렵고 1.0Å을 초과하는 경우에는 제조된 홀 수송층의 거칠기가 열악해질 수 있다. 또한 상기 4) 단계에서는 화합물을 증기화시키기 위하여 4 ~ 7 V의 전압을 인가할 수 있다.
한편, 상기 3) 단계와 4) 단계는 순차적으로 수행될 수 있다. 본 발명에서는 전자 수송층 형성을 한 후에 홀 수송층을 형성하였다. 이는 전자 수송층으로 사용한 페릴렌 물질은 공기중에 노출되면 쉽게 특성이 저하되기 때문에 소자의 안정성을 위해 의도적으로 아래층에 형성함으로써 공기와의 노출을 차단시킨 것이다.
다음, 5) 단계로서 상기 홀 수송층의 상부에 소스전극 및 드레인 전극을 형성한다. 형성되는 소스전극과 드레인 전극은 통상의 방법을 통해 형성될 수 있으며, 바람직하게는 상기 5) 단계에서 생성된 소스전극과 드레인 전극의 채널너비는 1600 ~ 200 mm, 채널길이는 100 ~ 200㎛일 수 있다.
상술한 제조방법을 통해 제조된 유기 인버터 회로를 설명하면, 도 2는 본 발명의 바람직한 일실시예에 따른 유기발광 트랜지스터의 단면을 개략적으로 나타내는 도면이다. 도 2를 참조하면, 본 발명의 바람직한 일 실시예에 따른 유기 인버터 회로는 평평한 기판(200)의 상부에 형성된 N, N' -디트리데실페릴렌-3,4,9,10-테트라카르복실릭디이미드 화합물로 이루어진 전자 수송층(202)을 포함한다. 상기 전자 수송층(202)의 상부에는 펜타센(Pentacene) 화합물로 이루어진 홀 수송층(203)이 형성된다. 또한, 통상적으로 사용되는 전극으로서 게이트(201) 전극이 상기 기판(200)의 하부에 구비되고, 소스전극(204) 및 드레인 전극(205)이 상기 홀 수송층(203)의 상부에 적층된 구조이다.
도 3은 본 발명에서 사용되는 바람직한 소스전극과 드레인 전극의 일실시예로서 소스전극(300)과 드레인 전극(310)은 모두 Au 재질이며 소스전극(300) 및 드레인 전극(310)의 길이는 12 ~ 15 ㎜이다. 한편 소스전극(300)과 드레인 전극(310)은 각각 전극에서 연장된 복수개의 전극연장부(320, 321)가 형성된다. 그러나 소스전극(300)에서 형성된 전극연장부(320)는 드레인 전극(310)과는 이격되어 있으며 마찬가지로 드레인 전극(310)에서 형성된 전극연장부(321)는 소스 전극과 대략 100 ~ 200㎛ 정도 이격될 수 있다. 상기 전극 연장부(320, 321)의 길이는 바람직하게는 3 ~ 4㎜이고 전극연장부(320, 321) 사이의 간격은 100 ~ 200㎛일 수 있다.
한편 본 발명의 인버터의 동작원리는 입력단 전극에 0 ~ 40 V를 인가하고 서플라이 전극에 40 V를 인가하면 입력단 전극에 -전하가 생성되고 이에 따라 p-채널(P-Channel)에서 펜타센(Pentacene)층에 홀의 적층과 함께 서플라이 전극과 출력단 전극의 전압차이로 인해 높은 출력단 전압이 출력되며, 입력단의 전압이 점점 서플라이 전극에 인가된 전압만큼 커지게 되면 n-채널(N-Channel)이 구동되며 낮은 출력단 전압이 출력된다.
결국 본 발명의 제조방법을 통해 제조된 유기 인버터 회로는 특정한 화합물로 사용하여 공기 노출에 안정하지 못한 전자 수송층 위에 공기 노출에 안정한 홀 수송층을 증착시키므로 통상의 진공 중에서 특성을 측정한 경우에 비하여 공기 중에서도 전계이동도가 비교적 우수할 뿐 아니라 이에 대해 인버터(Inverter) 효과도 준수하다.
이하 본 발명의 바람직한 실시예를 들어 본 발명을 더욱 상세하게 설명하나 본 발명이 이에 의해 제한되는 것은 아니다.
<실시예 1>
1-(1) 게이트 전극 형성
먼저 세정된 n형 실리콘기판의 하부에 알루미늄(Al)을 이용하여 두께 1000 Å으로 게이트 전극을 형성하였다.
1-(2) 유전층의 형성
게이트 전극이 형성된 기판의 상부에 열산화방법을 이용하여 이산화규소(SiO2)를 두께 2000 Å으로 증착하였다.
1-(3) 전자 수송층 증착
배플(baffle)이 달린 10인치 디퓨젼펌프(diffusion pump)를 이용하여 진공챔버내의 진공도를 평균 1×10-5 Torr로 유지하며, 상부에 직경 1㎜의 노즐이 형성된 덮개를 구비한 흑연(graphite)소재의 제1 도가니를 진공챔버의 내하측에 위치시키고 n형 실리콘기판의 이산화규소가 적층된 면을 아래로 하여 상기 진공챔버의 내상측에 배치하였다. 이때, 상기 n형 실리콘기판과 제1 도가니와의 이격된 거리는 190mm이었다. 다음으로, 상기 제1 도가니의 내부에 N, N' - 디트리데실페릴렌-3,4,9,10-테트라카르복실릭 디이미드를 투입하고 가열온도 277℃, 증착속도는 1.5 Å/sec의 조건으로 300Å 두께의 전자 수송층을 증착하였다. 여기서 기판온도의 온도는 20℃를 유지하였다.
1-(4) 홀 수송층 증착
제2 도가니의 내부에 펜타센을 투입하고 5V의 전압을 인가하여 가열온도 220℃, 증착속도는 0.8Å/sec의 조건으로 200Å 두께의 홀 수송층을 증착하였다.
1-(5) 소스 및 드레인전극 형성
다음으로, 금(Au)을 전극소재로 Au 재질이며 박막두께 500Å로 채널너비는 181 mm, 채널길이는 150 ㎛인 새도우 마스크를 이용하여 진공증착법으로 소스전극 및 드레인 전극을 동시에 형성하여 유기 인버터 회로를 제조하였다.
<비교예 1>ω
홀 수송층으로서 α,ω-Dihexylsexithiophene(DH6T)를 사용한 것을 제외하고는 실시예 1과 동일하게 실시하여 유기 인버터 회로를 제조하였다.
<비교예 2>
전자 수송층으로서 N, N'-bis(2-phenylethyl)perylene-3,4:9:10-bis- dicarboximide(BPE-PTCDI)을 사용한 것을 제외하고는 실시예 1과 동일하게 실시하여 유기 인버터 회로를 제조하였다.
<비교예 3>
상기 실시예 1에서 1-(4)단계와 동일하고 N, N' -디트리데실페릴렌-3,4,9,10 -테트라카르복실릭 디이미드의 두께를 350Å으로 다르게 증착하였다. 이를 제외하고는 실시예 1과 동일하게 실시하여 유기 인버터 회로를 제조하였다.
<실험예>
실시예 1 및 비교예 1 ~ 3의 유기 인버터 회로에 대하여 하기와 같은 물성을 평가하여 그 결과를 표 1에 나타내었다. 구체적으로, 실시예 1에서 제조된 양극성 유기발광 트랜지스터를 공기중에서 전기적 특성을 측정하여 도 4 및 도 5에 나타내었다. 도 4는 전형적인 양극성 유기발광 트랜지스터의 드레인 스윕(drain sweep) 곡선을 나타내는 것으로서 게이트의 전압에 따라서 정공과 전자가 어떻게 이동하는지를 나타내는 그래프이다. 예를들어 VDS에 음의 전압을 인가하였을 경우 게이트의 전압이 0 V일 때는 전자가 우선적으로 주입이 되는 것을 볼 수 있고 게이트의 음의 전압이 커질 수록 정공의 역할이 나타나는 것을 볼 수 있다. 도 5는 게이트 스윕(gate sweep) 곡선, 즉, 전계이동도(μ, cm2/Vs), 전류점멸비(ION / OFF), 문턱전압(VT, V)의 값은 하기 <수학식 1>에 의해서 유도할 수 있다. 그래프에서 보면 정공과 전자의 흐르는 속도가 균형이 잘 맞춰져 있는 것을 알 수 있다. 또한 빛이 나오는 영역은 음의 전압이 커짐에 따라서 빛의 세기도 커져가는 것을 알 수 있다.
수학식 1
Figure pat00001
단, 상기 수학식 1에서 L은 드레인과 소스 사이 채널의 너비(㎛)이고이고 IDS는 소스와 드레인 전극 사이에 흐르는 전류이며 W는 소스와 드레인 전극 사이 채널의 길이이고 Ci는 유전층으로 사용되는 이산화규소의 전기용량이고 단위는 nF/cm2 이다. VGS는 소스와 게이트 전극 사이의 전압(볼트)이이고 Vr은 문턱전압이다
전계이동도(전자수송층) (cm2/Vs) Vr n(V)(전자수송층) 전계이동도(홀수송층) (cm2/Vs) Vr h(V)(홀수송층) VGS(V)
실시예 1 0.08 33.1 0.12 -11.6 ±60
비교예 1 0.00818 6.82 0.00177 3.30 ±60
비교예 2 0.036 - 0.04 - ±60
비교예 3 0.06 35.7 0.08 -15.2 ±60
표 1에서 알 수 있듯이, 본 발명의 실시예 1의 인버터 회로는 전자수송층 및 홀 수송층의 전계이동도가 모두 비교예 1 ~ 2의 인버터 회로에 비하여 현저하게 향상되었음을 확인할 수 있다. 나아가, 본원발명의 두께 범위를 만족하는 실시예 1의 인버터 회로가 이를 만족하지 못하는 비교예 3의 인버터 회로에 비하여 전계이동도 및 전합획득(gain 값)이 개선되었다.
한편, gain 값은 인버터의 입력 전압 대비 출력 전압의 스윙특성에서 그들 사이의 비를 각 트랜지스터의 켜짐/꺼짐에 대한 실시예 1의 효과적인 스위칭의 분별을 위해 수치적으로 나타낸 것으로 특히 전체적으로 출력 전압/입력 전압의 1차 도함수로써 구할 수 있는 값이다. 이 값을 통해 해당 공급 전압에 대해서 스위칭이 얼마나 빠른 시간내에 이루어졌는가를 소자의 효율에 대한 지표로 쓰일 수 있는 것이다. 예를 들면, 본 실시예 1과 같은 구조형태로 제작된 비교예 1의 결과와 비교해 보면, 본 실험에서는 공급 전압인 ±40V에 대해 단위 입력 전압당 출력되는 즉, 스위칭이 되는 크기가 13인데 반해, 비교예 1의 실험은 본 실험의 공급 전압보다 높은 ±60V에 대하여 그것의 gain 값의 크기가 2~3에 지나지 않는다. 따라서, 본 실시예 1의 실험결과는 공기 노출에 불안정한 전자 수송층의 사용에도 불구하고 홀 수송층으로써 그것의 표면을 포장하여 인버터 특성이 효과적인 즉, gain 값이 비교적 큰 소자를 제작할 수 있는 것이다.
도 6은 실시예 1의 표면을 측정한 자료로서 여기에서 나타난 피크가 실시예 1에서 사용한 두 물질인 전자 수송층과 홀 수송층 고유의 값을 모두 포함하여 나타
내므로 소자에 두 물질이 인버터 및 이동도 특성의 도출에 어떤 결함없이 서로 구분되어 좋은 조합으로 쌓여있다는 것으로 추정되며 또한, 자료에서 나타낸 사진은 실시예 1의 전자 수송층 위에 쌓여진 홀 수송층의 표면을 찍은 이미지이며, 이것
에서 보여지듯 물질의 입자 사이즈가 대개 일정하고 고르게 퍼져있는 것으로 보아 이 층의 밑에 먼저 쌓여있는 전자 수송층의 쌓임이 균일하여 윗 층인 홀 수송층의 증착이 역시 전하 흐름에 무리없이 균질하게 진행되었다는 것을 알 수 있다.
도 7a는 인버터 소자를 측정할 때 오른쪽 방향과 왼쪽 방향으로 전압을 가해주었을 때 소자의 이력현상을 나타낸 그림이다. 두 개의 곡선이 서로 일치할 수록 좋은 소자라고 할 수 있다. 도 7b는 방향에 따른 gain 값을 비교하는 그림이다. 오른쪽 방향으로 스윕했을 때 더 큰 값의 gain 값을 나타내는 것을 보여준다. 세계적으로 보고된 우수한 성능의 인버터 소자의 gain 값을 살펴보면 12~15 정도의 값을 보이는데 본 연구에서도 10~13 정도의 값을 보이고 있어 우수한 소자라고 판단된다. 도 7c는 노이즈마진 값을 나타낸다. 우수한 인버터 소자의 노이즈 마진의 값은 Vin의 40% 수준으로 알려져 있다. Vin 값을 살펴보면 ±40V 이고 측정된 노이즈 마진은 10~16V이다. 이 값은 Vin에 30~40% 수준으로 우수한 소자특성을 보인다고 할 수 있다.
본 발명은 유기물 인버터 회로의 공기 중 스위칭 현상을 바탕으로 유기 반도체의 집적 전기 회로 및 RFID 산업에 대단히 유용한 발명이다.
<도면의 주요부분에 대한 부호의 설명>
200 : 기판 201 : 게이트 전극
202 : 전자 수송층 203 : 홀 수송층
204 : 소스전극 205 : 드레인 전극

Claims (16)

1) 기판의 하부에 게이트 전극을 형성하는 단계;
2) 제1 노즐을 구비한 제1 도가니 및 제2 노즐을 구비한 제2 도가니를 포함하는 클러스터 빔 증착 챔버 내부에 상기 기판을 삽입하는 단계;
3) N,N'-디트리데실페릴렌-3,4,9,10-테트라카르복실릭 디이미드(N,N'-ditridecylperylene-3,4,9,10-tetracarboxylic diimide) 화합물을 상기 제1 도가니 내부에 넣고 전압 인가 방식에 의하여 가열함으로써 증기화하고, 상기 증기화된 화합물을 상기 제1 노즐을 통하여 상기 클러스터 빔 증착 챔버 내부에 공급함으로써 상기 기판 상에 전자 수송층을 증착하는 단계;
4) 펜타센(Pentacene) 화합물을 상기 제2 도가니 내부에 넣고 전압 인가 방식에 의하여 가열함으로써 증기화하고, 상기 증기화된 화합물을 제 2 노즐을 통하여 상기 클러스터 빔 증착 챔버 내부에 공급함으로써 상기 전자 수송층의 상부에 홀 수송층을 증착하는 단계; 및
5) 상기 홀 수송층의 상부에 소스전극 및 드레인 전극을 형성하는 단계를 포함하는 유기 인버터 회로의 제조방법.
제1항에 있어서,
상기 기판은 n형 실리콘기판; 또는 폴리에테르술폰(PES,polyethersulphone), 폴리아크릴레이트(PAR, polyacrylate), 폴리에테르 이미드(PEI, polyetherimide), 폴리에틸렌 나프탈레이트(PEN, polyethyelenen napthalate), 폴리에틸렌 테레프탈레이드(PET,polyethyeleneterepthalate), 폴리페닐렌 설파이드(polyphenylene sulfide: PPS), 폴리아릴레이트(polyallylate), 폴리이미드(polyimide), 폴리카보네이트(PC), 셀룰로오스 트리 아세테이트(TAC) 및 셀룰로오스아세테이트 프로피오네이트(cellulose acetate propinonate: CAP)로 이루어진 군으로부터 선택되는 어느 하나의 플라스틱 기판인 것을 특징으로 하는 유기 인버터 회로의 제조방법.
제1항에 있어서,
상기 기판을 가열하지 않는 것을 특징으로 하는 유기 인버터 회로의 제조방법.
제1항에 있어서, 상기 제1 도가니의 온도는 257 ~ 297℃이고, 제2 도가니의 온도는 227 ~ 247℃인 것을 특징으로 하는 유기 인버터 회로의 제조방법.
제1항에 있어서,
상기 전자 수송층의 증착두께는 300Å이고, 홀 수송층의 증착두께는 200Å인 것을 특징으로 하는 유기 인버터 회로의 제조방법.
제1항에 있어서,
상기 전자 수송층의 증착속도는 0.5 ~ 2.0 Å/s 이고, 홀 수송층의 증착두께는 0.5 ~ 1.0 Å/s인 것을 특징으로 하는 유기 인버터 회로의 제조방법.
제1항에 있어서,
상기 1) 단계와 2) 단계 사이에 상기 기판의 상단에 유전층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 유기 인버터 회로의 제조방법.
제1항에 있어서,
상기 기판은 전체 공정에서 0V를 유지하는 것을 특징으로 하는 유기 인버터 회로의 제조방법.
제1항에 있어서,
상기 제1 노즐 및 제2 노즐의 직경은 0.5 ~ 1.5㎜인 것을 특징으로 하는 유기 인버터 회로의 제조방법.
제1항에 있어서,
상기 3) 단계에서 6 ~ 13.5 V의 전압을 인가하고 4) 단계에서 4 ~ 7 V의 전압을 인가하는 것을 특징으로 하는 유기 인버터 회로의 제조방법.
제1항에 있어서,
상기 5) 단계에서 생성된 소스전극과 드레인 전극의 채널너비는 160 ~ 200 mm, 채널길이는 100 ~ 200 ㎛인 것을 특징으로 하는 유기 인버터 회로의 제조방법.
제1항에 있어서,
상기 3) 단계와 4) 단계는 순차적으로 수행되거나 동시에 수행되는 것을 특징으로 하는 유기 인버터 회로의 제조방법.
제1항 내지 제12항 중 어느 한 항의 제조방법으로 제조된 유기 인버터 회로.
기판의 하부에 형성된 게이트 전극; 상기 기판의 상부에 형성된 유기막; 및 상기 유기막의 상부에 형성된 소스전극 및 드레인 전극을 포함하는 유기 인버터 회로에 있어서,
상기 유기막은 하부로부터 순차적으로 적층된 전자 수송층 및 홀 수송층을 포함하며, 상기 전자 수송층은 N,N'-디트리데실페릴렌-3,4,9,10-테트라카르복실릭 디이미드 화합물을 포함하며, 상기 홀 수송층은 펜타센(Pentacene) 화합물을 포함하는 유기 인버터 회로.
제14항에 있어서,
상기 전자 수송층의 증착두께는 300Å이고, 홀 수송층의 증착두께는 200Å인 것을 특징으로 하는 유기 인버터 회로.
진공챔버의 내상측에 기판을 고정시키고, 진공챔버의 내하측에 배치된 제1 도가니의 내부에 있는 N,N'-디트리데실페릴렌-3,4,9,10-테트라카르복실릭 디이미드을 가열하는 단계;
상기 가열된 N,N'-디트리데실페릴렌-3,4,9,10-테트라카르복실릭 디이미드가 승화되어 상기 제1 도가니의 상부에 구비된 제1 노즐을 통과하며 제1 클러스터를 형성하는 단계;
상기 기판의 하부에 상기 제1 클러스터가 충돌하며 균일하게 증착되는 단계;
상기 진공챔버의 내하측에 배치된 제2 도가니의 내부에 있는 펜타센 화합물을 가열하는 단계;
상기 가열된 펜타센 화합물이 승화되어 상기 제2 도가니의 상부에 구비된 제2 노즐을 통과하며 제2 클러스터를 형성하는 단계;
상기 기판에 증착된 제1 클러스터층의 하부에 상기 제2 클러스터가 충돌하며 균일하게 증착되는 단계;를 포함하는 것을 특징으로 하는 유기박막 트랜지스터를 이용한 집적 회로 제조방법.
KR1020100060155A 2010-01-19 2010-06-24 유기 인버터 회로의 제조방법 KR20110085834A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20100004952 2010-01-19
KR1020100004952 2010-01-19

Publications (1)

Publication Number Publication Date
KR20110085834A true KR20110085834A (ko) 2011-07-27

Family

ID=44922578

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100060155A KR20110085834A (ko) 2010-01-19 2010-06-24 유기 인버터 회로의 제조방법

Country Status (1)

Country Link
KR (1) KR20110085834A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107768519A (zh) * 2017-09-29 2018-03-06 国家纳米科学中心 反相器及其制备方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107768519A (zh) * 2017-09-29 2018-03-06 国家纳米科学中心 反相器及其制备方法

Similar Documents

Publication Publication Date Title
Duan et al. Scalable fabrication of highly crystalline organic semiconductor thin film by channel‐restricted screen printing toward the low‐cost fabrication of high‐performance transistor arrays
Pal et al. Solution‐Deposited Zinc Oxide and Zinc Oxide/Pentacene Bilayer Transistors: High Mobility n‐Channel, Ambipolar, and Nonvolatile Devices
Viola et al. A 13.56 MHz rectifier based on fully inkjet printed organic diodes
Chang et al. Enhanced Polymer Thin Film Transistor Performance by Carefully Controlling the Solution Self‐Assembly and Film Alignment with Slot Die Coating
US7838871B2 (en) Organic field-effect transistor, flat panel display device including the same, and a method of manufacturing the organic field-effect transistor
Ding et al. Flexible-blade coating of small molecule organic semiconductor for low voltage organic field effect transistor
US7049631B2 (en) Organic thin film transistor comprising buffer layer
Peng et al. A Transfer Method for High‐Mobility, Bias‐Stable, and Flexible Organic Field‐Effect Transistors
Alam et al. Performance enhancement of top-contact pentacene-based organic thin-film transistors with bilayer WO3/Au electrodes
KR20140043649A (ko) 유기 반도체 박막의 제조 방법
Ramos et al. Performance enhancement in N-channel organic field-effect transistors using ferroelectric material as a gate dielectric
JP2007273594A (ja) 電界効果トランジスタ
KR100824045B1 (ko) 펜타센 유기박막 트랜지스터의 제조방법
Alam et al. Top Contact Pentacene Based Organic Thin Film Transistor with Bi-layer TiO2Electrodes
CN104769154B (zh) 制造多层半导体组件的方法及由该方法制造的半导体组件
Kim et al. Effects of double heat treatment of NiO hole transport layer on the performance of QLEDs
KR101768155B1 (ko) 유기발광 트랜지스터 및 이의 제조방법
Sannigrahi et al. Crystalline graphite oxide/PVDF nanocomposite gate dielectric: Low‐voltage and high field effect mobility thin‐film transistor
Shang et al. Low-Voltage Organic Field-Effect Transistor With PMMA/$\hbox {ZrO} _ {2} $ Bilayer Dielectric
Li et al. An inkjet-printed TTF–TCNQ nanoweb as an effective modification layer for high mobility organic field-effect transistors
KR20110085834A (ko) 유기 인버터 회로의 제조방법
Ji et al. Polymer mask-weakening grain-boundary effect: towards high-performance organic thin-film transistors with mobility closing to 20 cm 2 V− 1 s− 1
KR101266790B1 (ko) 스위칭이 우수한 유기 인버터 회로의 제조방법
KR101240245B1 (ko) 유기발광 트랜지스터의 제조방법
KR101061046B1 (ko) 유기발광 트랜지스터의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment