CN107768383A - 阵列基板及包括此阵列基板的显示装置 - Google Patents

阵列基板及包括此阵列基板的显示装置 Download PDF

Info

Publication number
CN107768383A
CN107768383A CN201710287482.7A CN201710287482A CN107768383A CN 107768383 A CN107768383 A CN 107768383A CN 201710287482 A CN201710287482 A CN 201710287482A CN 107768383 A CN107768383 A CN 107768383A
Authority
CN
China
Prior art keywords
layer
array base
base palte
insulating barrier
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710287482.7A
Other languages
English (en)
Other versions
CN107768383B (zh
Inventor
宋立伟
萧富元
陈忠乐
陈弘勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Innolux Corp
Original Assignee
Innolux Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Innolux Display Corp filed Critical Innolux Display Corp
Priority to US15/641,653 priority Critical patent/US20180053791A1/en
Publication of CN107768383A publication Critical patent/CN107768383A/zh
Application granted granted Critical
Publication of CN107768383B publication Critical patent/CN107768383B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明公开一种阵列基板及包括此阵列基板的显示装置，该阵列基板包含：一基板、一第一晶体管以及一光学调变层。第一晶体管设置于基板上且包含一第一半导体层，具有一第一通道区。一第一栅极对应第一半导体层设置，且一第一源极及一第一漏极分别电连接第一半导体层。第一源极与第一漏极之间具有一第一间隔，第一通道区对应第一间隔设置。一第一绝缘层设置于第一半导体层及第一栅极之间，且一第二绝缘层覆盖第一源极、第一漏极及第一通道区。光学调变层设置于第二绝缘层上，其中光学调变层与第一通道区至少部分重叠，且光学调变层的光密度(OD)值介于0.1到6之间。

Description

阵列基板及包括此阵列基板的显示装置
技术领域
本发明涉及一种显示技术，且特别是涉及一种具有光学调变结构的阵列基板及显示装置。
背景技术
近年来，平面显示器具有轻薄短小及低耗电的特性而已广泛地被使用于电子装置(例如，手机及可携式电脑)中。现行的平面显示器包括液晶显示器(liquid crystaldisplay,LCD)及有机发光二极管(organic light-emitting diode,OLED)显示器。
在上述的平面显示器的阵列基板中，通常使用薄膜晶体管(thin filmtransistor,TFT)作为控制像素区的开关元件以及驱动电路中的驱动元件。近来，使用金属氧化物半导体(metal oxide semiconductor)作为主动层(或通道层)的薄膜晶体管由于具有高迁移率及高可见光穿透率而受到瞩目。
然而，上述金属氧化物半导体(例如，氧化铟镓锌(indium gallium zinc oxide,IGZO))容易因光线照射而影响薄膜晶体管的特性(例如，起始电压(threshold voltage))，因而降低平面显示器的品质。尽管现行的阵列基板中使用薄膜晶体管的金属栅极作为背光源的遮光层，却无法有效阻挡光线照射到通道层。
因此，有必要寻求一种新颖的阵列基板，其能够解决或改善上述的问题。
发明内容
为解决上述问题，本发明公开一种阵列基板，其包含：一基板、一第一晶体管以及一光学调变层。第一晶体管设置于基板上，且包含：一第一半导体层，第一半导体层具有一第一通道区；一第一栅极，第一栅极对应第一半导体层设置；一第一源极及一第一漏极，第一源极及第一漏极分别电连接第一半导体层，第一源极与第一漏极之间具有一第一间隔，第一通道区对应第一间隔设置；一第一绝缘层，第一绝缘层设置于第一半导体层及第一栅极之间；以及一第二绝缘层，第二绝缘层覆盖第一源极、第一漏极及第一通道区。光学调变层，光学调变层设置于第二绝缘层上，其中光学调变层与第一通道区至少部分重叠，且光学调变层的光密度(OD)值介于0.1到6之间。
本发明还公开一种显示装置，其包含：一图像显示元件以及一阵列基板。阵列基板包含：一基板、一第一晶体管以及一光学调变层。第一晶体管设置于基板上，且包含：一第一半导体层，第一半导体层具有一第一通道区；一第一栅极，第一栅极对应第一半导体层设置；一第一源极及一第一漏极，第一源极及第一漏极分别电连接第一半导体层，第一源极与第一漏极之间具有一第一间隔，第一通道区对应第一间隔设置；一第一绝缘层，第一绝缘层设置于第一半导体层及第一栅极之间；以及一第二绝缘层，第二绝缘层覆盖第一源极、第一漏极及第一通道区。光学调变层，光学调变层设置于第二绝缘层上，其中光学调变层与第一通道区至少部分重叠，且光学调变层的光密度(OD)值介于0.1到6之间。
附图说明
图1为本发明一些实施例的背通道蚀刻(back channel etch,BCE)式阵列基板剖面示意图；
图1-1为本发明一些实施例的蚀刻停止(etch stop,ES)式阵列基板剖面示意图；
图2为本发明一些实施例的背通道蚀刻式阵列基板剖面示意图；
图2-1为本发明一些实施例的蚀刻停止式阵列基板剖面示意图；
图3为本发明一些实施例的背通道蚀刻式阵列基板剖面示意图；
图3-1为本发明一些实施例的蚀刻停止式阵列基板剖面示意图；
图4为本发明一些实施例的背通道蚀刻式阵列基板剖面示意图；
图4-1为本发明一些实施例的蚀刻停止式阵列基板剖面示意图；
图5为本发明一些实施例的具有背通道蚀刻式阵列基板的像素结构剖面示意图；
图5-1为本发明一些实施例的具有蚀刻停止式阵列基板的像素结构剖面示意图；
图6为本发明一些实施例的具有背通道蚀刻式阵列基板的像素结构剖面示意图；
图6-1为本发明一些实施例的具有蚀刻停止式阵列基板的像素结构剖面示意图；
图7为本发明一些实施例的显示装置方块示意图。
符号说明
10、10’、20、20’、30、30’、40、40’、200、500、500’、600、600’ 阵列基板
50、50’、60、60’ 像素结构
100 基板
102a 第一栅极
102b 第二栅极
104 第一绝缘层
110a 第一半导体层
110b 第二半导体层
112a 第一通道区
112b 第二通道区
114a 第一源极
114b 第二源极
116a 第一漏极
116b 第二漏极
120 第二绝缘层
126 第三绝缘层
127 开口
130、130a 光学调变层
132 导电层/第一电极层
150 对向基板
300 图像显示元件
400 显示装置
T1A、T1A’、T2A、T2A’、T3A、T3A’、T4A、T4A’、T5A、T5A’、T6A、T6A’ 第一晶体管
T1B、T1B’、T2B、T2B’、T3B、T3B’、T4B、T4B’、T5B、T5B’、T6B、T6B’ 第二晶体管
S1 第一间隔
S2 第二间隔
具体实施方式
以下说明本发明实施例的制作与使用。然而，可轻易了解本发明实施例提供许多合适的发明概念而可实施于广泛的各种特定背景。所揭示的特定实施例仅仅用于说明以特定方法制作及使用本发明，并非用以局限本发明的范围。再者，在本发明实施例的附图及说明内容中是使用相同的标号来表示相同或相似的部件。
请参照图1，其绘示出根据本发明一些实施例的背通道蚀刻(BCE)式阵列基板10剖面示意图。在一些实施例中，阵列基板10可应用于平面显示器中，例如液晶显示器(LCD)、有机发光二极管(OLED)显示器、发光二极管(LED)显示器等等。在本实施例中，阵列基板10包括一基板100，例如玻璃、石英、或是其他透明材料。
在本实施例中，阵列基板10还包括多个晶体管(例如，薄膜晶体管)设置于基板100上。这些晶体管包括用于显示区的开关元件以及用于周边区的驱动元件、静电放电(electrostatic discharge,ESD)元件、测试电路元件、转换器(inverter)等等。此处为了简化附图及说明，仅绘示出一第一晶体管T1A及一第二晶体管T1B。
在一些实施例中，第一晶体管T1A可为下栅极式薄膜晶体管，且包含：第一栅极102a、设置于第一栅极102a上且覆盖基板100的第一绝缘层104、设置于第一绝缘层104上的第一半导体层110a、设置于第一半导体层110a上的第一源极114a及第一漏极116a以及覆盖第一源极114a及第一漏极116a、第一半导体层110a及第一绝缘层104的第二绝缘层120。
在一些实施例中，第一栅极102a对应第一半导体层110a设置。再者，第一栅极102a可包括铜、铝、金、银、钼、钨、钛、铬、或其合金或其他适合的电极材料。在一些实施例中，第一半导体层110a具有一第一通道区112a且可为非晶硅、多晶硅(例如，低温多晶硅(lowtemperature poly-silicon,LTPS))、金属氧化物半导体(例如，氧化铟镓锌(IGZO)、氧化铟锌(indium zinc oxide,IZO)、氧化铟镓(indium gallium oxide,IGO)或氧化铟锡锌(indium tin zinc oxide,ITZO)等等)。在一些实施例中，第一绝缘层104设置于第一半导体层110a及第一栅极102a之间，以作为第一晶体管T1A的栅极绝缘层。再者，第一绝缘层104可包括无机绝缘材料，例如氧化硅、氮化硅、或其组合。
在一些实施例中，第一源极114a及第一漏极116a分别电连接第一半导体层110a，且第一源极114a及第一漏极116a之间具有一第一间隔S1，而第一半导体层110a的第一通道区112a对应第一间隔S1设置。再者，第一源极114a及第一漏极116a可包括铜、铝、金、银、钼、钨、钛、铬、或其合金或其他适合的电极材料。第一源极114a及第一漏极116a可为单层或多层。例如，第一源极114a及第一漏极116a可为Mo/Al/Mo(钼/铝/钼)的多层构造。在一些实施例中，设置于第一源极114a及第一漏极116a上方的第二绝缘层120作为一钝化保护层且经由第一源极114a及第一漏极116a之间的第一间隔S1覆盖第一半导体层110a的第一通道区112a。再者，第二绝缘层120可包括无机绝缘材料，例如氧化硅、氮化硅、或其组合。
在一些实施例中，第二晶体管T1B可为下栅极式薄膜晶体管，且具有相似于第一晶体管T1A的结构。举例来说，第二晶体管T1B包含：第二栅极102b、设置于第二栅极102b上且覆盖基板100的第一绝缘层104、设置于第一绝缘层104上的第二半导体层110b、设置于第二半导体层110b上的第二源极114b及第二漏极116b以及覆盖第二源极114b及第二漏极116b、第二半导体层110b及第一绝缘层104的第二绝缘层120。
相似地，第二栅极102b对应第二半导体层110b设置，使第二栅极102b与第二半导体层110b部分重叠。再者，第二栅极102b可包括相同或相似于第一栅极102a的材料。第二半导体层110b具有一第二通道区112b且包括相同或相似于第一半导体层110a的材料。第一绝缘层104设置于第二半导体层110b及第二栅极102b之间，以作为第二晶体管T1B的栅极绝缘层。第二源极114b及第二漏极116b分别电连接第二半导体层110b，且第二源极114b及第二漏极116b之间具有一第二间隔S2，而第二半导体层110b的第二通道区112b对应第二间隔S2设置。再者，第二源极114b及第二漏极116b可包括相同或相似于第一源极114a及第一漏极116a的材料。设置于第二源极114b及第二漏极116b上方的第二绝缘层120(钝化保护层)经由第二源极114b及第二漏极116b之间的第二间隔S2覆盖第二半导体层110b的第二通道区112b。
在本实施例中，阵列基板10还包括一光学调变层130。在一些实施例中，光学调变层130设置于第二绝缘层120上且从上视角度来看，光学调变层130与第一晶体管T1A的第一通道区112a至少部分重叠而与第二晶体管T1B的第二通道区112b不重叠。在一些范例中，光学调变层130与第一晶体管T1A的整个第一通道区112a重叠，如图1所示。在此情形中，光学调变层130可进一步覆盖第一晶体管T1A的第一栅极102a、第一源极114a及第一漏极116a的上表面及侧壁。在其他范例中，光学调变层130与第一晶体管T1A的一半的第一通道区112a重叠。光学调变层130提供第一半导体层110a的第一通道区112a的保护，以减轻第一晶体管T1A受到光线照射的影响。
在一些实施例中，光学调变层130可为一单层或一多层结构，且包括有色光致抗蚀剂或有色树脂或其他适合的遮光材料。依据一些实施例，光学调变层130可为黑色光致抗蚀剂。依据一些实施例，光学调变层130可为有色光致抗蚀剂，例如红色光致抗蚀剂、绿色光致抗蚀剂、蓝色光致抗蚀剂、或其组合。依据一些实施例，光学调变层130的光密度(opticaldensity,OD)值介于0.1到6之间，例如，OD值介于3至6之间，OD值介于4至5之间。在本发明中，光密度的定义如下：
OD＝-log(I/IO)
其中，IO为光源原始强度，I为光源通过光学调变层后的光强度。
在其他实施例中，可采用不透明的材料(例如，金属)以取代光学调变层130来保护第一半导体层110a的第一通道区112a。
在本实施例中，阵列基板10可包含一显示区及一周边区，其中周边区位于显示区之外。可以理解的是光学调变层130可依据电路设计需求而选择性覆盖第一晶体管T1A及/或第二晶体管T1B。
在一些范例中，第一晶体管T1A及第二晶体管T1B都设置于阵列基板10的周边区。在这些情形中，光学调变层130覆盖设置于周边区的第一晶体管T1A而未覆盖第二晶体管T1B。亦即，可依据电路设计需求在位于周边区的一些晶体管(未绘示)上方形成光学调变层130。然而，可以理解的是光学调变层130可覆盖设置于周边区的所有晶体管。
在一些范例中，第一晶体管T1A及第二晶体管T1B都设置于阵列基板10的显示区。在这些情形中，光学调变层130覆盖设置于显示区的第一晶体管T1A而未覆盖第二晶体管T1B。亦即，可依据电路设计需求在位于显示区的一些晶体管(未绘示)上方形成光学调变层130。然而，可以理解的是光学调变层130可覆盖设置于显示区的所有晶体管。
在一些范例中，第一晶体管T1A及第二晶体管T1B分别设置于阵列基板10的显示区及周边区。在这些情形中，光学调变层130覆盖设置于显示区的第一晶体管T1A而未覆盖设置于周边区的第二晶体管T1B。亦即，可依据电路设计需求在位于显示区的至少一晶体管(例如，第一晶体管T1A)上方形成光学调变层130。再者，设置于周边区的至少一晶体管(例如，第二晶体管T1B)上方并未形成光学调变层130。
在一些范例中，第一晶体管T1A及第二晶体管T1B分别设置于阵列基板10的周边区及显示区。在这些情形中，光学调变层130覆盖设置于周边区的第一晶体管T1A而未覆盖设置于显示区的第二晶体管T1B。亦即，可依据电路设计需求在位于周边区的至少一晶体管(例如，第一晶体管T1A)上方形成光学调变层130。再者，设置于显示区的至少一晶体管(例如，第二晶体管T1B)上方并未形成光学调变层130。
在本实施例中，阵列基板10还包括一导电层132。导电层132设置于光学调变层130上，使光学调变层130夹设于导电层132及第二绝缘层120之间。导电层132可作为一第一电极层并电连接第一源极114a或第一漏极116a。在一些实施例中，导电层132(第一电极层)可包括透明导电材料(例如，铟锡氧化物(indium tin oxide,ITO)或铟锌氧化物(indiumzinc oxide,IZO))或金属(例如，铜、铝、金、银、钼、钨、钛、铝或其合金或其他适合的金属电极材料)。
请参照图1-1，其绘示出根据本发明一些实施例的蚀刻停止(ES)式阵列基板10’剖面示意图。图1-1中相同于图1的部件是使用相同标号并省略其说明。在本实施例中，阵列基板10’的结构相似于图1中阵列基板10的结构，因此具有阵列基板10的优点。不同于阵列基板10的结构，阵列基板10’还包括一蚀刻停止层106，蚀刻停止层106设置于第一晶体管T1A’中的第一半导体层110a与第一源极114a及第一漏极116a之间。再者，蚀刻停止层106也设置于第二晶体管T1B’中的第二半导体层110b与第二源极114b及第二漏极116b之间。蚀刻停止层106具有多个开口，使第一源极114a及第一漏极116a经由开口电连接至第一半导体层110a，且使第二源极114b及第二漏极116b经由开口电连接至第二半导体层110b。
请参照图2，其绘示出根据本发明一些实施例的背通道蚀刻(BCE)式阵列基板20剖面示意图。图2中相同于图1的部件是使用相同标号并省略其说明。在本实施例中，阵列基板20的结构相似于图1中阵列基板10的结构，因此具有阵列基板10的优点。不同于阵列基板10的结构，阵列基板20还包括一第三绝缘层126设置于第一晶体管T2A上方且未设置于第二晶体管T2B上方。在一些实施例中，第三绝缘层126设置于导电层132(第一电极层)及第二绝缘层120之间。在其他实施例中，导电层132可设置于光学调变层130及第三绝缘层126之间。
在本实施例中，第三绝缘层126作为一平坦化层并夹设于光学调变层130及第二绝缘层120之间，如图2所示。第三绝缘层126可包括一有机材料或无机材料。有机材料例如可为聚氟烷氧基树脂(poly fluoro alkoxy；PFA)、聚酰胺(polyimide)、硅氧烷树脂(siloxane-based resin)、磷硅酸盐玻璃(PSG；phosphosilicate glass)、硼磷硅酸盐玻璃(BPSG；borophosphosilicate glass)。
请参照图2-1，其绘示出根据本发明一些实施例的蚀刻停止(ES)式阵列基板20’剖面示意图。图2-1中相同于图2的部件是使用相同标号并省略其说明。在本实施例中，阵列基板20’的结构相似于图2中阵列基板20的结构，因此具有阵列基板20的优点。不同于阵列基板20的结构，阵列基板20’还包括一蚀刻停止层106，蚀刻停止层106设置于第一晶体管T2A’中的第一半导体层110a与第一源极114a及第一漏极116a之间。再者，蚀刻停止层106也设置于第二晶体管T2B’中的第二半导体层110b与第二源极114b及第二漏极116b之间。蚀刻停止层106具有多个开口，使第一源极114a及第一漏极116a经由开口电连接至第一半导体层110a，且使第二源极114b及第二漏极116b经由开口电连接至第二半导体层110b。
请参照图3，其绘示出根据本发明一些实施例的背通道蚀刻(BCE)式阵列基板30剖面示意图。图3中相同于图2的部件是使用相同标号并省略其说明。在本实施例中，阵列基板30的结构相似于图2中阵列基板20的结构，因此具有阵列基板20的优点。在本实施例中，第三绝缘层126设置于第一晶体管T3A上方且未设置于第二晶体管T3B上方。再者，不同于阵列基板20的结构，第三绝缘层126具有一开口127对应于第一晶体管T3A的第一半导体层110a的第一通道区112a并露出下方的第二绝缘层120。再者，光学调变层130填入开口127，使光学调变层130具有T型剖面结构。在一些实施例中，导电层132设置于光学调变层130上，如图3所示。在其他实施例中，导电层132可设置于光学调变层130外侧的第三绝缘层126上。
请参照图3-1，其绘示出根据本发明一些实施例的蚀刻停止(ES)式阵列基板30’剖面示意图。图3-1中相同于图3的部件是使用相同标号并省略其说明。在本实施例中，阵列基板30’的结构相似于图3中阵列基板30的结构，因此具有阵列基板30的优点。不同于阵列基板30的结构，阵列基板30’还包括一蚀刻停止层106，蚀刻停止层106设置于第一晶体管T3A’中的第一半导体层110a与第一源极114a及第一漏极116a之间。再者，蚀刻停止层106也设置于第二晶体管T3B’中的第二半导体层110b与第二源极114b及第二漏极116b之间。蚀刻停止层106具有多个开口，使第一源极114a及第一漏极116a经由开口电连接至第一半导体层110a，且使第二源极114b及第二漏极116b经由开口电连接至第二半导体层110b。
请参照图4，其绘示出根据本发明一些实施例的背通道蚀刻(BCE)式阵列基板40剖面示意图。图4中相同于图1的部件是使用相同标号并省略其说明。在本实施例中，阵列基板40的结构相似于图1中阵列基板10的结构，因此具有阵列基板10的优点。不同于阵列基板10的结构，阵列基板40还包括一第三绝缘层126设置于第一晶体管T4A上方且未设置于第二晶体管T4B上方。再者，第三绝缘层126设置于导电层132(第一电极层)及光学调变层130之间。举例来说，导电层132设置于作为平坦化层的第三绝缘层126上。再者，第三绝缘层126覆盖光学调变层130的上表面及侧壁，如图4所示。
请参照图4-1，其绘示出根据本发明一些实施例的蚀刻停止(ES)式阵列基板40’剖面示意图。图4-1中相同于图4的部件是使用相同标号并省略其说明。在本实施例中，阵列基板40’的结构相似于图4中阵列基板40的结构，因此具有阵列基板40的优点。不同于阵列基板40的结构，阵列基板40’还包括一蚀刻停止层106，蚀刻停止层106设置于第一晶体管T4A’中的第一半导体层110a与第一源极114a及第一漏极116a之间。再者，蚀刻停止层106也设置于第二晶体管T4B’中的第二半导体层110b与第二源极114b及第二漏极116b之间。蚀刻停止层106具有多个开口，使第一源极114a及第一漏极116a经由开口电连接至第一半导体层110a，且使第二源极114b及第二漏极116b经由开口电连接至第二半导体层110b。
请参照图5，其绘示出根据本发明一些实施例的具有背通道蚀刻(BCE)式阵列基板的像素结构50剖面示意图。图5中相同于图2的部件是使用相同标号并省略其说明。在本实施例中，像素结构50可实施于一液晶显示装置。再者，像素结构50包含一阵列基板500、与阵列基板500相对设置的一对向基板150以及设置于阵列基板500及对向基板150之间的一光学调变层130a。对向基板150可包括一彩色滤光片(未显示)，而为一彩色滤光基板。或者，彩色滤光片(未显示)可设置在阵列基板500上，而成为一彩色滤光片在阵列基板上(COA；color filter on array)的构造。
在本实施例中，像素结构50的阵列基板500的结构相似于图2中阵列基板20的结构，因此具有阵列基板20的优点。然而，图5和图2的不同于之处为，导电层(第一电极层)和光学调变层的相对位置不同。图2中，光学调变层130设置于导电层132(第一电极层)和第二绝缘层120之间，然而，在图5中，导电层132(第一电极层)设置于光学调变层130a和第二绝缘层120之间。并且，像素结构50中光学调变层130a的厚度大于阵列基板20中的光学调变层130的厚度。举例来说，光学调变层130a的厚度大体上相同于液晶显示装置的像素结构中间隔层的厚度。因此，可利用光学调变层130a作为阵列基板500和对向基板150之间的间隔层(spacer)。间隔层可以支撑阵列基板500和对向基板150之间的间距，亦即，可支撑并维持阵列基板500和对向基板150之间的单元间隙(cell gap)。相似于阵列基板20中的光学调变层130，光学调变层130a可设置于第三绝缘层126上，且从上视角度来看，光学调变层130a与第一晶体管T5A的第一通道区112a至少部分重叠而与第二晶体管T5B的第二通道区112b不重叠。在一些范例中，光学调变层130a与第一晶体管T5A的整个第一通道区112a重叠，如图5所示。
光学调变层130a不仅可维持单元间隙，也提供第一半导体层110a的第一通道区112a的保护，以减轻第一晶体管T5A受到光线照射的影响。
在一些实施例中，导电层132设置于第三绝缘层126及间隔层130a之间。在一些实施例中，对向基板150可包括黑色矩阵(未绘示)。依据一些实施例，阵列基板500可包括黑色矩阵(未绘示)。光学调变层130a可与黑色矩阵为相同材料。依据一些实施例，光学调变层130a可与黑色矩阵为相同层，由相同制作工艺而制得。
请参照图5-1，其绘示出根据本发明一些实施例的具有蚀刻停止(ES)式阵列基板的像素结构50’剖面示意图。图5-1中相同于图5的部件是使用相同标号并省略其说明。在本实施例中，像素结构50’的结构相似于图5中像素结构50的结构，因此具有像素结构50的优点。不同于像素结构50的结构，像素结构50’的阵列基板500’还包括一蚀刻停止层106，蚀刻停止层106设置于第一晶体管T5A’中的第一半导体层110a与第一源极114a及第一漏极116a之间。再者，蚀刻停止层106也设置于第二晶体管T5B’中的第二半导体层110b与第二源极114b及第二漏极116b之间。蚀刻停止层106具有多个开口，使第一源极114a及第一漏极116a经由开口电连接至第一半导体层110a，且使第二源极114b及第二漏极116b经由开口电连接至第二半导体层110b。
请参照图6，其绘示出根据本发明一些实施例的具有背通道蚀刻(BCE)式阵列基板的像素结构60剖面示意图。图6中相同于图5的部件是使用相同标号并省略其说明。在本实施例中，像素结构60的结构相似于图5中像素结构50的结构，因此具有像素结构50的优点。在本实施例中，第三绝缘层126设置于第一晶体管T6A上方且未设置于第二晶体管T6B上方。再者，不同于像素结构50的结构，第三绝缘层126具有一开口127对应于第一晶体管T6A的第一半导体层110a的第一通道区112a并露出下方的第二绝缘层120。再者，光学调变层130a填入开口127，使光学调变层130a具有T型剖面结构。在一些实施例中，导电层132设置于光学调变层130a外侧的第三绝缘层126上。和图5类似的，光学调变层130a可作为阵列基板600和对向基板150之间的间隔层，间隔层可支撑并维持阵列基板600和对向基板150之间的单元间隙。
请参照图6-1，其绘示出根据本发明一些实施例的具有蚀刻停止(ES)式阵列基板的像素结构60’剖面示意图。图6-1中相同于图6的部件是使用相同标号并省略其说明。在本实施例中，像素结构60’的结构相似于图6中像素结构60的结构，因此具有像素结构60的优点。不同于像素结构60的结构，像素结构60’的阵列基板600’还包括一蚀刻停止层106，蚀刻停止层106设置于第一晶体管T6A’中的第一半导体层110a与第一源极114a及第一漏极116a之间。再者，蚀刻停止层106也设置于第二晶体管T6B’中的第二半导体层110b与第二源极114b及第二漏极116b之间。蚀刻停止层106具有多个开口，使第一源极114a及第一漏极116a经由开口电连接至第一半导体层110a，且使第二源极114b及第二漏极116b经由开口电连接至第二半导体层110b。
请参照图7，其绘示出根据本发明一些实施例的显示装置400方块示意图。在一些实施例中，显示装置400包括一阵列基板200及一图像显示元件300。图像显示元件300可为液晶显示元件、有机发光二极管显示元件、或微型发光显示元件，且可电连接至阵列基板200。如此，所构成的显示装置400可为液晶显示装置、有机发光二极管显示装置、或微型发光二极管显示装置。在本实施例中，阵列基板200可相同于图1、图2、图3及图4分别所示的阵列基板10、20、30及40的其中之一或图1-1、图2-1、图3-1及图4-1分别所示的阵列基板10’、20’、30’及40’的其中之一。在其他实施例中，显示装置400可为液晶显示装置，且显示装置400的像素结构可相同于图5及图6分别所示的像素结构50及60的其中之一或图5-1及图6-1分别所示的像素结构50’及60’的其中之一。
根据上述实施例，通过在阵列基板上的薄膜晶体管的通道区上方设置光学调变层，以防止或减轻薄膜晶体管的特性因光线照射的影响。依据一些实施例，显示装置的品质可得以提升。
再者，依据一些实施例，通过增加光学调变层的厚度，以形成作为像素结构中的间隔层。如此一来，可无需在像素结构中额外形成间隔层或可减少间隔层的数量。
虽然结合以上实施例公开了本发明，然而其并非用以限定本发明，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，可更动与组合上述各种实施例。

Claims (20)

1.一种阵列基板，其特征在于包含：
基板；
第一晶体管，该第一晶体管设置于该基板上，该第一晶体管包含：
第一半导体层，该第一半导体层具有一第一通道区；
第一栅极，该第一栅极对应该第一半导体层设置；
第一源极及第一漏极，该第一源极及该第一漏极分别电连接该第一半导体层，该第一源极与该第一漏极之间具有一第一间隔，该第一通道区对应该第一间隔设置；
第一绝缘层，该第一绝缘层设置于该第一半导体层及该第一栅极之间；以及
第二绝缘层，该第二绝缘层覆盖该第一源极、该第一漏极及该第一通道区；以及
光学调变层，该光学调变层设置于该第二绝缘层上，
其中该光学调变层与该第一通道区至少部分重叠，且该光学调变层的光密度(OD)值介于0.1到6之间。
2.如权利要求1所述的阵列基板，其特征在于还包含第二晶体管，设置于该基板上，该第二晶体管包含：
第二半导体层，该第二半导体层具有第二通道区；
第二栅极，该第二栅极与该第二半导体层部分重叠；
第二源极及第二漏极，该第二源极及该第二漏极分别电连接该第二半导体层，该第二源极与该第二漏极之间具有第二间隔，该第二通道区对应该第二间隔设置；
该第一绝缘层，设置于该第二半导体层及该第二栅极之间；以及
该第二绝缘层，覆盖该第二源极、该第二漏极及该第二通道区，
其中，且该光学调变层与该第二通道区不重叠。
3.如权利要求2所述的阵列基板，其特征在于该第一半导体层的材料包括金属氧化物半导体、多晶硅及非晶硅的其中之一，该第二半导体层的材料包括金属氧化物半导体、多晶硅及非晶硅的其中之一。
4.如权利要求2所述的阵列基板，其特征在于该基板包含显示区及周边区，该周边区位于该显示区之外，该第一晶体管及该第二晶体管都设置于该周边区。
5.如权利要求2所述的阵列基板，其特征在于该基板包含显示区及周边区，该周边区位于该显示区之外，该第一晶体管及该第二晶体管都设置于该显示区。
6.如权利要求2所述的阵列基板，其特征在于该基板包含显示区及周边区，该周边区位于该显示区之外，该第一晶体管设置于该周边区，该第二晶体管设置于该显示区。
7.如权利要求2所述的阵列基板，其特征在于该基板包含显示区及周边区，该周边区位于该显示区之外，该第一晶体管设置于该显示区，该第二晶体管设置于该周边区。
8.如权利要求1所述的阵列基板，其特征在于还包含第一电极层，该第一电极层电连接该第一源极或该第一漏极。
9.如权利要求8所述的阵列基板，其特征在于该光学调变层设置于该第一电极层及该第二绝缘层之间。
10.如权利要求8所述的阵列基板，其特征在于还包含第三绝缘层，该第三绝缘层设置于该第一电极层及该第二绝缘层之间。
11.一种显示装置，其特征在于包含：
图像显示元件；以及
阵列基板，其包含：
基板；以及
第一晶体管，该第一晶体管设置于该基板上，该第一晶体管包含：
第一半导体层，该第一半导体层具有第一通道区；
第一栅极，该第一栅极对应该第一半导体层设置；
第一源极及第一漏极，该第一源极及该第一漏极分别电连接该第一半导体层，该第一源极与该第一漏极之间具有一第一间隔，该第一通道区对应该第一间隔设置；
第一绝缘层，该第一绝缘层设置于该第一半导体层及该第一栅极之间；以及
第二绝缘层，该第二绝缘层覆盖该第一源极、该第一漏极及该第一通道区；以及
光学调变层，该光学调变层设置于该第二绝缘层上，
其中该光学调变层与该第一通道区至少部分重叠，且该光学调变层的光密度(OD)值介于0.1到6之间。
12.如权利要求11所述的显示装置，其特征在于该阵列基板还包含第二晶体管，设置于该基板上，该第二晶体管包含：
第二半导体层，该第二半导体层具有第二通道区；
第二栅极，该第二栅极与该第二半导体层部分重叠；
第二源极及第二漏极，该第二源极及该第二漏极分别电连接该第二半导体层，该第二源极与该第二漏极之间具有第二间隔，该第二通道区对应该第二间隔设置；
该第一绝缘层设置于该第二半导体层及该第二栅极之间；以及
该第二绝缘层覆盖该第二源极、该第二漏极及该第二通道区，
其中，且该光学调变层与该第二通道区不重叠。
13.如权利要求11所述的显示装置，其特征在于该阵列基板还包含第一电极层，该第一电极层电连接该第一源极或该第一漏极。
14.如权利要求13所述的显示装置，其特征在于该阵列基板的该光学调变层设置于该第一电极层及该第二绝缘层之间。
15.如权利要求13所述的显示装置，其特征在于该阵列基板的该第一电极层设置于该光学调变层和该第二绝缘层之间。
16.如权利要求13所述的显示装置，其特征在于该阵列基板还包含第三绝缘层，该第三绝缘层设置于该第一电极层及该第二绝缘层之间。
17.如权利要求16所述的显示装置，其特征在于该第三绝缘层具有一开口，该光学调变层填入该开口中。
18.如权利要求11所述的显示装置，其特征在于该光学调变层的光密度(OD)值介于4到5之间。
19.如权利要求11所述的显示装置，其特征在于还包括一对向基板，其中该光学调变层为一间隔层，以支撑该阵列基板和该对向基板之间的间距。
20.如权利要求11所述的显示装置，其特征在于该图像显示元件包含液晶显示元件、有机发光二极管显示元件或微型发光二极管显示元件。
CN201710287482.7A 2016-08-19 2017-04-27 阵列基板及包括此阵列基板的显示装置 Active CN107768383B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US15/641,653 US20180053791A1 (en) 2016-08-19 2017-07-05 Array substrate and display device with the array substrate

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US201662376930P 2016-08-19 2016-08-19
US62/376,930 2016-08-19

Publications (2)

Publication Number Publication Date
CN107768383A true CN107768383A (zh) 2018-03-06
CN107768383B CN107768383B (zh) 2021-06-04

Family

ID=61265218

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710287482.7A Active CN107768383B (zh) 2016-08-19 2017-04-27 阵列基板及包括此阵列基板的显示装置

Country Status (1)

Country Link
CN (1) CN107768383B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07147412A (ja) * 1993-11-24 1995-06-06 Sony Corp 表示素子基板用半導体装置
CN1062957C (zh) * 1994-04-04 2001-03-07 国际商业机器公司 液晶显示装置及其制造方法
TW472226B (en) * 2000-01-21 2002-01-11 Nippon Electric Co Color liquid crystal display panel
CN101149542A (zh) * 2006-09-22 2008-03-26 北京京东方光电科技有限公司 一种彩膜在薄膜晶体管之上的液晶显示器件及其制造方法
CN102891167A (zh) * 2011-07-22 2013-01-23 精工爱普生株式会社 有机el 装置、有机el 装置的制造方法及电子设备
CN103000661A (zh) * 2012-12-12 2013-03-27 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN103646852A (zh) * 2013-12-12 2014-03-19 京东方科技集团股份有限公司 一种基板的制作方法
CN103762223A (zh) * 2013-12-31 2014-04-30 深圳市华星光电技术有限公司 一种具有氧化物薄膜电晶体的发光装置及其制造方法
KR20160094148A (ko) * 2015-01-30 2016-08-09 엘지디스플레이 주식회사 유기전계발광 표시소자

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07147412A (ja) * 1993-11-24 1995-06-06 Sony Corp 表示素子基板用半導体装置
CN1062957C (zh) * 1994-04-04 2001-03-07 国际商业机器公司 液晶显示装置及其制造方法
TW472226B (en) * 2000-01-21 2002-01-11 Nippon Electric Co Color liquid crystal display panel
CN101149542A (zh) * 2006-09-22 2008-03-26 北京京东方光电科技有限公司 一种彩膜在薄膜晶体管之上的液晶显示器件及其制造方法
CN102891167A (zh) * 2011-07-22 2013-01-23 精工爱普生株式会社 有机el 装置、有机el 装置的制造方法及电子设备
CN103000661A (zh) * 2012-12-12 2013-03-27 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置
CN103646852A (zh) * 2013-12-12 2014-03-19 京东方科技集团股份有限公司 一种基板的制作方法
CN103762223A (zh) * 2013-12-31 2014-04-30 深圳市华星光电技术有限公司 一种具有氧化物薄膜电晶体的发光装置及其制造方法
KR20160094148A (ko) * 2015-01-30 2016-08-09 엘지디스플레이 주식회사 유기전계발광 표시소자

Also Published As

Publication number Publication date
CN107768383B (zh) 2021-06-04

Similar Documents

Publication Publication Date Title
KR102505900B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
JP6775659B2 (ja) 表示装置
US10438973B2 (en) Display device and method for manufacturing same
CN106067466B (zh) 薄膜晶体管基板及其制造方法
JP5753601B2 (ja) 半導体装置
JP2020170840A (ja) 半導体装置及び表示装置
TWI543376B (zh) 半導體裝置及其製造方法
CN107305757A (zh) 显示装置
KR102531664B1 (ko) 표시 장치
JP5775628B2 (ja) 半導体装置
CN103165540B (zh) 阵列基板及其制作方法
KR102401432B1 (ko) 표시장치
US20210063831A1 (en) Array substrate and method of manufacturing the same, display panel and display apparatus
KR102390472B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
CN108231828A (zh) 显示装置
CN107768383A (zh) 阵列基板及包括此阵列基板的显示装置
KR102124827B1 (ko) 프로세스 키를 포함하는 표시패널
WO2023197363A1 (zh) 阵列基板及其制作方法、显示面板
KR20210137983A (ko) 표시패널 및 표시장치
US20180053791A1 (en) Array substrate and display device with the array substrate
JP2017173721A (ja) 表示装置
JP2021034578A (ja) 半導体装置
CN110896081A (zh) 阵列基板、液晶面板以及有机el显示面板
CN106200032B (zh) 显示面板
JP6795657B2 (ja) 薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant