CN107768370A - 在衬底两侧上的集成电路结构及形成方法 - Google Patents

在衬底两侧上的集成电路结构及形成方法 Download PDF

Info

Publication number
CN107768370A
CN107768370A CN201710710407.7A CN201710710407A CN107768370A CN 107768370 A CN107768370 A CN 107768370A CN 201710710407 A CN201710710407 A CN 201710710407A CN 107768370 A CN107768370 A CN 107768370A
Authority
CN
China
Prior art keywords
active device
individual active
structures
semiconductor substrate
single semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710710407.7A
Other languages
English (en)
Other versions
CN107768370B (zh
Inventor
I·D·W·梅尔维尔
马克塔·G·法罗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kawam International Inc
Marvell International Ltd
Marvell Asia Pte Ltd
Original Assignee
GlobalFoundries Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by GlobalFoundries Inc filed Critical GlobalFoundries Inc
Publication of CN107768370A publication Critical patent/CN107768370A/zh
Application granted granted Critical
Publication of CN107768370B publication Critical patent/CN107768370B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/0688—Integrated circuits having a three-dimensional layout
    • H01L27/0694—Integrated circuits having a three-dimensional layout comprising components formed on opposite sides of a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8221—Three dimensional integrated circuits stacked in different levels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]

Abstract

本发明涉及在衬底两侧上的集成电路结构及形成方法，其中，一种集成电路(IC)结构使用具有第一侧和相对的第二侧的单个半导体衬底。第一多个主动器件位于单个半导体衬底的第一侧上，而第二多个主动器件位于单个半导体衬底的相对的第二侧上。TSV可以电耦合在任一侧上的主动器件。使用两侧具有主动器件的单个半导体衬底降低了使用半导体层的数量，并且在制造期间允许退火而不损坏BEOL互连。

Description

在衬底两侧上的集成电路结构及形成方法
技术领域
本发明有关于集成电路(IC)结构，更具体地，有关于在单个半导体衬底两侧上具有主动器件的IC结构及其形成方法。
背景技术
集成电路结构持续扩展到更小的尺寸，其每个芯片内的电路密度提高。一种用来持续降低芯片封装大小，例如从22纳米到14纳米及以下的手段是采用单片三维(3D)结构。单片3D结构使用堆叠芯片和/或增加连续的半导体层的数量。在单片3D结构中各种半导体层上晶体管和其它主动器件的形成中，执行退火以启动器件，以例如在半导体层扩散掺杂剂。随着IC结构的形成，后段制程(back-end-of-line，BEOL)和远端BEOL(far back-end-of-line，FBEOL)铜互连形成在主动器件上方以缩放布线。持续使用单片3D结构的一个限制为，在各种半导体层中启动主动器件的必要退火理想上使用400℃以上的温度，这也可能损坏先前形成的BEOL和FBEOL互连结构。解决这个挑战的手段是采用雷射退火来启动半导体层中的主动器件，并屏蔽层以保护其它互连层。屏蔽层的使用增加了成本和处理时间。
发明内容
本发明的第一态样是针对一种集成电路(IC)结构，包含：具有第一侧和相对的第二侧的单个半导体衬底；在单个半导体衬底的第一侧上的第一多个主动器件；以及在单个半导体衬底相对的第二侧上的第二多个主动器件。
本发明的第二态样包括一种方法，包含：在单个半导体衬底的第一侧上形成第一多个主动器件；以及在单个半导体衬底相对的第二侧上形成第二多个主动器件。
本发明的第三态样有关于一种集成电路(IC)结构，包含：具有第一侧和相对的第二侧的单个半导体衬底；在单个半导体衬底的第一侧上的第一多个主动器件；在单个半导体衬底相对的第二侧上的第二多个主动器件；以及至少一个硅穿孔(TSV)电耦合第一多个主动器件的至少一个及第二多个主动器件的至少一个。
从以下对本发明实施例的更具体的描述中，本发明的前述及其它特征将显而易见。
附图说明
本发明的实施例将参照以下附图做详细描述，其中相似的附图标记表示相同元件，并且其中：
图1至6示出一种制造IC结构的方法的横截面图，而图6示出了根据本发明实施例的一种IC结构的实施例。
应当注意的是，本发明的附图是没有按比例的。这些附图仅旨在描绘本发明的典型态样，因此不应被认为是在限制本发明的范围。在附图中，附图之间相似的附图标记表示相似的元件。
具体实施方式
一种集成电路(IC)结构使用具有第一侧和相对的第二侧的单个半导体衬底。第一多个主动器件位于单个半导体衬底的第一侧上，以及第二多个主动器件位于单个半导体衬底的相对的第二侧上。TSV可以电耦合在衬底任一侧上的主动器件。除了其它优点之外，使用两侧具有主动器件的单个半导体衬底降低了使用半导体层的数量，并且在制造期间允许退火而不损坏BEOL互连。
参照图1至6示出了根据本发明实施例的一种制造IC结构的方法的步骤的横截面图，而图6示出了根据本发明实施例的一种IC结构100。
图1示出了在根据即将制造的本发明实施例的主动器件制造的单个半导体衬底102。半导体衬底102可以包括不限于硅、锗、硅锗、硅碳化物、以及那些本质上由具有由AlX1GaX2InX3AsY1PY2NY3SbY4式子定义的组成的一种或多种III-V族化合物半导体所组成，其中X1、X2、X3、Y1、Y2、Y3、以及Y4表示相对比例，每个都大于或等于零，且X1+X2+X3+Y1+Y2+Y3+Y4＝1(1为总相对摩尔量)。其它合适的衬底包括具有ZnA1CdA2SeB1TeB2的组成的II-VI族化合物半导体，其中A1、A2、B1、以及B2为大于或等于零的相对比例，且A1+A2+B1+B2＝1(1为总摩尔量)。此外，一部分或全部的半导体衬底102可能会受到应变。当衬底102包括半导体材料的单一层，其强调本发明的教示同样适用于绝缘体上半导体(semiconductor-on-insulator，SOI)衬底。
图1也示出了在单个半导体衬底102的第一侧106上形成第一多个主动器件104。主动器件104可以包括任何现在已知或后续发展的半导体器件，例如但不限于：晶体管和其它逻辑结构、存储单元、电阻器等。如图所示，一个主动器件104A包括n型场效应晶体管(NFET)，以及另一个主动器件104B包括p型场效应晶体管(PFET)。尽管已经示出了两个晶体管104A、104B，但应当理解的是，大量的晶体管或其它主动器件可以被形成。除了当启动退火被执行之外，晶体管104A、104B或其它主动器件可以使用任何现在已知或后续发展的半导体制造技术，例如沉积、光刻或侧壁转移图案化、蚀刻、平面化、掺杂注入等，形成于衬底102上。晶体管104A、104B被示出形成于衬底102上的外延半导体层108中，但可以以各种替代形式形成于衬底102的第一侧106上。
在图1中，也示出了载体元件110通过例如氧化硅结合层112来附着到层108。如本领域所理解的，载体元件110可以包括任何能够让结构被处理的材料的层，例如晶圆处理系统。
图2示出了翻转了的图1的结构，使得相对第一侧106的衬底102的第二侧120在顶部。在这个阶段，单个半导体衬底102可以通过例如研磨、抛光、蚀刻、化学机械平坦化(CMP)或其它薄化技术、通过从第二侧120去除材料来变薄。在一个示例中，衬底102可以被薄化到少于100微米(μm)。如在本文中将描述的，经过薄化，第一多个主动器件104可以比形成于第二侧120上的第二多个主动器件122(图3)薄100微米(μm)。
图3示出了在单个半导体衬底102的相对的第二侧120上形成第二多个主动器件122。主动器件122可以包括任何现在已知或后续发展的半导体器件，例如但不限于：晶体管和其它逻辑结构、存储单元、电阻器等。如图所示，一个主动器件122A包括NFET，以及另一个主动器件122B包括PFET。尽管已经示出了两个晶体管122A、122B，但应当理解的是，大量的晶体管或其它主动器件可以被形成。除了根据本发明实施例当启动退火而被执行之外，晶体管122A、122B或其它主动器件可以使用任何现在已知或后续发展的半导体制造技术，例如沉积、光刻或侧壁转移图案化、蚀刻、平面化、掺杂注入等，形成于衬底102上。晶体管122A、122B被示出形成于衬底120的第二侧120上的外延半导体层124中，但可以以各种替代形式形成。
在第一侧106上的第一多个主动器件104和在第二侧120上的第二多个主动器件122不需要相同，并且可以在尺寸上(例如，22nm对10nm)和/或类型上不同，即不同的主动器件，如晶体管和存储单元。也就是说，第一多个主动器件104可以具有与第二多个主动器件122不同的尺寸和不同的类型中的至少一个。
在图2和/或图3的阶段中，可以执行退火以启动第一和/或第二多个主动器件104、122。由於退火在形成第一BEOL互连结构130(图4)和第二BEOL互连结构140(图5)的任一者之前发生，启动退火可以在不考虑可能会损坏BEOL互连结构的温度限制的情况下发生。因此，这些温度可以超过那些通常会损坏BEOL互连结构的温度，例如它们可能会超过1000℃。与传统技术对比，不需要屏蔽层来执行退火，因此节省了成本和处理时间。
图4示出了形成与在单个半导体衬底102的第二侧120上的第二多个主动器件122的至少一个电耦合的第一后段制程(BEOL)互连结构130。第一BEOL互连结构130可以包括现在已知或后续发展的互连结构130，并且可以如图所示的增加每个层的导线大小。如本文中所使用的，“BEOL互连结构”包括在第一金属化之后的器件制造期间在半导体衬底102上方形成的任何互连层，并且可以包括在业界中被认为是BEOL或远端BEOL(FBEOL)的任何结构。
第一BEOL互连结构130可以使用任何现在已知或后续发展的半导体制造技术来形成，例如介电层沉积、导线/通孔开口的光刻/SIT图案化、导体的沉积(可能具有内管)、平坦化等。如所理解的，每个BEOL互连结构130层可以包括具有在其中形成的金属线(跨越层的延伸)和/或通孔(在金属线之间垂直延伸)的介电层。介电层可以包括可以包括但不限于：氮化硅(Si3N4)、氧化硅(SiO2)、氟化SiO2(FSG)、氢化碳氧化硅(SiCOH)、多孔SiCOH、硼磷硅酸玻璃(BPSG)、倍半硅氧烷、包括硅(Si)、碳(C)、氧(O)、和/或氢(H)原子的碳(C)掺杂氧化物(例如有机硅酸盐)、热固性聚次芳基醚、SiLK(一种可以从Dow化学公司获得的聚次芳基醚)、可从JSR公司获得的含聚合物材料的旋涂硅碳、其它低介电常数(<3.9)的材料、或其层。金属线、通孔以及硅穿孔(TSV)可以包括例如耐熔金属内管内的铜。
在一个实施例中，作为第一BEOL互连结构130形成的一部分，可以(部分)形成至少一个硅穿孔(TSV)132以(最终)电耦合第二多个主动器件122的至少一个和第一BEOL互连结构130(例如，第一BEOL互连结构130中的金属线或通孔)到第一多个主动器件104的至少一个和第二BEOL互连结构140(形成于图5中)。TSV为穿过半导体衬底102的垂直延伸的互连。在本文描述的替代实施例中，TSV 132的形成可以在之后执行，例如在本文中将描述的和/或所属技术领域已知的至少一些BEOL互连结构形成之后。在形成第一BEOL互连结构130之后，临时载体元件134可以通过临时粘合剂136粘合地耦合到第一BEOL互连结构130。
图5示出了翻转的图4结构和载体元件110(图4)被移除，这将曝露第一主动器件104。图5还示出了形成与在单个半导体衬底102的第一侧106上的第一多个主动器件104的至少一个电耦合的第二BEOL互连结构140。第二BEOL互连结构140可以包括现在已知或后续发展的互连结构，并且可以如图所示的增加每个层的导线大小。第二BEOL互连结构140可以使用任何现在已知或后续发展的半导体制造技术来形成，例如介电层沉积、导线/通孔开口的光刻/SIT图案化、导体的沉积(可能具有内管)、平坦化等。此外，第二BEOL互连结构140可以包括任何本文列出的相对于第一BEOL互连层130的材料。
图5还示出了形成至少一个TSV 132电耦合第一多个主动器件104的至少一个(可能使用部分第二BEOL互连结构140)和第二多个主动器件122的至少一个(可能使用部分第一BEOL互连结构130)。这步骤可以包括完成TSV 132，如图4所示，或在第二BEOL互连结构140层的其中一个的部分或形成之后，完全形成TSV 132(优选的)。在图5中，TSV 132可以在第二BEOL互连结构140的层138形成之后形成。
图6示出了根据以上描述的方法形成的一对互连结构100根据常规处理靠在一起耦合。图6也示出了形成至少一个外部互连150电耦合第一BEOL互连结构130和第二BEOL互连结构140的其中一个到外部电路板152(如图所示的第一BEOL互连结构130)。外部互连150可以使用任何已知或后续发展的方式形成，而这可以包括任何现在已知或后续发展的外部互连，例如控制崩溃芯片连接(controlled collapsechip connect)(C4)、铜柱(CuP)、微柱等。图6还示出了替代TSV 160，其在图6中左边的IC结构100的第一和第二BEOL互连结构130、140的二者或其中一个的形成期间形成。TSV 160被示出互相连接BEOL互连结构130、140的层，即远离主动器件104、122。应将理解的是，TSV132、160可以通过半导体衬底102实质地电耦合任何在IC结构100内的任何结构。
每个IC结构100可以包括具有第一侧106和相对的第二侧122的单个半导体衬底102。第一多个主动器件104位于单个半导体衬底102的第一侧106上，而第二多个主动器件122位于单个半导体衬底102相对的第二侧120上。在一个实施例中，第一多个主动器件104可比第二多个主动器件122少100μm。第一多个主动器件104可以具有与第二多个主动器件122不同的尺寸和不同的类型中的至少一个。IC结构100还可以包括：第一BEOL互连结构130，电耦合到在单个半导体衬底102的第二侧120上的第二多个主动器件122的至少一个；以及第二BEOL互连结构140，电耦合到单个半导体衬底102的第一侧106上的第一多个主动器件104的至少一个。至少一个TSV 132、160电耦合第一多个主动器件104的至少一个和第一BEOL互连结构130到第二多个主动器件122的至少一个和第二BEOL互连结构140。具体来说，至少一个TSV 132可以电耦合第一多个主动器件104的至少一个到第二多个主动器件122的至少一个。IC结构100还可以包括至少一个外部互连150电耦合第一和第二BEOL互连结构130、140(如图所示的130)的其中一个到外部电路板152。
本文所描述的IC结构100和方法允许以这样的方式形成三维IC结构，以通过在衬底两侧建立主动器件来最大化半导体衬底102的使用。与传统单片3D结构相比，IC结构100具有已改良的维度，即使提供TSV。因此，IC结构100提供已提升的功能性体积，有利相同底面积的更小的芯片底面积或扩展非常大的功能性。再者，各种主动器件的组合可以被采用在单个衬底102上。在衬底102的任一侧上的主动器件和其它结构能够被各种深度、尺寸等的TSV 132、160取用。IC结构100还提供了减少芯片输入/输出沟通、允许更快的器件，以及通过允许跨越衬底102两侧的逻辑核心的负载分享来减少散热问题的潜力。该方法还允许IC结构100的形成，而没有损坏带有启动退火的BEOL层的顾虑，因为BEOL互连结构在退火时不存在。因此，不需要屏蔽层，节省成本和处理时间。由於单个半导体衬底102被采用，所以该方法与使用多个半导体层的器件相比，还降低了成本。该方法还有利地不会对当前封装技术造成很大的破坏。
上述该(些)方法是用于制造集成电路芯片。产生的集成电路芯片可由制造商以空白晶圆(亦即，具有多个未封装芯片的单一晶圆)、裸晶粒、或已封装等形式进行分配。在后面的例子中，芯片是嵌装于单一芯片封装(诸如塑胶载体，具有黏贴至母板或其它更高阶载体的引线)中，或多芯片封装(诸如具有表面互连或埋置型互连任一者或两者的陶瓷载体)中。在任一例子中，该芯片接着与其它芯片、离散电路元件、及/或其它信号处理装置整合成下列的部分或任一者：(a)诸如母板的中间产品，或(b)最终产品。最终产品可以是包括集成电路芯片的任何产品，范围涵盖玩具及其它低阶应用至具有显示器、键盘或其它输入装置、及中央处理器的高阶电脑产品。
本文中所使用的术语仅是出于说明特定实施例的目的，并非意图限制本发明。除非上下文中另外明确指出，否则本文中所使用的单数形式“一”、“一个”以及“该”也意图包括复数形式。另外，应当理解，术语“包括”或“包含”用于本说明书中时表明所述特征、整体、步骤、操作、元件和/或组件的存在，但不排除存在或添加一个或多个其它特征、整体、步骤、操作、元件、组件、和/或其群组。“可选”或“可选地”是指随后描述的事件或情况可能发生或可能不发生，并且该描述包括事情发生的情况和不发生的情况。
本说明书及权利要求书各处的近似语言于本文中使用时，可套用来修饰任何定量表征，可许可改变此定量表征，但不会改变与其有关的基本功能。因此，一或多个诸如“约”、“大致”和“基本上”的用语所修饰的值并不受限于指定的精确值。在至少一些实例中，该近似语言可对应于仪器测量该值时的精确度。在此和整个说明书和权利要求书中，范围限度可以被组合和/或互换，这样的范围被识别并且包括所有包含其中的子范围，除非上下文或语言中另有指示。应用于范围的特定值的“大致”适用于两个值，否则取决于测量值的仪器精准度，可表示规定值的+/-10％。
权利要求书中的所有方式或步骤加功能元素的相应结构、材料、动作及等同意图包括执行该功能的任意结构、材料或动作结合具体请求保护的其它请求保护的元素。本发明的说明是出于示例及说明目的，并非意图详尽无遗或将本发明限于所揭露的形式。本领域的技术人员很容易了解许多的修改及变更，而不背离本发明的范围及精神。这些实施例经选择并说明以最好地解释本发明的原理以及实际应用，并使本领域的技术人员能够理解所揭示针对为适应所考虑的特定应用进行各种修改的各种实施例。

Claims (20)

1.一种集成电路(IC)结构，包含：
具有第一侧和相对的第二侧的单个半导体衬底；
在该单个半导体衬底的该第一侧上的第一多个主动器件；以及
在该单个半导体衬底的该相对的第二侧上的第二多个主动器件。
2.如权利要求1所述的IC结构，还包含第一后段制程(BEOL)互连结构电耦合到在该单个半导体衬底的该第二侧上的该第二多个主动器件的至少一个，以及第二BEOL互连结构电耦合到在该单个半导体衬底的该第一侧上的该第一多个主动器件的至少一个。
3.如权利要求2所述的IC结构，还包含至少一个硅穿孔(TSV)电耦合该第一多个主动器件的至少一个以及该第一BEOL互连结构到该第二多个主动器件的至少一个以及该第二BEOL互连结构。
4.如权利要求2所述的IC结构，还包含至少一个外部互连电耦合该第一BEOL互连结构以及该第二BEOL互连结构中的其中一个到外部电路板。
5.如权利要求1所述的IC结构，还包含至少一个硅穿孔(TSV)电耦合该第一多个主动器件的至少一个到该第二多个主动器件的至少一个。
6.如权利要求1所述的IC结构，其中，在该单个半导体衬底中的该第一多个主动器件比该第二多个主动器件少100微米(μm)。
7.如权利要求1所述的IC结构，其中，该第一多个主动器件具有与该第二多个主动器件不同的尺寸和不同的类型中的至少一个。
8.一种方法，包含：
在单个半导体衬底的第一侧上形成第一多个主动器件；以及
在该单个半导体衬底的相对的第二侧上形成第二多个主动器件。
9.如权利要求8所述的方法，还包含：
形成第一后段制程(BEOL)互连结构电耦合到在该单个半导体衬底的该第二侧上的该第二多个主动器件的至少一个；以及
形成第二BEOL互连结构电耦合到在该单个半导体衬底的该第一侧上的该第一多个主动器件的至少一个。
10.如权利要求9所述的方法，还包含形成至少一个硅穿孔(TSV)电耦合该第一多个主动器件的至少一个以及该第一BEOL互连结构到该第二多个主动器件的至少一个以及该第二BEOL互连结构。
11.如权利要求9所述的方法，还包含执行退火以在形成该第一BEOL互连结构以及该第二BEOL互连结构的任一个之前，启动该第一多个主动器件以及该第二多个主动器件。
12.如权利要求8所述的方法，还包含形成至少一个硅穿孔(TSV)电耦合该第一多个主动器件的至少一个以及该第二多个主动器件的至少一个。
13.如权利要求8所述的方法，还包含在该相对的第二侧上形成该第二多个主动器件之前薄化该单个半导体晶圆，使得在形成该第二多个主动器件之后在该单个半导体衬底中，该第一多个主动器件比该第二多个主动器件少100微米(μm)。
14.如权利要求8所述的方法，其中，该第一多个主动器件具有与该第二多个主动器件不同的尺寸和不同的类型中的至少一个。
15.一种集成电路(IC)结构，包含：
具有第一侧和相对的第二侧的单个半导体衬底；
在该单个半导体衬底的该第一侧上的第一多个主动器件；
在该单个半导体衬底的该相对的第二侧上的第二多个主动器件；以及
至少一个硅穿孔(TSV)电耦合该第一多个主动器件的至少一个以及该第二多个主动器件的至少一个。
16.如权利要求15所述的IC结构，还包含电耦合到在该单个半导体衬底的该第二侧上的该第二多个主动器件的至少一个的第一后段制程(BEOL)互连结构，以及电耦合到在该单个半导体衬底的该第一侧上的该第一多个主动器件的至少一个的第二BEOL互连结构。
17.如权利要求16所述的IC结构，其中，该至少一个TSV通过该第一BEOL互连结构以及该第二BEOL互连结构的至少一个电耦合该第一多个主动器件的该至少一个到该第二多个主动器件的该至少一个。
18.如权利要求16所述的IC结构，还包含至少一个外部互连，电耦合该第一BEOL互连结构以及该第二BEOL互连结构中的其中一个到外部电路板。
19.如权利要求15所述的IC结构，其中，在该单个半导体衬底中的该第一多个主动器件比该第二多个主动器件少100微米(μm)。
20.如权利要求15所述的IC结构，其中，该第一多个主动器件具有与该第二多个主动器件不同的尺寸和不同的类型中的至少一个。
CN201710710407.7A 2016-08-18 2017-08-18 在衬底两侧上的集成电路结构及形成方法 Expired - Fee Related CN107768370B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/239,976 US10068899B2 (en) 2016-08-18 2016-08-18 IC structure on two sides of substrate and method of forming
US15/239,976 2016-08-18

Publications (2)

Publication Number Publication Date
CN107768370A true CN107768370A (zh) 2018-03-06
CN107768370B CN107768370B (zh) 2021-10-15

Family

ID=61192106

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710710407.7A Expired - Fee Related CN107768370B (zh) 2016-08-18 2017-08-18 在衬底两侧上的集成电路结构及形成方法

Country Status (3)

Country Link
US (1) US10068899B2 (zh)
CN (1) CN107768370B (zh)
TW (1) TWI657559B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6800788B2 (ja) * 2017-03-15 2020-12-16 キオクシア株式会社 半導体記憶装置
KR20220016689A (ko) * 2020-08-03 2022-02-10 삼성전자주식회사 반도체 패키지
KR20220070145A (ko) 2020-11-20 2022-05-30 삼성전자주식회사 반도체 패키지

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6150708A (en) * 1998-11-13 2000-11-21 Advanced Micro Devices, Inc. Advanced CMOS circuitry that utilizes both sides of a wafer surface for increased circuit density
US20080179678A1 (en) * 2007-01-26 2008-07-31 International Business Machines Corporation Two-sided semiconductor-on-insulator structures and methods of manufacturing the same
US20100224876A1 (en) * 2009-03-05 2010-09-09 International Business Machines Corporation Two-Sided Semiconductor Structure
US20150091066A1 (en) * 2013-10-02 2015-04-02 Taiwan Semiconductor Manufacturing Company, Ltd. Double Sided NMOS/PMOS Structure and Methods of Forming the Same
CN104810366A (zh) * 2014-01-26 2015-07-29 中芯国际集成电路制造(上海)有限公司 一种集成电路及其制造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2617798B2 (ja) * 1989-09-22 1997-06-04 三菱電機株式会社 積層型半導体装置およびその製造方法
JP4723860B2 (ja) * 2002-12-09 2011-07-13 クォンタム セミコンダクター リミテッド ライアビリティ カンパニー Ｃｍｏｓ画像センサー
US7528494B2 (en) * 2005-11-03 2009-05-05 International Business Machines Corporation Accessible chip stack and process of manufacturing thereof
JP5258207B2 (ja) * 2007-05-29 2013-08-07 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 半導体装置
US7893529B2 (en) * 2009-01-12 2011-02-22 International Business Machines Corporation Thermoelectric 3D cooling
US8859390B2 (en) * 2010-02-05 2014-10-14 International Business Machines Corporation Structure and method for making crack stop for 3D integrated circuits
US9024408B2 (en) 2010-12-29 2015-05-05 Stmicroelectronics, Inc. Double side wafer process, method and device
JP2012146861A (ja) * 2011-01-13 2012-08-02 Toshiba Corp 半導体記憶装置
JP2015050339A (ja) * 2013-09-02 2015-03-16 ソニー株式会社 半導体装置およびその製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6150708A (en) * 1998-11-13 2000-11-21 Advanced Micro Devices, Inc. Advanced CMOS circuitry that utilizes both sides of a wafer surface for increased circuit density
US20080179678A1 (en) * 2007-01-26 2008-07-31 International Business Machines Corporation Two-sided semiconductor-on-insulator structures and methods of manufacturing the same
US20100224876A1 (en) * 2009-03-05 2010-09-09 International Business Machines Corporation Two-Sided Semiconductor Structure
US20150091066A1 (en) * 2013-10-02 2015-04-02 Taiwan Semiconductor Manufacturing Company, Ltd. Double Sided NMOS/PMOS Structure and Methods of Forming the Same
CN104810366A (zh) * 2014-01-26 2015-07-29 中芯国际集成电路制造(上海)有限公司 一种集成电路及其制造方法

Also Published As

Publication number Publication date
US20180053743A1 (en) 2018-02-22
CN107768370B (zh) 2021-10-15
TW201826486A (zh) 2018-07-16
TWI657559B (zh) 2019-04-21
US10068899B2 (en) 2018-09-04

Similar Documents

Publication Publication Date Title
CN109411443B (zh) 垂直堆叠晶圆及其形成方法
US7626257B2 (en) Semiconductor devices and methods of manufacture thereof
US10332911B2 (en) Integrated circuits (ICs) on a glass substrate
Das et al. Technology, performance, and computer-aided design of three-dimensional integrated circuits
CN106206567B (zh) 半导体器件布局、存储器件布局和制造半导体器件的方法
JP4744514B2 (ja) 集積回路の形成方法
US8013342B2 (en) Double-sided integrated circuit chips
US20020036322A1 (en) SOI stacked dram logic
TW201611287A (zh) 高電壓電晶體與低電壓非平面電晶體的單體集成
TW201017820A (en) 3D integrated circuit device fabrication with precisely controllable substrate removal
US8541864B2 (en) Compact thermally controlled thin film resistors utilizing substrate contacts and methods of manufacture
CN107768370A (zh) 在衬底两侧上的集成电路结构及形成方法
US7772647B2 (en) Structure and design structure having isolated back gates for fully depleted SOI devices
CN104609358A (zh) Mems器件及其形成方法
US20170117206A1 (en) Integrated circuit heat dissipation using nanostructures
US8912630B2 (en) Integrated circuit including thermal gate, related method and design structure
TW201721803A (zh) 防止通路擊穿的無遮罩氣隙
US7943482B2 (en) Method for semiconductor device having radiation hardened insulators and design structure thereof
TW380320B (en) Semiconductor device and method of manufacturing the same in which degradation due to plasma can be prevented
CN106158853B (zh) 一种集成电路结构及其制造方法、半导体器件
Hozawa et al. Demonstration of inter-chip data transmission in a three-dimensional stacked chip fabricated by chip-level TSV integration
TW202101666A (zh) 具有隱埋式電力軌條的積體電路及其製造方法
CN108122838A (zh) 半导体器件制备工艺
US20230207486A1 (en) Interlayer dielectric stack optimization for wafer bow reduction
Charlet 3-D integration latest developments at LETI

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right

Effective date of registration: 20201117

Address after: Singapore City

Applicant after: Marvell Asia Pte. Ltd.

Address before: Greater Cayman Islands, British Cayman Islands

Applicant before: Kawam International Inc.

Effective date of registration: 20201117

Address after: Greater Cayman Islands, British Cayman Islands

Applicant after: Kawam International Inc.

Address before: Hamilton, Bermuda

Applicant before: Marvell International Ltd.

Effective date of registration: 20201117

Address after: Hamilton, Bermuda

Applicant after: MARVELL INTERNATIONAL Ltd.

Address before: Greater Cayman Islands, British Cayman Islands

Applicant before: GLOBALFOUNDRIES INC.

TA01 Transfer of patent application right
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20211015

CF01 Termination of patent right due to non-payment of annual fee