CN107768303A - 衬底、半导体装置和半导体封装结构 - Google Patents

衬底、半导体装置和半导体封装结构 Download PDF

Info

Publication number
CN107768303A
CN107768303A CN201610893211.1A CN201610893211A CN107768303A CN 107768303 A CN107768303 A CN 107768303A CN 201610893211 A CN201610893211 A CN 201610893211A CN 107768303 A CN107768303 A CN 107768303A
Authority
CN
China
Prior art keywords
substrate
optical devices
light
optical
fiber waveguide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610893211.1A
Other languages
English (en)
Inventor
郭宏钧
王维伦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Publication of CN107768303A publication Critical patent/CN107768303A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/428—Electrical aspects containing printed circuit boards [PCB]
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G02B6/1221—Basic optical elements, e.g. light-guiding paths made from organic materials
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/138—Integrated optical circuits characterised by the manufacturing method by using polymerisation
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4246—Bidirectionally operating package structures
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4296—Coupling light guides with opto-electronic elements coupling with sources of high radiant energy, e.g. high power lasers, high temperature light sources
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/43—Arrangements comprising a plurality of opto-electronic elements and associated optical interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236—Fixing or mounting methods of the aligned elements
    • G02B6/4239—Adhesive bonding; Encapsulation with polymer material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Signal Processing (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Manufacturing & Machinery (AREA)
  • Optical Integrated Circuits (AREA)
  • Optical Couplings Of Light Guides (AREA)

Abstract

一种用于半导体装置的衬底包含填充延伸穿过所述衬底的至少一个穿透孔的聚合物材料和安置于所述穿透孔内并延伸穿过所述聚合物材料的至少一个光波导。所述光波导的折射率大于所述聚合物材料的折射率。

Description

衬底、半导体装置和半导体封装结构
技术领域
本发明涉及衬底、半导体装置和半导体封装结构的领域，且更确切地涉及包含光波导的衬底和包含光学装置的半导体封装结构。
背景技术
在封装堆叠(POP)结构中，顶部衬底通过安置于其间的互连件(例如，焊料球)电连接到底部衬底。在顶部衬底与底部衬底之间发射的信号(包含输入/输出(I/O)信号、功率信号(PWR)和接地信号(GND))通过互连件发射。由于有限的互连件计数，可难以分配互连件而实现具有高速信号发射的POP结构。
发明内容
在一或多个实施例中，用于半导体装置的衬底包含填充延伸穿过衬底的至少一个穿透孔的聚会物材料和安置于所述穿透孔内并延伸穿过所述聚会物材料的至少一个光波导。光波导的折射率大于聚会物材料的折射率。
在一或多个实施例中，半导体装置包含第一衬底和第二衬底。第一衬底包含填充第一衬底中的穿透孔的聚会物材料和安置于所述穿透孔内并延伸穿过所述聚会物材料的光波导。半导体装置进一步包含安置于第一衬底上并且电连接到第一衬底的第一半导体裸片和电连接到第一衬底的第一光学装置，所述第一光学装置安置于所述光波导上方。第二衬底电连接到第一衬底。第二半导体裸片安置于第二衬底上并电连接到第二衬底。第二光学装置电连接到第二衬底，且第二光学装置安置于光波导之下。
在一或多个实施例中，半导体封装结构包含半导体裸片、电连接到所述半导体裸片的光学装置和包封物。光学装置包含用于发射并接收光的光学表面。包封物将半导体裸片和光学装置包封，并暴露光学表面的一部分。
附图说明
图1说明根据本发明的实施例的半导体装置的横截面图。
图2说明图1的半导体装置的区域的放大图。
图3说明根据本发明的实施例的半导体装置的实例的顶视图。
图4说明根据本发明的实施例的光学装置的实例的顶视图。
图5说明根据本发明的实施例的光学装置的实例的顶视图。
图6说明根据本发明的实施例的光学装置的框图。
图7说明根据本发明的实施例的第一半导体裸片和第二半导体裸片的框图。
图8说明根据本发明的实施例的半导体装置的顶视图。
图9说明根据本发明的实施例的半导体装置的横截面图。
图10、图11、图12、图13、图14、图15及图16说明根据本发明的实施例的制造过程。
具体实施方式
在电气装置的操作期间，半导体裸片中的电流通过包含半导体裸片的封装结构中的信号电路(例如，I/O、PWR、GND电路)，以及通过封装结构可与其附接的印刷电路板。由于电流中的变化与I/O电路中的逻辑电平的变化相关，通过I/O电路发射的信号的逻辑电平变化可引起PWR/GND电路中的电压波动。PWR/GND电路中的电压波动又可引起I/O电路中的偏移和尖峰，随着信号发射速度增加，所述偏移和尖峰可引起信号完整性的丢失和发射功率的减小。举例来说，发射路径中更高速的发射产生减少的发射时间dt，其与如方程式(1)中所展示的电压波动(ΔV)成反比关系，其中L为包含PWR/GND电路的发射路径的电感并且dI指代发射路径中的电流的变化(例如，当在信号发射期间信号路径中的信号改变逻辑电平时)。
可减小发射路径的电感(L)以减小电压波动(ΔV)，如方程式(1)可见。减小电感(L)的一个方式是增加用于PWR/GND信号的互连件计数。但是，可限制互连件的总计数并且因此还可限制可用于PWR/GND信号的互连件计数。举例来说，如果存在总共100个互连件，其中为I/O信号保留80个互连件，那么20个可用于PWR/GND信号，所述20个为不足以适当减小用于高速发射的电感(L)的数目。
为了解决上述问题，可在POP结构中添加两个光学引擎，其中顶部衬底为玻璃衬底且两个光学引擎通过用于发射所选I/O信号的玻璃衬底而与彼此光学耦合。但是，由于玻璃衬底的顶面与底面之间的热膨胀系数(CTE)不匹配，玻璃衬底可发生翘曲，所述翘曲可影响后续制造阶段的产量。
为了解决CTE不匹配，本发明提供具有用于在顶部裸片与底部裸片之间光学发射所选I/O信号的光波导的经改进衬底，及用于制造所述衬底的经改进技术。举例来说，根据本发明的实施例，顶部衬底上的顶部光学引擎通过顶部衬底中的光波导光学耦合到底部衬底上的底部光学引擎。来自顶部裸片的所选I/O信号通过顶部光学引擎与底部光学引擎之间的光发射而发射到底部裸片。来自顶部裸片的其它I/O信号通过穿过互连件的电发射而发射到底部裸片。顶部衬底可为展现低翘曲的有机衬底。
因为I/O信号中的一些或全部可通过光学引擎和波导来路由，所以顶部裸片和底部裸片的大部分或所有互连件可分配给PWR/GND，以减小电感(例如，针对更高发射率)，减小电压波动(ΔV)并且还适应更高电流。因此，可实现更高的信号发射质量(例如，发射损失减小)。
图1说明根据本发明的实施例的半导体装置1的横截面图。半导体装置1包含第一衬底10、第一半导体裸片30、第一光学装置32、第二衬底20、第二半导体裸片34、第二光学装置36和互连件38。
在一或多个实施例中，第一衬底10可为玻璃衬底、陶瓷衬底或有机衬底。在一或多个实施例中，第一衬底10为包含多个绝缘层和多个金属电路层(图中未展示)的有机衬底。即，绝缘层和金属电路层经层压在一起以使得金属电路层穿插于绝缘层之间。举例来说，第一衬底10可包含两个、四个、六个或更多个嵌入式金属电路层。
如图1中所展示，第一衬底10包含具有第一表面101和与第一表面101相对的第二表面102的衬底主体，并且第一衬底10定义至少一个穿透孔12。第一衬底包含第一金属层15、第一裸片接合区域18和至少一个光波导16。穿透孔12延伸穿过第一衬底10，并且基本上填充有聚会物材料14。在一或多个实施例中，聚会物材料14为光敏材料，所述光敏材料可包含聚甲基丙烯酸甲酯(PMMA)、环氧基光阻剂(例如，SU-8)或其它合适的材料。第一金属层15和第一裸片接合区域18经安置为与第一衬底10的第一表面101相邻。第一半导体裸片30安置于或安装于第一裸片接合区域18上。
第一金属层15包含第一部分151和第二部分152。第一金属层15的第一部分151从第一裸片接合区域18延伸到其上安置或安装第一光学装置32的穿透孔12的外围。第一金属层15的第二部分152从第一裸片接合区域18向第一衬底10的外围延伸以电连接到互连件38中的一或多者。如图1中所展示，第一衬底10包含一个穿透孔12和安置于穿透孔12内的多个光波导16。光波导16中的每一者延伸穿过聚会物材料14。因此，光波导16中的每一者的两端从聚会物材料14中暴露。
第一半导体裸片30安置于第一衬底10上并电连接到第一衬底10。如图1中所展示，第一半导体裸片30通过第一凸块301安置于或安装于第一裸片接合区域18上，并且第一凸块301电连接到第一金属层15。第一光学装置32通过凸块322电连接到第一衬底10，并安置于光波导16上方。在图1中所说明的实施例中，第一光学装置32为包含第一光学表面321的光学引擎。第一光学表面321面对光波导16，并且用于发射和接收光。凸块322经安置于穿透孔12的外围处以电连接到第一金属层15的第一部分151。因此，第一半导体裸片30通过第一金属层15的第一部分151电连接到第一光学装置32。
第二衬底20电连接到第一衬底10。如图1中所展示，第二衬底20经安置于第一衬底10之下，并通过互连件38电连接到第一衬底10。在一或多个实施例中，第二衬底20可为玻璃衬底、陶瓷衬底或有机衬底。在一或多个实施例中，第二衬底20为包含多个绝缘层和多个金属电路层的有机衬底。即，绝缘层和金属电路层经层压在一起以使得金属电路层穿插于绝缘层之间。举例来说，第二衬底20可包含两个、四个、六个或更多个嵌入式金属电路层。
如图1中所展示，第二衬底20具有第一表面201和与所述第一表面201相对的第二表面202。第二衬底20包含第二金属层25和经安置为与第二衬底20的第一表面201相邻的第二裸片接合区域28。第二半导体裸片34安置于或安装于第二裸片接合区域28上。第二金属层25包含第一部分251和第二部分252。第二金属层25的第一部分251从第二裸片接合区域28延伸到安置或安装第二光学装置36的预定区域。第二金属层25的第二部分252从第二裸片接合区域28向第二衬底20的外围延伸以电连接到互连件38。
第二半导体裸片34安置于第二衬底20上并电连接到第二衬底20。如图1中所展示，第二半导体裸片34通过第二凸块341安置或安装于第二裸片接合区域28上，并且第二凸块341电连接到第二金属层25。第二光学装置36通过凸块362电连接到第二衬底20，并安置于光波导16之下。第二光学装置36与第一光学装置32对准。第二光学装置36为包含第二光学表面361的光学引擎。第二光学表面361面对光波导16，并且用于发射和接收光，以使得第一光学装置32通过光波导16光学耦合到第二光学装置36。凸块362经安置于预定区域处以电连接到第二金属层25的第一部分251。因此，第二半导体裸片34通过第二金属层25的第一部分251电连接到第二光学装置36。
互连件38(例如，焊料球)经安置于第一衬底10与第二衬底20之间，并电连接第一衬底10与第二衬底20。在一或多个实施例中，半导体装置1可进一步包含经安置为与第二衬底20的第二表面202相邻的外部连接元件40(例如，焊料球)以用于外部连接。
在图1中所说明的实施例中，第一光学装置32通过第一衬底10中的光波导16与第二光学装置36光学耦合以用于发射所选I/O信号。因此，通过第一光学装置32与第二光学装置36之间的光发射在第一半导体裸片30与第二半导体裸片34之间发射所选I/O信号，并且可通过穿过互连件38的电气发射来发射第一半导体裸片30与第二半导体裸片34之间的其它I/O信号。另外，第一衬底10可为可展现低翘曲的有机衬底。
因此，可将第一半导体裸片30的大多数凸块301、第二半导体裸片34的大多数凸块341及大多数互连件38中分配给PWR/GND插脚以减小电感并增加电流能力。因此，电压波动(ΔV)减小，并且信号发射质量可提高(例如，发射损失减小)。
图2说明图1的半导体装置1的区域A的放大图。在图2中所说明的实施例中，穿透孔12基本上填充有聚会物材料14。聚会物材料14的顶表面与第一衬底10的第一表面101基本上共面，并且聚会物材料14的底表面与第一衬底10的第二表面102基本上共面。此外，光波导16嵌入于聚会物材料14中；因此，光波导16中的每一者由聚会物材料14包围，并且光波导16的两端从聚会物材料14中暴露。光波导16的折射率大于聚会物材料14的折射率，以使得光(光学信号)可通过光波导16在第一光学装置32与第二光学装置36之间有效地发射。在一或多个实施例中，光波导16由聚会物材料14形成。举例来说，聚会物材料14的一部分由激光(例如，质子激光、紫外(UV)激光或红外(IR)激光)照射以便形成光波导16。
另外，半导体装置1进一步包含安置于光波导16的末端(顶部和底部两者)处的微透镜161。在一或多个实施例中，微透镜161由光波导16形成。举例来说，光波导16的末端由激光(例如，质子激光、UV激光或IR激光)照射以熔化波导16并由于表面张力而形成微透镜161。因此，微透镜161的材料和折射率与光波导16的材料和折射率相同。微透镜161可聚焦在第一光学装置32与第二光学装置36之间发射的光(光学信号)。
如图2中所展示，第一光学装置32进一步包含发光区域323、光接收区域324、发光单元32a和光接收单元32b。发光区域323、光接收区域324、发光单元32a和光接收单元32b经安置为与第一光学表面321相邻。发光单元32a经安置于发光区域323内，并且用于发射光(光学信号)。光接收单元32b经安置于光接收区域324内，并且用于接收光(光学信号)。第二光学装置36进一步包含发光区域363、光接收区域364、发光单元36a和光接收单元36b。发光区域363、光接收区域364、发光单元36a和光接收单元36b经安置为与第二光学表面361相邻。发光单元36a经安置于发光区域363内，并且用于发射光(光学信号)。光接收单元36b经安置于光接收区域364内，并且用于接收光(光学信号)。
第一光学装置32的发光单元32a中的每一者对应于第二光学装置36的相应光接收单元36b，并且其间的光波导16为第一光波导16a。光(光学信号)通过第一光波导16a从第一光学装置32的发光单元32a发射到第二光学装置36的光接收单元36b。第一光学装置32的光接收单元32b中的每一者对应于第二光学装置36的相应发光单元36a，并且其间的光波导16为第二光波导16b。光(光学信号)通过第二光波导16b从第二光学装置36的发光单元36a发射到第一光学装置32的光接收单元32b。
图3说明图1的半导体装置1的实例的顶视图。在图3中所说明的实施例中，第一金属层15的第一部分151从安置或安装第一半导体裸片30的第一裸片接合区域18(图1)延伸到其上安置或安装第一光学装置32的穿透孔12的外围。第一金属层15的第二部分152从安置或安装第一半导体裸片30的第一裸片接合区域18(图1)向第一衬底10的外围延伸以电连接到互连件38。第一半导体裸片30的所选I/O信号经发射到第一光学装置32，并且第一半导体裸片30的其它I/O信号经发射到互连件38。因此，用于发射I/O信号的互连件38的计数可减少，并且用于发射PWR/GND信号的互连件38的计数可增加。因此，电感(L)可减小，这产生更低的电压波动(ΔV)和更高的信号发射质量。
在一或多个实施例中，超过一半的互连件38用于发射PWR/GND信号。举例来说，可存在60％或更多、70％或更多、80％或更多或90％或更多的用于发射PWR/GND信号的互连件38。
如图3中所展示，第一衬底10包含安置于穿透孔12内的八个光波导16，其中四个光波导16(在图3中的右边)为第一光波导16a，并且四个光波导16为第二光波导16b(在图3中的左边)。在其它实施例中，光波导16可以不同模式布置。此外，第一光波导16a的数目可小于或大于第二光波导16b的数目而不是相同的。
图4说明图2的第一光学装置32的实例的顶视图。如图4中所展示，在所展示的定向中，发光区域323向右并且光接收区域324向左。四个发光单元32a安置于发光区域323中，并且以阵列布置。四个光接收单元32b安置于光接收区域324中并且以阵列布置。应注意，如图2中所展示，第二光学装置36的发光区域363、光接收区域364、发光单元36a和光接收单元36b的布置分别对应于第一光学装置32的光接收区域324、发光区域323、光接收单元32b和发光单元32a。
图5说明根据本发明的实施例的第一光学装置32的标记为第一光学装置32'的实例的顶视图。如图5中所展示，发光区域323'包含按行布置的四个发光单元32a，并且光接收区域324'包含按行布置为紧邻发光单元32a的行的四个光接收单元32b。
图6说明根据本发明的实施例的图1的第一光学装置32的框图。第一光学装置32包含时钟数据恢复电路(clock data recovery circuitry)52、调制驱动器(modulationdriver)54、发光区域323、光源56、放大器(amplifier)58(例如，跨阻抗放大器/限幅放大器(trans-impedance amplifier/limiting amplifier,TIA/LA))和光接收区域324。由时钟数据恢复电路52接收通过第一金属层15的第一部分151从第一半导体裸片30接收的电信号(I/O信号)50，并且将对应的控制信号提供到调制驱动器54以控制发光区域323中的发光单元32a。在一或多个实施例中，发光单元32a中的每一者通过由调制驱动器54控制的光子集成电路(photonic integrated circuit)来实施。光子集成电路由光源56(例如，分布式反馈激光器(distributed feedback laser,DFB)或垂直腔面发射激光器(vertical-cavitysurface-emitting laser,VCSEL)照射，并且用于调整通过光子集成电路的光的量(例如，发光单元32a所发射的光的量)。来自发光单元32a的光(光学信号60)通过第一光波导16a发射到第二光学装置36的光接收单元36b(图2)。通过第二光波导16b在第一光学装置32的光接收单元32b处接收来自第二光学装置36的发光单元36a的光(光学信号62)(图2)。在一或多个实施例中，光接收单元32b各自由光检测器(photo detector,PD)实施。来自光接收单元32b的信号通过放大器58发射到时钟数据恢复电路52。电信号(I/O信号)50通过第一金属层15的第一部分151发射到第一半导体裸片30。应理解，第二光学装置36的框图与图6中的第一光学装置32的框图类似。
图7说明根据本发明的实施例的图1的第一半导体裸片30与第二半导体裸片34之间的光学接口(optical interface)的框图。第一半导体裸片30电连接到第一光学装置32，并且第二半导体裸片34电连接到第二光学装置36。第一光学装置32例如通过串行发射(serial transmission)光学耦合到第二光学装置36。第一半导体裸片30进一步包含电连接到第一光学装置32的第一串行器/并行器(serializer/deserializer,SerDes)302，并且第二半导体裸片34进一步包含电连接到第二光学装置36以处理串行发射的信号的第二串行器/并行器(serializer/deserializer,SerDes)342。
图8说明根据本发明的实施例的半导体装置1a的实例的顶视图。半导体装置1a与如图1至7中所展示的半导体装置1类似，不同之处在于多个穿透孔12a延伸穿过第一衬底10中的聚会物材料14，并且光波导16中的每一者安置于穿透孔12a中的相应一者中。
图9是根据本发明的实施例的半导体装置1b的实例的横截面说明。在半导体装置1b的组件与图1的半导体装置1的组件基本上类似的情况下，组件以相同方式编号。半导体装置1b为半导体封装结构并且包含第一半导体裸片30、第一光学装置32、第一包封物42、第二半导体裸片34、第二光学装置36、第二包封物44和互连件38。
第一光学装置32电连接到第一半导体裸片30，并且包含用于发射和接收光的第一光学表面321。在一或多个实施例中，第一光学装置32包含用于发射光(光学信号)的发光单元32a和用于接收光(光学信号)的光接收单元32b。第一包封物(encapsulant)42将第一半导体裸片30和第一光学装置32包封，并且暴露第一光学表面321的至少一部分。第一包封物42并不覆盖发光单元32a和光接收单元32b。应注意，第一包封物42可包含多个包封材料层。如图9中所展示，第一包封物42内嵌第一金属层15，并且第一半导体裸片30通过第一金属层15的第一部分151电连接到第一光学装置32。
第二光学装置36电连接到第二半导体裸片34，并且包含用于发射和接收光的第二光学表面361。第二光学装置36安置于第一光学装置32之下并与第一光学装置32对准，以使得第一光学表面321面对第二光学表面361，发光单元32a与光接收单元36b对准，并且发光单元36a与光接收单元32b对准。因此，在无光波导的情况下，第一光学装置32直接与第二光学装置36光学耦合。第二包封物44将第二半导体裸片34和第二光学装置36包封，并且暴露第二光学表面361的至少一部分。第二包封物44并不覆盖发光单元36a和光接收单元36b。应注意，第二包封物44可包含多个包封材料层。如图9中所展示，第二包封物44内嵌第二金属层25，并且第二半导体裸片34通过第二金属层25的第一部分251电连接到第二光学装置36。另外，第二包封物44可进一步内嵌用于垂直(在所展示的定向中)电连接的导电通孔441。
互连件38经安置于第一包封物42内的电路与第二包封物44内的电路(或导电通孔441)之间并电连接第一包封物42内的电路与第二包封物44内的电路(或导电通孔441)。在一或多个实施例中，超过一半的互连件38用于发射PWR/GND信号。此外，第一半导体裸片30可包含电连接到第一光学装置32的第一串行器/并行器(serializer/deserializer,SerDes)302(图7)，并且第二半导体裸片34可包含电连接到第二光学装置36的第二串行器/并行器(serializer/deserializer,SerDes)342(图7)。
图10至16说明根据本发明的实施例的制造过程。参看图10，提供第一衬底10。在一或多个实施例中，第一衬底10为有机衬底以使得由第一衬底10展现的翘曲为低的。第一衬底10具有第一表面101和第二表面102。第一衬底10包含第一金属层15和第一裸片接合区域18。第一金属层15和第一裸片接合区域18经安置为与第一衬底10的第一表面101相邻。第一金属层15包含第一部分151和第二部分152。第一金属层15的第一部分151从第一裸片接合区域18延伸到待形成穿透孔的预定位置的外围。第一金属层15的第二部分152从第一裸片接合区域18向第一衬底10的外围延伸。(例如，通过钻孔)形成至少一个穿透孔12以延伸穿过第一衬底10。
参看图11，穿透孔12填充有聚会物材料14。在一或多个实施例中，聚会物材料14为光敏材料，所述光敏材料可包含PMMA、SU-8或其它合适的材料。聚会物材料14的顶表面与第一衬底10的第一表面101基本上共面，并且聚会物材料14的底表面与第一衬底10的第二表面102基本上共面。
参看图12，通过穿过第一遮罩64施加第一激光62来照射聚会物材料14的一部分，以在聚会物材料14中形成光波导16。第一激光62可为质子激光、UV激光或IR激光(例如，二氧化碳(CO2)激光、掺钕(Nd)激光或掺镱(Yb)激光)。第一遮罩64定义多个穿透孔641，并且聚会物材料14中对应于穿透孔641的暴露部分由第一激光62照射并由第一激光62所施加的能量修改以变为光波导16。光波导16彼此并行地延伸穿过聚会物材料14。即，光波导16由聚会物材料14形成。光波导16的材料的分子量小于聚会物材料14的分子量，并且光波导16的材料的折射率大于聚会物材料14的折射率。因此，基本上全反射将在光波导16与聚会物材料14之间的边界处发生，以使得可在光波导16中发射光(光学信号)。在图12中所说明的实施例中，光波导16通过暴露和显影形成，因此，光波导16之间的间距可相对较小。
参看图13，在光波导16的末端处形成微透镜161。在一或多个实施例中，通过将第二激光66施加到光波导16中的每一者的两端处而形成微透镜161。如图13中所展示，通过第二激光66穿过第二遮罩68照射每一光波导16的每一端以形成微透镜161。第二激光66可为质子激光、UV激光或IR激光(例如，CO2激光、掺Nd激光或掺Yb激光)。第一激光62可与第二激光66不同，但第一激光62和第二激光66可为相同激光、同一类型的激光或类似的激光(例如，具有类似规格)。第二激光66的功率设定可小于第一激光62的功率设定，使得第二激光66比第一激光62引导更少的能量到光波导16。微透镜161的大小由第二激光66的功率设定控制。第二遮罩68定义多个穿透孔681，并且光波导16中对应于穿透孔681的暴露端由第二激光66照射并且因此熔化以由于所熔化的光波导16的表面张力而变为基本上半球面形状，从而形成微透镜161。在图13中所说明的实施例中，光波导16与微透镜161之间不存在边界。
第二遮罩68可为第一遮罩64，或可为不同的遮罩。微透镜161的材料和折射率与对应光波导16的材料和折射率相同。
参看图14，第一半导体裸片30和第一光学装置32附接于第一衬底10上。第一半导体裸片30电连接到第一光学装置32。第一光学装置32经安置于光波导16上方。在图14中所说明的实施例中，第一光学装置32为包含第一光学表面321的光学引擎。第一光学表面321面对光波导16，并且用于发射和接收光。凸块322经安置于穿透孔12的外围处以将第一光学装置32电连接到第一金属层15的第一部分151。因此，第一半导体裸片30通过第一金属层15的第一部分151电连接到第一光学装置32。
参看图15，提供第二衬底20。第二衬底20为有机衬底并且具有第一表面201和第二表面202。第二衬底20包含第二金属层25和第二裸片接合区域28。第二金属层25和第二裸片接合区域28经安置为与第二衬底20的第一表面201相邻。第二金属层25包含第一部分251和第二部分252。第二金属层25的第一部分251从第二裸片接合区域28延伸到装置待安置于其上的预定义区域。第二金属层25的第二部分252从第二裸片接合区域28向第二衬底20的外围延伸。
参看图16，第二半导体裸片34和第二光学装置36附接到第二衬底20上并电连接到第二衬底20。在图16中所说明的实施例中，第二光学装置36为包含第二光学表面361的光学引擎。凸块362安置于预定区域处以将第二光学装置36电连接到第二金属层25的第一部分251。因此，第二半导体裸片34通过第二金属层25的第一部分251电连接到第二光学装置36。
随后，可在第一衬底10与第二衬底20之间形成互连件38以将第一衬底10电连接到第二衬底20，以获得半导体装置，例如，图1至7的半导体装置1。在一或多个实施例中，互连件38形成于第二衬底20的第一表面201上；随后，第一衬底10的第二表面102附接到互连件38。在其它实施例中，互连件38形成于第一衬底10的第二表面102上；随后，第二衬底20的第一表面201附接到互连件38。在接合第一衬底10与第二衬底20之后，第二光学装置36的位置与第一光学装置32的位置对准。即，第二光学装置36安置于光波导16之下，并且第二光学表面361面对光波导16，以使得第一光学装置32通过光波导16而光学耦合到第二光学装置36。
除非另外规定，否则例如“上方”、“下方”、“向上”、“左边”、“右边”、“向下”、“顶部”、“底部”、“垂直”、“水平”、“侧”、“较高”、“下”、“上”、“…之上”、“…之下”等空间描述相对于图中所展示的定向加以指示。应理解，本文中所使用的空间描述仅是出于说明的目的，且本文中所描述的结构的实际实施可以任何定向或方式在空间上布置，其限制条件为本发明的实施例的优点是不因此布置而有偏差。
如本文中所使用，术语“大致”、“基本上”、“实质”及“约”用以描述及解释小的变化。当与事件或情形结合使用时，所述术语可以是指其中事件或情形明确发生的例子以及其中事件或情形极接近于发生的例子。举例来说，当结合数值使用时，术语可指代小于或等于所述数值的±10％的变化范围，例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％。举例来说，如果两个数值之间的差小于或等于所述值的平均值的±10％(例如小于或等于±5％、小于或等于±4％、小于或等于±3％、小于或等于±2％、小于或等于±1％、小于或等于±0.5％、小于或等于±0.1％、或小于或等于±0.05％)，那么可认为所述两个数值“大体上”相同。
如果两个表面之间的位移不大于5μm、不大于2μm、不大于1μm或不大于0.5μm，那么可认为所述两个表面是共面的或基本上共面的。
另外，有时在本文中按范围格式呈现量、比率和其它数值。应理解，此类范围格式是用于便利及简洁起见，且应灵活地理解，不仅包含明确地指定为范围限制的数值，而且包含涵盖于所述范围内的所有个别数值或子范围，如同明确地指定每一数值及子范围一般。
如本文所使用，术语“导电(conductive)”、“导电(electrically conductive)”和“导电率”指代传递电流的能力。导电材料通常指示展现极少或没有电流流动的对置的那些材料。导电率的一个量度为西门子每米(S/m)。通常，导电材料为具有传导率大于约104S/m(例如至少105S/m或至少106S/m)的一种材料。材料的导电率有时可可随温度而变化。除非另外规定，否则材料的导电率是在室温下测量。
虽然已参考本发明的特定实施例描述及说明本发明，但这些描述及说明并不限制本发明。所属领域的技术人员应理解，可在不脱离如由所附权利要求书定义的本发明的真实精神及范围的情况下，作出各种改变且取代等效物。所述图示可能未必按比例绘制。归因于制造过程和公差，本发明中的艺术再现与实际设备之间可存在区别。可存在并未特定说明的本发明的其它实施例。应将本说明书和图式视为说明性的而非限制性的。可作出修改，以使特定情形、材料、物质组成、方法或过程适应于本发明的目标、精神及范围。预期所有所述修改都在所附权利要求书的范围内。虽然本文中所揭示的方法已参考按特定次序执行的特定操作加以描述，但应理解，可在不脱离本发明的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序及分组并非本发明的限制。

Claims (13)

1.一种用于半导体装置的衬底，其包括：
聚合物材料，其填充延伸穿过所述衬底的至少一个穿透孔；及
至少一个光波导，其安置于所述穿透孔内并延伸穿过所述聚合物材料，其中所述光波导的折射率大于所述聚合物材料的折射率。
2.根据权利要求1所述的衬底，其中所述衬底为有机衬底。
3.根据权利要求1所述的衬底，其进一步包括经安置为与所述衬底的表面相邻的金属层，其中所述金属层的一部分从裸片接合区域延伸到所述穿透孔的外围。
4.根据权利要求1所述的衬底，其进一步包括多个微透镜，每一微透镜安置于所述至少一个光波导中的对应光波导的末端处。
5.根据权利要求4所述的衬底，其中每一微透镜的材料和折射率与对应于所述微透镜的所述光波导的材料和折射率基本上相同。
6.根据权利要求1所述的衬底，其中所述光波导为所述聚合物材料的经熔化部分。
7.根据权利要求1所述的衬底，其中所述聚合物材料为光敏材料。
8.一种半导体装置，其包括：
第一衬底，其包括：
聚合物材料，其填充所述第一衬底中的至少一个穿透孔；及
至少一个光波导，其安置于所述穿透孔内并延伸穿过所述聚合物材料；
第一半导体裸片，其安置于所述第一衬底上并电连接到所述第一衬底；
第一光学装置，其电连接到所述第一衬底，所述第一光学装置安置于所述光波导上方；
第二衬底，其电连接到所述第一衬底；
第二半导体裸片，其安置于所述第二衬底上并电连接到所述第二衬底；及
第二光学装置，其电连接到所述第二衬底，其中所述第二光学装置安置于所述光波导下方。
9.根据权利要求8所述的半导体装置，其中所述第一衬底进一步包括第一金属层，所述第二衬底包括第二金属层，所述第一半导体裸片通过所述第一金属层电连接到所述第一光学装置，所述第二半导体裸片通过所述第二金属层电连接到所述第二光学装置，并且所述第一光学装置通过所述光波导光学耦合到所述第二光学装置。
10.根据权利要求8所述的半导体装置，其进一步包括多个互连件，所述多个互连件安置于所述第一衬底与所述第二衬底之间并电连接所述第一衬底与所述第二衬底。
11.根据权利要求8所述的半导体装置，其中所述第一光学装置包含用于发射和接收光的第一光学表面，所述第二光学装置包含用于发射和接收光的第二光学表面，所述第一光学表面面对所述第二光学表面，并且所述光波导在所述第一光学表面与所述第二光学表面之间。
12.一种半导体封装结构，其包括：
第一半导体裸片；
第一光学装置，其电连接到所述第一半导体裸片，其中所述第一光学装置包含用于发射和接收光的第一光学表面；及
第一包封物，其包封所述第一半导体裸片和所述第一光学装置，并暴露所述第一光学表面的至少一部分。
13.根据权利要求12所述的半导体封装结构，其进一步包括：
第二半导体裸片；
第二光学装置，其电连接到所述第二半导体裸片，其中所述第二光学装置包含用于发射和接收光的第二光学表面，并且所述第二光学装置安置于所述第一光学装置之下，以使得所述第一光学表面面对所述第二光学表面；及
第二包封物，其包封所述第二半导体裸片和所述第二光学装置，并暴露所述第二光学表面的至少一部分。
CN201610893211.1A 2016-08-16 2016-10-13 衬底、半导体装置和半导体封装结构 Pending CN107768303A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/238,331 US20180052281A1 (en) 2016-08-16 2016-08-16 Substrate, semiconductor device and semiconductor package structure
US15/238,331 2016-08-16

Publications (1)

Publication Number Publication Date
CN107768303A true CN107768303A (zh) 2018-03-06

Family

ID=61191570

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610893211.1A Pending CN107768303A (zh) 2016-08-16 2016-10-13 衬底、半导体装置和半导体封装结构

Country Status (2)

Country Link
US (1) US20180052281A1 (zh)
CN (1) CN107768303A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110837150A (zh) * 2018-08-15 2020-02-25 台湾积体电路制造股份有限公司 互连封装件、互连器件和制成光学通信的互连器件的方法
CN111929780A (zh) * 2019-09-11 2020-11-13 谷歌有限责任公司 带有光子和竖直电力输送的asic封装
US11276668B2 (en) 2020-02-12 2022-03-15 Google Llc Backside integrated voltage regulator for integrated circuits

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10720257B2 (en) * 2013-02-15 2020-07-21 Cambrios Film Solutions Corporation Methods to incorporate silver nanowire-based transparent conductors in electronic devices
EP3449502B1 (en) 2016-04-26 2021-06-30 Linear Technology LLC Mechanically-compliant and electrically and thermally conductive leadframes for component-on-package circuits
US11309619B2 (en) 2016-09-23 2022-04-19 Intel Corporation Waveguide coupling systems and methods
US11830831B2 (en) 2016-09-23 2023-11-28 Intel Corporation Semiconductor package including a modular side radiating waveguide launcher
WO2018063367A1 (en) 2016-09-30 2018-04-05 Intel Corporation Millimeter wave waveguide connector with integrated waveguide structuring
US10461388B2 (en) * 2016-12-30 2019-10-29 Intel Corporation Millimeter wave fabric network over dielectric waveguides
US10497635B2 (en) 2018-03-27 2019-12-03 Linear Technology Holding Llc Stacked circuit package with molded base having laser drilled openings for upper package
US11410977B2 (en) 2018-11-13 2022-08-09 Analog Devices International Unlimited Company Electronic module for high power applications
US11614592B2 (en) * 2020-01-22 2023-03-28 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor devices and methods of manufacture
US11844178B2 (en) 2020-06-02 2023-12-12 Analog Devices International Unlimited Company Electronic component
DE102021211860A1 (de) 2021-10-21 2023-04-27 Robert Bosch Gesellschaft mit beschränkter Haftung Elektrisch-optische Schaltungsvorrichtung und (Laser-)Projektoreinheit

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110837150A (zh) * 2018-08-15 2020-02-25 台湾积体电路制造股份有限公司 互连封装件、互连器件和制成光学通信的互连器件的方法
CN110837150B (zh) * 2018-08-15 2021-09-10 台湾积体电路制造股份有限公司 互连封装件、互连器件和制成光学通信的互连器件的方法
US11460651B2 (en) 2018-08-15 2022-10-04 Taiwan Semiconductor Manufacturing Company, Ltd. Photonics package integration
CN111929780A (zh) * 2019-09-11 2020-11-13 谷歌有限责任公司 带有光子和竖直电力输送的asic封装
US11264358B2 (en) 2019-09-11 2022-03-01 Google Llc ASIC package with photonics and vertical power delivery
CN111929780B (zh) * 2019-09-11 2022-11-11 谷歌有限责任公司 带有光子和竖直电力输送的asic封装
US11978721B2 (en) 2019-09-11 2024-05-07 Google Llc ASIC package with photonics and vertical power delivery
US11276668B2 (en) 2020-02-12 2022-03-15 Google Llc Backside integrated voltage regulator for integrated circuits
US11830855B2 (en) 2020-02-12 2023-11-28 Google Llc Backside integrated voltage regulator for integrated circuits

Also Published As

Publication number Publication date
US20180052281A1 (en) 2018-02-22

Similar Documents

Publication Publication Date Title
CN107768303A (zh) 衬底、半导体装置和半导体封装结构
US9786820B2 (en) Opto-electronic module and method for manufacturing the same
US8115217B2 (en) Systems and methods for packaging light-emitting diode devices
EP2064752B1 (en) Light emitting package and method of making same
TWI280081B (en) Optical component integrated in semiconductor device
JP3291278B2 (ja) 光電子部品の製造方法
US20050100264A1 (en) Packaging apparatus for optical interconnection on optical printed circuit board
JP2011107206A (ja) 光電気混載基板、および、光電気混載基板の製造方法
CN102692685A (zh) 光电模块
TW200404487A (en) A light reception/emission device built-in module with optical and electrical wiring combined therein and method of making the same
JP6227782B2 (ja) 光電子パッケージアセンブリ
CN104321676B (zh) 具有反射镜的tsv基板及其在高速光电封装中的应用
CN106405752A (zh) 光学元件
CN102306648B (zh) 一种光耦合器
KR20100094463A (ko) 백라이팅 응용을 위한 측면 발광 ｌｅｄ 광원
JP2005115190A (ja) 光電気複合配線基板、積層光導波路構造体
JP6820329B2 (ja) ガラス材料を含むキャリアおよびオプトエレクトロニクス半導体部品を備える組み立て品
JP5981145B2 (ja) 回路基板および通信システム
CN114578497B (zh) 一种基于硅基光电子集成芯片的封装结构及封装方法
KR100872748B1 (ko) 광전변환모듈 및 그 제조방법
JP2006120781A (ja) 光電変換モジュール
CN100431181C (zh) 光学元件的密封结构体、光耦合器及光学元件的密封方法
Suzuki et al. Low-cost optical subassembly using VCSEL pre-self-aligned with optical fiber for optical interconnect applications
KR100856497B1 (ko) 광전변환모듈
TW201430418A (zh) 光纖連接器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180306

WD01 Invention patent application deemed withdrawn after publication