CN107731852B - 晶体管显示面板及其制造方法 - Google Patents

晶体管显示面板及其制造方法 Download PDF

Info

Publication number
CN107731852B
CN107731852B CN201710690882.2A CN201710690882A CN107731852B CN 107731852 B CN107731852 B CN 107731852B CN 201710690882 A CN201710690882 A CN 201710690882A CN 107731852 B CN107731852 B CN 107731852B
Authority
CN
China
Prior art keywords
insulating layer
active layer
layer
polishing
display panel
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710690882.2A
Other languages
English (en)
Other versions
CN107731852A (zh
Inventor
裵俊和
秋秉权
姜秉薰
曺雨辰
赵玹辰
千俊赫
李智炫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN107731852A publication Critical patent/CN107731852A/zh
Application granted granted Critical
Publication of CN107731852B publication Critical patent/CN107731852B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/127—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement
    • H01L27/1274—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor
    • H01L27/1285—Multistep manufacturing methods with a particular formation, treatment or patterning of the active layer specially adapted to the circuit arrangement using crystallisation of amorphous semiconductor or recrystallisation of crystalline semiconductor using control of the annealing or irradiation parameters, e.g. using different scanning direction or intensity for different transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/30625—With simultaneous mechanical treatment, e.g. mechanico-chemical polishing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02658—Pretreatments
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02697—Forming conducting materials on a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31051—Planarisation of the insulating layers
    • H01L21/31053—Planarisation of the insulating layers involving a dielectric removal step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78672—Polycrystalline or microcrystalline silicon transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76834—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers formation of thin insulating films on the sidewalls or on top of conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

一种制造晶体管显示面板的方法以及晶体管显示面板，所述方法包括在基板上形成多晶硅层；通过图案化所述多晶硅层形成有源层；形成覆盖所述基板和所述有源层的第一绝缘层；通过使用抛光装置抛光所述第一绝缘层来暴露所述有源层；以及形成接触所述第一绝缘层和所述有源层的第二绝缘层，其中通过抛光所述第一绝缘层来暴露所述有源层包括在所述第一绝缘层的表面上涂布第一浆料，所述第一浆料降低所述有源层的抛光速率。

Description

晶体管显示面板及其制造方法
技术领域
实施方式涉及一种晶体管显示面板及其制造方法。
背景技术
在晶体管的有源层中使用的非晶硅会具有低的电子迁移率，即电荷载流子。可能难以在基板上安装使用由非晶硅制成的晶体管的驱动电路，并且在基板上可以安装使用包括由多晶硅制成的有源层的晶体管的驱动电路。
在低温条件下制造这样的多晶硅晶体管的方法可以包括固相结晶(SPC)、金属诱导结晶(MIC)、金属诱导横向结晶(MILC)、准分子激光退火(ELA)等。例如，在有机发光二极管(OLED)显示器或液晶显示器(LCD)的制造过程中，可以使用利用具有高能量的激光束用于结晶的ELA。
本背景技术部分中公开的上述信息仅用于增强对本发明背景的理解，因此它可以包含不形成对于本领域普通技术人员来说国内已知的现有技术的信息。
发明内容
实施方式涉及晶体管显示面板及其制造方法。
实施方式可以通过提供一种制造晶体管显示面板的方法来实现，该方法包括在基板上形成多晶硅层；通过图案化多晶硅层形成有源层；形成覆盖基板和有源层的第一绝缘层；通过使用抛光装置抛光第一绝缘层来暴露有源层；以及形成接触第一绝缘层和有源层的第二绝缘层，其中通过抛光第一绝缘层来暴露有源层包括在第一绝缘层的表面上涂布第一浆料，该第一浆料降低有源层的抛光速率。
通过抛光第一绝缘层来暴露有源层可以包括去除有源层的突起以使有源层变平。
第一浆料可以包括磨料和抛光速率降低剂，抛光速率降低剂降低有源层的抛光速率。
第一浆料可以包括与有源层反应的疏水性反应物。
晶体管显示面板的制造方法还可以包括在第一绝缘层的表面上涂布第一浆料之后，在第一绝缘层的表面上涂布疏水性反应物，该疏水性反应物是与有源层反应的。
抛光装置可以包括旋转和抛光物体的抛光部件以及测量抛光部件的摩擦力变化以控制抛光部件的旋转速度的抛光控制器，并且通过抛光第一绝缘层来暴露有源层可以包括用抛光控制器检测抛光部件的旋转速度来测量抛光部件的摩擦力变化，以及用抛光控制器在摩擦力变化的时间点停止抛光部件的旋转。
晶体管显示面板的制造方法还可以包括在第二绝缘层上的与有源层重叠的位置处形成栅极，其中第一绝缘层的上表面和第二绝缘层的上表面平行于基板的表面。
有源层自基板的表面的高度可以高于第一绝缘层自基板的表面的高度。
晶体管显示面板的制造方法还可以包括通过用抛光装置去除多晶硅层的突起来使多晶硅层变平。
使多晶硅层变平可以包括在多晶硅层的表面上涂布第二浆料，例如第二浆料可以包括抛光多晶硅层的磨料。
晶体管显示面板的制造方法还可以包括在第二绝缘层上的与有源层重叠的位置处形成栅极，其中第一绝缘层的上表面和第二绝缘层的上表面平行于基板的表面。
实施方式可以通过提供以下的晶体管显示面板来实现：所述晶体管显示面板包括基板；在基板上的有源层，该有源层包括多晶硅层；与有源层相邻的第一绝缘层；接触有源层和第一绝缘层的第二绝缘层；以及在第二绝缘层上并与有源层重叠的栅极，其中第一绝缘层的上表面和第二绝缘层的上表面平行于基板的表面，并且有源层自基板的表面的高度高于第一绝缘层自基板的表面的高度。
分开第一绝缘层和第二绝缘层的分界部分可以在第一绝缘层和第二绝缘层之间。
附图说明
通过参照附图详细描述示例性实施方式，对于本领域技术人员来说特征将更加显而易见，在附图中：
图1图示说明用于表示根据示例性实施方式的晶体管显示面板的制造方法的第一步骤的截面图。
图2图示说明图1的步骤之后的下一步骤的示意图。
图3图示说明图2的步骤之后的下一步骤的示意图。
图4图示说明图3的步骤之后的下一步骤的示意图。
图5图示说明图4的步骤之后的下一步骤的示意图。
图6图示说明根据示例性实施方式的晶体管显示面板的制造方法中使用的抛光装置的示意性透视图。
图7图示说明根据示例性实施方式的晶体管显示面板的制造方法中使用的抛光装置的第一浆料的示意图。
图8图示说明表示根据示例性实施方式的晶体管显示面板的第一绝缘层的摩擦力相对于抛光速率的图。
图9图示说明表示根据示例性实施方式的晶体管显示面板的制造方法中使用的抛光装置的摩擦力相对于抛光时间的图。
图10图示说明用于说明通过光学测量设备停止抛光部件的旋转的方法的示意图。
图11图示说明根据示例性实施方式的晶体管显示面板的截面图。
图12图示说明根据示例性实施方式的包括晶体管显示面板的有机发光二极管显示器的像素的等效电路图。
图13图示说明图12的有机发光二极管显示器的像素的布局图。
图14图示说明沿图13的XIV-XIV线截取的截面图。
图15图示说明用于表示根据另一示例性实施方式的晶体管显示面板的制造方法的第一步骤的截面图。
图16图示说明图15的步骤之后的下一步骤的示意图。
图17图示说明图16的步骤之后的下一步骤的示意图。
图18图示说明图17的步骤之后的下一步骤的示意图。
图19图示说明图18的步骤之后的下一步骤的示意图。
图20图示说明表示根据另一示例性实施方式的晶体管显示面板的有源层的界面电荷捕获浓度和对比例的有源层的界面电荷捕获浓度的图。
图21图示说明根据另一示例性实施方式的晶体管显示面板的截面图。
<符号说明>
51：第一浆料，52：第二浆料，110：基板，120：缓冲层，130：多晶硅层，131：有源层，141：第一绝缘层，142：第二绝缘层，155：栅极。
具体实施方式
下文将参照附图更充分地描述本公开，其中示出了示例性实施方式。如本领域技术人员将了解的，所描述的实施方式可以以各种不同的方式进行修改，而都不脱离本公开的精神或范围。
另外，附图中所示的每个组件的尺寸和厚度被任意显示以更好地理解和易于描述，但是本公开不限于此。相同的附图标记指代相同的元件。
在附图中，为了清楚起见，可以放大层、膜、板、区等的厚度。为了更好地理解和易于描述，可以放大一些层和区的厚度。
此外，除非另有明确描述，否则词语“包括(comprise)”和比如“包括(comprises)”，“包括(includes)”或“包括(comprising)”的变形将被理解为暗示包括所述元件，但不排除任何其他元件。将理解的是，当比如层、膜、区或基板的元件被称为在另一元件“上”时，其可以直接在另一个元件上，或者也可以存在中间元件。目标部分的上部表示目标部分的上部或下部，并且不意味着目标部分总是基于重力方向位于上侧。
短语“在平面上”或平面图中意为从上方观察对象部分，并且短语“在截面上”意为观察其从侧面垂直切割的对象部分的截面。
另外，有机发光二极管显示器不限制于附图中所示的若干晶体管和电容器，它可以包括多个晶体管以及针对每个像素至少一个电容器，并且通过提供额外的线路或省略现有的线路它可以具有各种类型的配置。这里，像素表示用于显示图像的最小单位，并且有机发光二极管显示器通过多个像素显示图像。
在下文中，将参照图1至图5详细描述根据示例性实施方式的晶体管显示面板的制造方法。
图1图示说明用于表示根据示例性实施方式的晶体管显示面板的制造方法的第一步骤的截面图，图2图示说明图1的步骤之后的下一步骤的示意图，并且图3图示说明图2的步骤之后的下一步骤的示意图。图4图示说明图3的步骤之后的下一步骤的示意图，并且图5图示说明图4的步骤之后的下一步骤的示意图。
如图1所示，缓冲层120和多晶硅层130可以顺序地设置在基板110上。
在形成非晶硅层之后，可以通过激光结晶过程结晶并形成多晶硅层130。非晶硅层可以通过低压化学气相沉积、大气压化学气相沉积、等离子体增强化学气相沉积(PECVD)、溅射、真空蒸发等形成。
可以在多晶硅层130的表面的晶界130a处产生突起1。例如，由激光束熔化的非晶硅层可以再次基于晶粒再结晶，从而可以在对应于晶粒之间的分界部分的晶界130a处产生突起1。
接下来，如图2所示，多晶硅层130可以通过光刻过程被图案化，以形成具有第一高度h1的有源层131，并且可以形成第一绝缘层141以覆盖有源层131和缓冲层120。第一绝缘层141可以具有第二高度h2。
第一高度h1被定义为从缓冲层120的上表面21到有源层131的上表面31的距离。突起1可以从有源层131的上表面31向上突起。第二高度h2被定义为从缓冲层120的上表面21到第一绝缘层141的上表面41的距离。第一绝缘层141可以包括例如硅氧化物(SiOx)或硅氮化物(SiNx)。在此，x为1或更大的自然数。在这种情况下，在与有源层131重叠的第一绝缘层141的部分141a中，第一绝缘层141的上表面41可以升高对应于第一高度h1的一个高度。因此，与有源层131重叠的第一绝缘层141的部分141a可以对应于突起部分141a，并且第一绝缘层141的上表面41可以具有台阶。
接下来，如图3和图4所示，可以通过使用抛光装置(CMP)并实施化学机械抛光过程来实施平面化过程。
如图3所示，可以用抛光装置(CMP)实施用于首先去除第一绝缘层141的突起部分141a的平面化过程。随后，如图4所示，通过用抛光装置(CMP)连续抛光第一绝缘层141，图3所示的有源层131的突起1可以被暴露，并且，通过连续实施平面化过程，可以去除有源层131的突起1。在这种情况下，接触有源层131的第一绝缘层141的侧壁分界4的第三高度h3可以低于有源层131的第一高度h1。因此，可以在有源层131和第一绝缘层141的侧壁分界4之间提供台阶。
此外，如图5所示，可以形成第二绝缘层142(其接触上表面31被暴露的有源层131和变平的第一绝缘层141并覆盖它们)。
现在将参照图3、图4和图6详细描述抛光装置(CMP)的结构。图6图示说明根据示例性实施方式的晶体管显示面板的制造方法中使用的抛光装置的示意性透视图。
如图6所示，抛光装置(CMP)可以包括旋转并抛光物体(P)的抛光部件50以及测量抛光部件50的摩擦力变化以控制抛光部件50的旋转速度的抛光控制器60。抛光部件50可以包括彼此面对的第一平板(surface plate)20和第二平板30。物体(P)可以位于第二平板30上。第一平板20和第二平板30可旋转以抛光介于其间的物体(P)的表面。在这种情况下，可以通过喷嘴40将第一浆料51供应到物体(P)的表面上。第一浆料51可以是有助于抛光物体(P)的材料。
图6的物体(P)可以对应于图3和图4所示的基板110上堆叠的第一绝缘层141。
在一个实施方案中，基板110可以附接到第二平板30的上部以实施平面化过程，或者基板110可以附接到第一平板20的下部以实施平面化过程。
图7图示说明根据示例性实施方式的晶体管显示面板的制造方法中使用的抛光装置的第一浆料的示意图。
如图7所示，第一浆料51可以包括磨料52a、易于与有源层131结合或者与有源层131反应的或有关的疏水性反应物52b，以及亲水性抛光速率降低剂52c(其降低有源层131的抛光速率)。磨料52a可以包括，例如，二氧化硅(SiO2)、二氧化铈(CeO2)、氧化铝(Al2O3)、氧化锆(ZrO2)、氧化锡(SnO2)、氧化锰(MnO2)等。
现在将参照图6连同图3至图5一起再次详细描述根据示例性实施方式的晶体管显示面板的制造方法。
参照图3，可以通过用抛光装置(CMP)抛光第一绝缘层141来去除第一绝缘层141的突起部分141a，并且可以使第一绝缘层141的上表面41变平。
参照图4，可以通过用抛光装置(CMP)连续抛光第一绝缘层141来暴露图3所示的有源层131的突起1。然后可以通过连续实施平面化过程来去除有源层131的突起1。在这种情况下，有源层131和抛光装置(CMP)之间的第一浆料51可以包括易于与有源层131结合或反应的疏水性反应物52b，并且与疏水性反应物52b的端部结合或在疏水性反应物52b的端部的亲水性抛光速率降低剂52c可以位于有源层131的上方。因此，在实施抛光过程时，虽然保持了第一绝缘层141的抛光速率，但由于亲水性抛光速率降低剂52c，有源层131的抛光速率会减小。在这种情况下，可以改变抛光装置(CMP)的抛光部件50与有源层131和第一绝缘层141之间的摩擦力，并且可以改变抛光装置(CMP)的抛光部件50的旋转速度。
在一个实施方案中，第一浆料51可以包括疏水性反应物52b，或者第一浆料51可以不包含疏水性反应物52b。例如，在第一绝缘层141的表面上涂布不包含疏水性反应物52b的第一浆料51之后，可以在第一绝缘层141的表面上单独涂布疏水性反应物。例如，包含在第一浆料51中的亲水性抛光速率降低剂52c可以与疏水性反应物反应，使得亲水性抛光速率降低剂52c结合到疏水性反应物的端部或在疏水性反应物的端部处。因此，在实施抛光过程时，虽然保持了第一绝缘层141的抛光速率，但由于亲水性抛光速率降低剂52c，有源层131的抛光速率会减小。
图6所示的抛光控制器60可以检测抛光部件50的旋转速度变化，以测量抛光部件50的摩擦力变化。然后，当发生摩擦力变化时，抛光控制器60可以自动停止抛光部件50的旋转。因此，可以只去除有源层131的突起1，而可以不再抛光有源层131，从而可以保持有源层131的第一高度h1。然而，可以部分地去除第一绝缘层141的上表面41。因此，在第一绝缘层141的平面化过程完成之后，第一绝缘层141的第三高度h3(参照图4和图5)可以低于有源层131的第一高度h1。在一个实施方案中，第三高度h3和第一高度h1之间的差(t)可以等于或小于约10nm。例如，可以使第一绝缘层141(其突起部分141a被去除)变平以没有台阶。突起1被去除的有源层131的粗糙度的均方根(RMS)可以为约1nm至约3nm。将有源层131的表面的粗糙度的RMS保持在约1nm或更大有助于确保不需要复杂和精密的设备来实施，从而有助于防止制造成本的不期望的增加。此外，将有源层131的表面的粗糙度的RMS维持在约3nm或更小可以有助于确保在覆盖有源层131的第一绝缘层141上不形成突起和凹陷。
图8图示说明表示根据示例性实施方式的晶体管显示面板的第一绝缘层的摩擦力相对于抛光速率的图，图9图示说明表示根据示例性实施方式的晶体管显示面板的制造方法中使用的抛光装置的摩擦力相对于抛光时间的图。
如图8所示，随着第一绝缘层141的抛光速率增加，摩擦力增加。在抛光速率低的情况下，只有当抛光速率之间的差大于预定值时，才可以检测其间的摩擦力变化。通过检测摩擦力变化的这样的时间点有可能自动停止抛光装置。
在图9中，线1表示实际的摩擦力，线2表示示意摩擦力，并且线3表示线2的微积分曲线。另外，在图9中，范围1表示去除第一绝缘层141的台阶之前的摩擦力，并且范围2表示去除第一绝缘层141的台阶之后的摩擦力。如图9所示，去除第一绝缘层141的台阶之后的摩擦力可以相比于去除第一绝缘层141的台阶之前的摩擦力有所增加。通过线3找到摩擦力增加的拐点来检测摩擦力变化的时间点，从而可以自动停止抛光装置(CMP)的抛光部件50的旋转。
在一个实施方案中，图6所示的抛光控制器60可以检测抛光部件50的旋转速度变化，以自动停止抛光部件50的旋转，或者它可以通过光学测量设备检测第一绝缘层141的变化来自动停止抛光部件50的旋转。
图10图示说明用于说明通过光学测量设备停止抛光部件的旋转的方法的示意图。
如图10所示，光学测量设备70可以位于抛光装置(CMP)上方以与抛光装置(CMP)间隔开。光学测量设备70可以将激光束7照射到被抛光物体(P)的表面，然后检测从物体(P)反射的激光束7，以检测物体(P)表面的变化。例如，光学测量设备70可以检测物体(P)的厚度变化或物体(P)的表面的照明变化，以自动停止抛光部件50的旋转。
在第一平板20中可以提供暴露其下方的物体(P)的通孔20a。因此，光学测量设备70的激光束7可以照射到物体(P)的表面上，并且可以从其反射，然后反射的激光束可以再次入射到光学测量设备70。
如上所述，并且如图5所示，可以形成覆盖有源层131(其上表面31被暴露)和变平的第一绝缘层141的第二绝缘层142。因此，第二绝缘层142的上表面42基本上不具有台阶。第一绝缘层141的上表面41和第二绝缘层142的上表面42可以平行于基板110的表面。分开第一绝缘层141和第二绝缘层142的分界部分2可以在第一绝缘层141和第二绝缘层142之间。第二绝缘层142可以包括，例如，硅氧化物(SiOx)或硅氮化物(SiNx)。在一个实施方案中，第二绝缘层142可以由各种无机材料制成。栅极155可以设置在第二绝缘层142上。第一绝缘层141和第二绝缘层142可以一起位于有源层131和栅极155之间以使栅极155绝缘，从而它可以起到栅极绝缘层140的作用。
如上所述，通过同时实施有源层131的平面化过程和栅极绝缘层140的一部分的平面化过程，有可能降低制造过程的数量和制造成本。
此外，通过形成基本上不具有台阶(例如，其为平坦的或平面的)的栅极绝缘层140(栅极155下方)，有可能使晶体管由于台阶的特性劣化最小化。
另外，通过最小化与有源层131重叠的栅极绝缘层140的台阶，栅极绝缘层140可以容易地图案化。因此，有可能容易地制造高分辨率晶体管显示面板。
图11图示说明根据示例性实施方式的晶体管显示面板的截面图。
如图11所示，在栅极绝缘层140和栅极155上可以设置层间绝缘层160。另外，在层间绝缘层160上可以设置连接到有源层131的源极176和漏极177，由此完成包括栅极155、有源层131、源极176和漏极177的晶体管TR。然后，可以形成覆盖层间绝缘层160、源极176和漏极177的钝化层180。随后，在钝化层180上可以设置连接到漏极177的像素电极710，并且可以完成晶体管显示面板。
在下文中，将参照图11详细描述通过根据示例性实施方式的晶体管显示面板的制造方法制造的晶体管显示面板。
如图11所示，在根据示例性实施方式的晶体管显示面板中，缓冲层120可以位于基板110上。
基板110可以是例如由玻璃、石英、陶瓷、塑料等制成的柔性绝缘基板。
缓冲层120可以包括无机绝缘材料，例如硅氧化物(SiOx)、硅氮化物(SiNx)、氧化铝(Al2O3)、氧化铪(HfO3)或氧化钇(Y2O3)。缓冲层120可以是单层或多层。例如，当缓冲层120是双层时，其下层可以包括硅氮化物(SiNx)，并且其上层可以包括硅氧化物(SiOx)。缓冲层120可以使表面变平，同时防止比如杂质或水分的不期望的物质通过其渗透。
有源层131可以位于缓冲层120上。有源层131可以包括沟道区以及源区和漏区(通过掺杂杂质在沟道区的相对侧形成)。此处，这些杂质可以根据晶体管的类型而变化，并且可以包括n型或p型杂质。
有源层131可以包括，例如，多晶硅层。在有源层131中，可以通过抛光过程去除突起。有源层131可以包括具有平坦表面的截面的晶粒，并且有源层131的表面的粗糙度的RMS可以为约1nm至约3nm。否则，可能需要复杂和精密的设备来实现有源层131的表面的粗糙度的RMS小于约1nm，从而制造成本可能增加。此外，如果有源层131的表面的粗糙度的RMS大于3nm，则在覆盖有源层131的第一绝缘层141上可能形成不期望的突起和凹陷。同样地，有源层131的突起1的高度可以被最小化，由此改善包括有源层131的晶体管的特性。
栅极绝缘层140可以位于有源层131上。栅极绝缘层140可以包括具有第三高度h3(低于有源层131的第一高度h1)的第一绝缘层141以及接触第一绝缘层141和有源层131且可以具有第四高度h4的第二绝缘层142。第一绝缘层141和第二绝缘层142可以被分界部分2分开。接触有源层131的第一绝缘层141的侧壁分界4的第三高度h3可以低于有源层131的第一高度h1。第三高度h3和第一高度h1之间的差(t)可以等于或小于约10nm。因此，第二绝缘层142的上表面42可以基本上不具有台阶。同样地，栅极绝缘层140可以基本上不具有台阶，由此使晶体管的特性劣化最小化。第一绝缘层141和第二绝缘层142可以包括，例如，硅氧化物(SiOx)或硅氮化物(SiNx)。
与有源层131重叠的栅极155可以位于栅极绝缘层140上。层间绝缘层160可以位于栅极155上。类似于栅极绝缘层140，层间绝缘层160可以包括，例如，硅氧化物(SiOx)或硅氮化物(SiNx)。
面对源极176的漏极177和源极176可以位于层间绝缘层160上。源极176和漏极177可以连接到有源层131。栅极155、有源层131、源极176和漏极177形成对应于开关元件的晶体管(TR)。
钝化层180可以位于源极176和漏极177上。钝化层180可以包括有机材料(例如聚丙烯酸树脂或聚酰亚胺树脂)的堆叠层，或有机材料和无机材料的堆叠层。
像素电极710可以位于钝化层180上。像素电极710可以由透明导电材料形成，例如，氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)等，或反射性金属，例如锂、钙、氟化锂/钙、氟化锂/铝、铝、银、镁、金等。像素电极710可以电连接到漏极177。
晶体管显示面板可以用于比如液晶显示器以及有机发光二极管(OLED)显示器的显示装置中。
在下文中，将参照图12至图14详细描述包括晶体管显示面板的有机发光二极管显示器。
图12图示说明根据示例性实施方式的包括晶体管显示面板的有机发光二极管显示器的像素的等效电路图。
如图12所示，根据示例性实施方式的包括晶体管显示面板的有机发光二极管显示器可以包括多个信号线121、171和172，以及与其连接并以近似矩阵形式布置的多个像素PX。信号线121、171和172可以包括用于传输扫描信号(Sn)的多条扫描线121、用于传输数据信号(Dm)的多条数据线171以及用于传输驱动电压(ELVDD)的多条驱动电压线172。扫描线121可以基本上在行方向上延伸并且基本上彼此平行，并且数据线171和驱动电压线172可以基本上在列方向上延伸并且基本上彼此平行。各个像素PX可以包括开关晶体管T1、驱动晶体管T2、存储电容器Cst和有机发光二极管(OLED)。
开关晶体管T1可以包括控制终端、输入终端和输出终端，并且控制终端可以连接到扫描线121，输入终端连接到数据线171，并且输出终端可以连接到驱动晶体管T2。响应于施加到扫描线121的扫描信号，开关晶体管T1可以将施加到数据线171的数据信号传输到驱动晶体管T2。
驱动晶体管T2可以包括控制终端、输入终端和输出终端，并且控制终端可以连接到开关晶体管T1，输入终端连接到驱动电压线，并且输出终端可以连接到有机发光二极管(OLED)。驱动晶体管T2可以允许输出电流(Id)流过，该输出电流(Id)的量根据控制终端和输出终端之间施加的电压而变化。
存储电容器Cst可以连接在驱动晶体管T2的控制终端和输入终端之间。存储电容器Cst可以通过施加到驱动晶体管T2的控制终端的数据信号来充电，并且即使在开关晶体管T1关闭之后也保持充电。
有机发光二极管(OLED)可以包括连接到驱动晶体管T2的输出终端的阳极和连接到公共电压(ELVSS)的阴极。有机发光二极管(OLED)可以根据驱动晶体管T2的输出电流(Id)通过发射具有可变强度的光来显示图像。
开关晶体管T1和驱动晶体管T2可以是n沟道或p沟道电场效应晶体管(FET)。晶体管T1和T2、存储电容器Cst以及有机发光二极管(OLED)可以被不同地连接。
现在，将参照图13和图14连同图12一起详细描述图12所示的有机发光二极管显示器的像素的详细结构。
图13图示说明图12的有机发光二极管显示器的像素的布局图，并且图14图示说明沿图13的XIV-XIV线截取的截面图。
如图13和图14所示，缓冲层120可以位于根据示例性实施方式的包括晶体管显示面板的有机发光二极管显示器的基板110上。开关有源层135a和驱动有源层135b可以分开地位于缓冲层120上。开关有源层135a和驱动有源层135b可以包括多晶硅层。
开关有源层135a和驱动有源层135b可以分别包括沟道区1355，以及分别形成在沟道区1355的相对侧的源区1356和漏区1357。开关有源层135a和驱动有源层135b的沟道区1355可以包括其中不掺杂杂质的多晶硅，例如本征半导体，并且开关有源层135a和驱动有源层135b的源区1356和漏区1357可以包括其中掺杂有导电杂质的多晶硅，例如杂质半导体。
栅极绝缘层140可以位于开关有源层135a和驱动有源层135b上。栅极绝缘层140可以包括具有第三高度h3(低于开关有源层135a和驱动有源层135b的第一高度h1)的第一绝缘层141，以及接触第一绝缘层141、开关有源层135a和驱动有源层135b且具有第四高度h4的第二绝缘层142。第一绝缘层141和第二绝缘层142可以被分界部分2分开或者在分界部分2处被分开。接触开关有源层135a和驱动有源层135b的第一绝缘层141的侧壁分界4的第三高度h3可以低于开关有源层135a和驱动有源层135b的第一高度h1。第三高度h3与第一高度h1之间的差(t)可以等于或小于约10nm。因此，第二绝缘层142的上表面42可以基本上不具有台阶。同样地，栅极绝缘层140可以基本上不具有台阶，由此使晶体管的特性劣化最小化。
扫描线121、驱动栅极125b和第一存储电容器板128可以位于栅极绝缘层140上。扫描线121可以在水平方向上延伸以传输扫描信号(Sn)，并且可以包括从扫描线121向开关有源层135a突起的开关栅极125a。驱动栅极125b可以从第一存储电容器板128向驱动有源层135b突起。开关栅极125a和驱动栅极125b可以分别与沟道区1355重叠。
层间绝缘层160可以位于扫描线121、驱动栅极125b和第一存储电容器板128上。层间绝缘层160和栅极绝缘层140可以包括分别暴露源区1356和漏区1357的源极接触孔61和漏极接触孔62以及部分地暴露第一存储电容器板128的存储接触孔63。
具有开关源极176a的数据线171、具有驱动源极176b和第二存储电容器板178的驱动电压线172、连接到第一存储电容器板128的开关漏极177a以及驱动漏极177b可以位于层间绝缘层160上。
数据线171传输数据信号(Dm)并在与扫描线121交叉的方向上延伸。驱动电压线172传输驱动电压(ELVDD)并在与数据线171相同的方向上延伸，同时与数据线171间隔开。
开关源极176a从数据线171向开关有源层135a突起，并且驱动源极176b从驱动电压线172向驱动有源层135b突起。开关源极176a和驱动源极176b可以分别通过源极接触孔61连接到源区1356。开关漏极177a面对开关源极176a，驱动漏极177b面对驱动源极176b，并且开关漏极177a和驱动漏极177b分别通过漏极接触孔62连接到漏区1357。
开关漏极177a延伸以通过在层间绝缘层160中提供的存储接触孔63电连接到第一存储电容器板128和驱动栅极125b。
第二存储电容器板178从驱动电压线172突起以与第一存储电容器板128重叠。因此，第一存储电容器板128和第二存储电容器板178可以使用层间绝缘层160作为介电材料来形成存储电容器Cst。
开关有源层135a、开关栅极125a、开关源极176a和开关漏极177a可以形成开关晶体管T1，并且驱动有源层135b、驱动栅极125b、驱动源极176b和驱动漏极177b形成驱动晶体管T2。
钝化层180可以位于开关源极176a、驱动源极176b、开关漏极177a和驱动漏极177b上。
像素电极710可以位于钝化层180上。像素电极710可以通过形成在层间绝缘层160中的接触孔181电连接到驱动晶体管T2的驱动漏极177b以成为有机发光二极管(OLED)的阳极。
像素限定层350可以位于钝化层180和像素电极710的边缘部分上。像素限定层350包括与像素电极710重叠的开口351。
有机发射层720可以位于像素限定层350的开口351中。有机发射层720可以包括多个层，包括发光层、空穴注入层(HIL)、空穴传输层(HTL)、电子传输层(ETL)和电子注入层(EIL)中的至少一个。当有机发射层720包括所有层时，空穴注入层可以位于对应于阳极的像素电极710上，并且空穴传输层、发光层、电子传输层和电子注入层可以顺序堆叠。在一个实施方案中，发光层可以由有机材料制成，或者发光层可以由无机材料制成。
公共电极730可以位于像素限定层350和有机发射层720上。公共电极730可以由以下制成：透明导电材料，例如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)、氧化铟(In2O3)等，或反射性金属，例如锂、钙、氟化锂/钙、氟化锂/铝、铝、银、镁、金等。公共电极730可以是有机发光二极管(OLED)的阴极。像素电极710、有机发射层720和公共电极730形成有机发光二极管(OLED)。
在图13图示说明的示例性实施方式中，图示说明了包括两个晶体管和一个电容器的结构。在一个实施方案中，可以包括各种数量的晶体管和电容器。
如图1至图5图示说明的，可以同时实施有源层的平面化过程和第一栅极绝缘层的平面化过程。在一个实施方案中，可以分别实施有源层的平面化过程和第一栅极绝缘层的平面化过程。
现在将参照图15至图19详细描述根据另一示例性实施方式的晶体管显示面板的制造方法。
图15图示说明用于表示根据另一示例性实施方式的晶体管显示面板的制造方法的第一步骤的截面图，图16图示说明图15的步骤之后的下一步骤的示意图，并且图17图示说明图16的步骤之后的下一步骤的示意图。图18图示说明图17的步骤之后的下一步骤的示意图，并且图19图示说明图18的步骤之后的下一步骤的示意图。
如图15所示，在根据另一示例性实施方式的晶体管显示面板的制造方法中，可以在基板110上顺序地形成缓冲层120和多晶硅层130，然后可以使用抛光装置(CMP)实施多晶硅层130的平面化过程。多晶硅层130的平面化过程可以是用于抛光多晶硅层130的表面的突起1(参照图1)的过程。在这种情况下，在多晶硅层130和抛光装置(CMP)之间的第二浆料52可以包括其中细颗粒被均匀分散用于机械抛光的磨料、反应物(比如用于与抛光物体化学反应的酸或碱)以及用于分散和混合磨料和反应物的超纯水。磨料可以包含，例如，二氧化硅(SiO2)、二氧化铈(CeO2)、氧化铝(Al2O3)、氧化锆(ZrO2)、氧化锡(SnO2)、氧化锰(MnO2)等。
同样地，通过抛光装置(CMP)去除形成在多晶硅层130上的突起1，有可能有助于提高多晶硅层130的均匀性，从而提高其导电性。
如图16所示，可以通过光刻过程等将多晶硅层130图案化以形成有源层131，然后可以形成覆盖有源层131和缓冲层120的第一绝缘层141。
有源层131可以具有第一高度h1，并且第一绝缘层141具有第二高度h2。第一绝缘层141可以包括，例如硅氧化物(SiOx)或硅氮化物(SiNx)。在这种情况下，在与有源层131重叠的第一绝缘层141的部分141a中，第一绝缘层141的上表面41可以升高对应于第一高度h1的一个高度。因此，与有源层131重叠的第一绝缘层141的部分141a可以对应于突起部分141a，并且第一绝缘层141的上表面41可以具有台阶。
接下来，如图17所示，可以通过抛光装置(CMP)抛光第一绝缘层141。在这种情况下，第一浆料51可以介于第一绝缘层141和抛光装置(CMP)之间，以实施第一绝缘层141的平面化过程。
随后，如图18所示，可以通过抛光装置(CMP)连续实施平面化过程以去除突起部分141a，并且可以进一步连续实施平面化过程以暴露有源层131。例如，第一浆料51可以包括亲水性抛光速率降低剂52c以降低有源层131的抛光速率，并且抛光装置(CMP)对有源层131的抛光可以受到干扰。
接下来，如图19所示，可以形成覆盖有源层131(其上表面31被暴露)和变平的第一绝缘层141的第二绝缘层142，并且可以在第二绝缘层142上形成栅极155。在第一绝缘层141和有源层131之间可以不存在台阶，并且第二绝缘层142的上表面42也可以不具有台阶。在第一绝缘层141和第二绝缘层142之间，可以形成或找到用于分开第一绝缘层141和第二绝缘层142的分界部分2。第二绝缘层142可以包括，例如，硅氧化物(SiOx)或硅氮化物(SiNx)。在一个实施方案中，第二绝缘层142可以由各种无机材料制成。第一绝缘层141和第二绝缘层142可以一起位于有源层131和栅极155之间，以使栅极155绝缘，从而起到栅极绝缘层140的作用。
同样地，通过在栅极155下方形成不具有台阶的栅极绝缘层140，有可能有助于使晶体管由于台阶的特性劣化最小化。
此外，通过去除与有源层131重叠的栅极绝缘层140的台阶，栅极绝缘层140可以容易地被图案化。因此，有可能容易地制造高分辨率晶体管显示面板。
图20图示说明表示根据另一示例性实施方式的晶体管显示面板的有源层的界面电荷捕获浓度和对比例的有源层的界面电荷捕获浓度的图。
在图20中，线A和线C分别表示其中在栅极绝缘层140的上表面形成台阶的对比例，并且它们表示有源层131的界面电荷捕获浓度相对于栅极绝缘层的厚度。如图19和图20所示，线A表示有源层131的上端部分31a的界面电荷捕获浓度，并且线C表示有源层131的下端部分31b的界面电荷捕获浓度。
线B和线D表示其中在栅极绝缘层140的上表面处没有形成台阶的示例性实施方式，并且它们表示有源层131的界面电荷捕获浓度相对于栅极绝缘层的厚度。线B表示有源层131的上端部分31a的界面电荷捕获浓度，并且线D表示有源层131的下端部分31b的界面电荷捕获浓度。
如图20所示，可以看出，示例性实施方式的有源层131(其中在栅极绝缘层140的上表面42处没有形成台阶)的界面电荷捕获浓度可以小于对比例的有源层131(其中在栅极绝缘层140的上表面42处形成台阶)的界面电荷捕获浓度。
同样地，通过去除与有源层131重叠的栅极绝缘层140的台阶，有可能有助于降低有源层131的界面电荷捕获浓度，从而防止在有源层131和栅极155之间产生异常电场。因此，有可能有助于改善晶体管的特性。
图21图示说明根据另一示例性实施方式的晶体管显示面板的截面图。
如图21所示，在栅极绝缘层140和栅极155上可以形成层间绝缘层160。然后，在层间绝缘层160上可以形成连接到有源层131的源极176和漏极177，使得完成包括栅极155、有源层131、源极176和漏极177的晶体管(TR)。接下来，可以形成覆盖层间绝缘层160、源极176和漏极177的钝化层180。然后，在钝化层180上可以形成连接到漏极177的像素电极710，以完成晶体管显示面板。
在下文中，将参照图21详细描述通过使用根据示例性实施方式的晶体管显示面板的制造方法制造的晶体管显示面板。
除了栅极绝缘层的结构之外，图21所示的示例性实施方式可以与图11所示的示例性实施方式基本上相同，因而将省略重复的描述。
如图21所示，栅极绝缘层140可以位于有源层131上。栅极绝缘层140可以包括第一绝缘层141以及接触第一绝缘层141和有源层131的第二绝缘层142。第一绝缘层141和第二绝缘层142可以被分界部分2分开或者在分界部分2处被分开。因此，第一绝缘层141和第二绝缘层142之间的分界部分2以及第二绝缘层142的上表面42可以没有台阶。同样地，与栅极155重叠的栅极绝缘层140可以没有台阶，并且有可能有助于使晶体管由于台阶的特性劣化最小化。第一绝缘层141和第二绝缘层142可以包括，例如，硅氧化物(SiOx)或硅氮化物(SiNx)。
经过总结和回顾，当由非晶硅制成的有源层通过ELA结晶时，可在有源层的晶界处形成非预期的突起。这样的突起会影响有源层的特性，并且会难以制造具有期望特性的晶体管。
根据实施方式，有可能通过同时实施有源层的平面化过程和栅极绝缘层的平面化过程来降低制造过程的数量和制造成本。
此外，可以去除有源层的突起，并且可以提高有源层的均匀性，从而提高导电性。因此，有可能改善晶体管的特性。
另外，通过去除与有源层重叠的栅极绝缘层的台阶，有可能防止在有源层和栅极之间产生异常电场。因此，有可能改善晶体管的特性。
另外，通过去除与有源层重叠的栅极绝缘层的台阶，栅极绝缘层可以容易地被图案化。因此，有可能容易地制造具有高分辨率的晶体管显示面板。
实施方式可以提供展现改善特性的晶体管显示面板。
本文已经公开了示例性实施方式，并且尽管采用了特定术语，但是仅以一般性和描述性的意义来使用和解释它们，而不是为了限制的目的。在一些情况下，如本申请提交之时本领域普通技术人员清楚的，除非另有具体说明，结合特定实施方式描述的特征、特性和/或元件可以单独使用或与结合其他实施方式描述的特征、特性和/或元件结合使用。因此，本领域技术人员将理解，在不脱离如以上权利要求书中阐述的本发明的精神和范围的情况下，可以进行形式和细节上的各种改变。

Claims (10)

1.一种晶体管显示面板的制造方法，所述方法包括：
在基板上形成多晶硅层；
通过图案化所述多晶硅层形成有源层；
形成覆盖所述基板和所述有源层的第一绝缘层；
通过使用抛光装置抛光所述第一绝缘层来暴露所述有源层；以及
形成接触所述第一绝缘层和所述有源层的第二绝缘层，
其中通过抛光所述第一绝缘层来暴露所述有源层包括在所述第一绝缘层的表面上涂布第一浆料，所述第一浆料降低所述有源层的抛光速率。
2.如权利要求1所述的晶体管显示面板的制造方法，其中通过抛光所述第一绝缘层来暴露所述有源层包括去除所述有源层的突起以使所述有源层变平。
3.如权利要求1所述的晶体管显示面板的制造方法，其中所述第一浆料包括磨料和抛光速率降低剂，所述抛光速率降低剂降低所述有源层的所述抛光速率。
4.如权利要求3所述的晶体管显示面板的制造方法，其中所述第一浆料包括与所述有源层反应的疏水性反应物。
5.如权利要求3所述的晶体管显示面板的制造方法，还包括在所述第一绝缘层的所述表面上涂布所述第一浆料之后，在所述第一绝缘层的所述表面上涂布疏水性反应物，所述疏水性反应物是与所述有源层反应的。
6.如权利要求1所述的晶体管显示面板的制造方法，其中：
所述抛光装置包括：
旋转和抛光物体的抛光部件，以及
测量所述抛光部件的摩擦力变化以控制所述抛光部件的旋转速度的抛光控制器，并且
通过抛光所述第一绝缘层来暴露所述有源层包括：
用所述抛光控制器检测所述抛光部件的旋转速度，以测量所述抛光部件的所述摩擦力变化，以及
用所述抛光控制器在所述摩擦力变化的时间点停止所述抛光部件的旋转。
7.如权利要求1所述的晶体管显示面板的制造方法，还包括在所述第二绝缘层上的与所述有源层重叠的位置处形成栅极，其中所述第一绝缘层的上表面和所述第二绝缘层的上表面平行于所述基板的表面。
8.如权利要求7所述的晶体管显示面板的制造方法，其中，所述有源层自所述基板的所述表面的高度高于所述第一绝缘层自所述基板的所述表面的高度。
9.一种晶体管显示面板，包括：
基板；
在所述基板上的缓冲层；
在所述缓冲层上的有源层，所述有源层包括多晶硅层；
与所述有源层相邻的第一绝缘层；
接触所述有源层和所述第一绝缘层的第二绝缘层；以及
在所述第二绝缘层上与所述有源层重叠的栅极，
其中：
所述第一绝缘层的上表面和所述第二绝缘层的上表面平行于所述基板的表面，并且
所述有源层自所述基板的所述表面的高度高于所述第一绝缘层自所述基板的所述表面的高度，
其中有源层的表面的粗糙度的均方根为1nm至3nm。
10.如权利要求9所述的晶体管显示面板，其中，分开所述第一绝缘层和所述第二绝缘层的分界部分在所述第一绝缘层和所述第二绝缘层之间。
CN201710690882.2A 2016-08-12 2017-08-14 晶体管显示面板及其制造方法 Active CN107731852B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0103303 2016-08-12
KR1020160103303A KR102647695B1 (ko) 2016-08-12 2016-08-12 트랜지스터 표시판 및 그 제조 방법

Publications (2)

Publication Number Publication Date
CN107731852A CN107731852A (zh) 2018-02-23
CN107731852B true CN107731852B (zh) 2023-09-12

Family

ID=59699478

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710690882.2A Active CN107731852B (zh) 2016-08-12 2017-08-14 晶体管显示面板及其制造方法

Country Status (4)

Country Link
US (1) US10199405B2 (zh)
EP (1) EP3288062B1 (zh)
KR (1) KR102647695B1 (zh)
CN (1) CN107731852B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102596210B1 (ko) 2018-05-25 2023-10-30 엘지디스플레이 주식회사 Tft 기판 및 이를 포함한 표시장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030050192A (ko) * 2001-12-18 2003-06-25 주식회사 하이닉스반도체 반도체 소자의 제조 방법
CN1806340A (zh) * 2003-06-12 2006-07-19 先进微装置公司 用于化学机械研磨平面化的双硅层鳍状场效应晶体管
CN103943630A (zh) * 2013-12-24 2014-07-23 厦门天马微电子有限公司 Tft基板及其制作方法、显示面板

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6623355B2 (en) * 2000-11-07 2003-09-23 Micell Technologies, Inc. Methods, apparatus and slurries for chemical mechanical planarization
CN1768437A (zh) * 2003-03-31 2006-05-03 佳能株式会社 有机薄膜晶体管及其制作方法
KR20060100602A (ko) 2005-03-17 2006-09-21 삼성전자주식회사 폴리실리콘 박막 트랜지스터의 제조 방법 및 그에 의해제조된 폴리실리콘 박막 트랜지스터를 포함하는 액정 표시장치
JP2008042044A (ja) * 2006-08-09 2008-02-21 Mitsubishi Electric Corp 薄膜トランジスタアレイ基板、その製造方法、及び表示装置
KR100829594B1 (ko) 2006-10-10 2008-05-14 삼성전자주식회사 화학 기계적 연마용 슬러리 조성물 및 이를 이용한 반도체메모리 소자의 제조 방법
TW200832714A (en) 2007-01-29 2008-08-01 Innolux Display Corp Fabricating method for low temperatyue polysilicon thin film
WO2009078215A1 (ja) * 2007-12-18 2009-06-25 Sharp Kabushiki Kaisha 半導体装置の製造方法及び半導体装置
KR101094280B1 (ko) * 2009-11-10 2011-12-19 삼성모바일디스플레이주식회사 유기전계발광표시장치 및 그의 제조 방법
US8951911B2 (en) 2011-03-31 2015-02-10 Applied Materials, Inc. Process for damascene structure with reduced low-k damage
KR101396252B1 (ko) 2012-06-20 2014-05-19 주식회사 케이씨텍 초기 단차 제거용 연마 슬러리 및 이를 이용하여 기판 또는 웨이퍼를 연마하는 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030050192A (ko) * 2001-12-18 2003-06-25 주식회사 하이닉스반도체 반도체 소자의 제조 방법
CN1806340A (zh) * 2003-06-12 2006-07-19 先进微装置公司 用于化学机械研磨平面化的双硅层鳍状场效应晶体管
CN103943630A (zh) * 2013-12-24 2014-07-23 厦门天马微电子有限公司 Tft基板及其制作方法、显示面板

Also Published As

Publication number Publication date
KR102647695B1 (ko) 2024-03-14
EP3288062B1 (en) 2021-04-28
US10199405B2 (en) 2019-02-05
CN107731852A (zh) 2018-02-23
EP3288062A1 (en) 2018-02-28
KR20180018974A (ko) 2018-02-22
US20180047762A1 (en) 2018-02-15

Similar Documents

Publication Publication Date Title
US10714627B2 (en) Bottom gate type thin film transistor, method of manufacturing the same, and display apparatus
CN108695362B (zh) 显示装置
JP5361249B2 (ja) 酸化物半導体を用いた薄膜トランジスタの製造方法
US20170256569A1 (en) Semiconductor device and display device and manufacturing method thereof
EP2871685A2 (en) Flexible display and manufacturing method thereof
US20100065837A1 (en) Method for manufacturing thin film transistor using oxide semiconductor and display apparatus
KR102457204B1 (ko) 박막 트랜지스터 기판 및 이를 이용한 표시장치
US9991319B2 (en) Thin film transistor, method of manufacturing the thin film transistor and flat panel display having the thin film transistor
US8237168B2 (en) Organic light emitting display device
US9000426B2 (en) Organic light-emitting display device and method of manufacturing the same
CN107978559B (zh) 显示装置及其制造方法
KR20160092132A (ko) 디스플레이 제조 방법
US20170062622A1 (en) Thin film transistor array panel and method of manufacturing the same
CN107731852B (zh) 晶体管显示面板及其制造方法
US10438976B2 (en) Display device
US11710793B2 (en) TFT substrate and display device including the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant