CN107729259A - 用于动态确定以执行读取回收操作的技术 - Google Patents

用于动态确定以执行读取回收操作的技术 Download PDF

Info

Publication number
CN107729259A
CN107729259A CN201710686812.XA CN201710686812A CN107729259A CN 107729259 A CN107729259 A CN 107729259A CN 201710686812 A CN201710686812 A CN 201710686812A CN 107729259 A CN107729259 A CN 107729259A
Authority
CN
China
Prior art keywords
memory cell
memory
read operation
thresholds
read
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710686812.XA
Other languages
English (en)
Other versions
CN107729259B (zh
Inventor
张帆
蔡宇
熊晨荣
哈曼·巴蒂亚
金炯锡
大卫·皮尼亚泰利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN107729259A publication Critical patent/CN107729259A/zh
Application granted granted Critical
Publication of CN107729259B publication Critical patent/CN107729259B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
    • G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/38—Response verification devices
    • G11C29/42—Response verification devices using error correcting codes [ECC] or parity check
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7211—Wear leveling

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Abstract

本发明公开了一种用于根据存储器的一个或多个条件来确定对存储器的读取操作的阈值数量的技术。如果存储器的读取操作的数量满足读取操作的阈值数量，则可以执行读取回收操作以保存存储在其中的数据。

Description

用于动态确定以执行读取回收操作的技术
相关申请的交叉引用
本申请要求于2016年8月11日提交的申请号为62/1373,891、代理所档案号为098645-1020600-SK037-P、名称为“基于操作条件的动态SPRD”的美国临时专利申请的优先权，该临时专利申请的全部被共同地转让并且通过引用而明确地并入本文以用于所有目的。
背景技术
固态存储器被普遍地用于包括例如消费者电子装置(例如，蜂窝电话、照相机、计算机等)的各种电子系统和企业计算系统(例如，硬盘驱动器、随机存取存储器(RAM)等)中。由于延迟、吞吐量、抗冲击性、封装和其它考虑因素，固态存储器比机械存储器存储技术或其它存储器存储技术更受欢迎。存储在固态存储器装置中的数据可能随时间劣化。为了避免所存储的数据的劣化，可以执行读取回收(reclaim)操作。读取回收操作可以将数据从存储器中的一个位置复制到另一位置，以便保留数据。然而，每个读取回收操作可能影响存储器使用寿命和/或使用系统资源。因此，在固态存储器领域需要改进。
发明内容
本文公开了一种动态地评估何时将执行读取回收操作的技术。诸如闪速存储器的存储器可以被配置成根据存储器的存储器单元的充电状态在其中存储数据。充电状态可以被读取为分别对应于每个存储器单元的电压电平。随时间的推移和/或对于操作条件，存储在存储器单元中的数据可能随时间劣化。如果存储在存储器单元中的数据充分劣化，则存储在其中的数据可能由于数据变得不可恢复而受到损坏。此外，在某些存储器构造中，对一个存储器单元执行存储器操作(例如，读取写入)可能影响其它存储器单元。为了减缓存储器劣化，存储器控制器可以被配置成对存储器的存储器单元(例如，存储器单元的块或页面)周期性地执行读取回收操作。
存储在某些存储器单元内的数据可以基于存储器单元的操作条件而劣化降级。例如，对存储器单元执行的每个读取操作可以劣化存储器单元中的每一个的各个电荷。当对存储器单元执行读取操作时，读取操作引起的劣化可能累积。因此，确定何时对存储器单元执行读取回收操作的一种技术是用于确定读取操作的阈值数量，当满足该阈值数量时，其触发执行读取回收操作。然而，各种方法可以被用于确定用于执行读取回收操作的读取操作的阈值数量。例如，读取操作的阈值数量可以被选择以解决存储器单元的最坏情况(例如，寿命终止条件)，并且可以包括错误容限以确保在足够数量的读取操作下执行读取回收操作，从而防止存储器在其寿命终止之前被劣化。
每次存储器单元被写入时，存储器单元的寿命也可能劣化。此外，由于先进的存储器制造技术(例如，减小平版印刷特征尺寸、存储器单元的三维堆叠等)，由于读取操作或写入操作导致的存储器单元的劣化可能令人恼怒。因此，每个读取回收操作可以通过从存储器单元读取和/或写入存储器单元来使存储器单元的操作寿命减少。此外，每个读取回收操作可能消耗存储器控制器资源。例如，存储器控制器的处理器、缓冲器、总线带宽的周期或控制器的其它资源可以被消耗以执行每个读取回收操作。因此，确定何时执行读取回收操作可以平衡一些(有时相对的)结果。例如，确保存储器不会由于过多的存储器读取操作而损坏可以与由于执行过多的读取回收操作而影响存储器寿命平衡。
本发明公开了用于动态地确定何时执行读取回收操作的技术。通过动态地确定何时执行读取回收操作，可以避免多余的读取回收操作，从而通过减少不必要的读取操作或写入操作并且减轻存储器控制器在存储器单元之间的不必要的移动数据的负担来提高存储器的寿命。防止存储器控制器执行不必要的读取回收操作可以提高存储器控制器的性能和/或降低存储器控制器的功耗。通过使用公开的技术，必要数量的读取回收操作可以被动态地确定并且以适当的间隔执行，从而减缓存储器单元数据损坏。
本发明公开了实施包括存储器和控制器的装置的技术。存储器可以包括被布置成使得读取存储器单元中的一个存储器单元的值包括将电压施加到存储器单元中的其它存储器单元。控制器可以被配置成确定存储器单元中的一个或多个存储器单元的一个或多个条件。控制器还可以被配置成基于一个或多个条件确定用于执行读取回收操作的读取操作的阈值数量，从而防止存储在存储器单元中一个或多个存储器单元内的值受到施加到存储器单元中的一个或多个存储器单元的一个或多个电压的损坏。控制器可以进一步被配置成确定对存储器单元中的一个或多个存储器单元执行读取操作的数量。一个或多个条件可以是独立的并且不同于读取操作的数量。控制器还可以被配置成确定读取操作的数量是否满足读取操作的阈值数量。控制器可以被配置成响应于确定读取操作的数量满足读取操作的阈值数量，执行读取回收操作。
控制器还可以被配置成响应于确定读取操作的数量不满足读取操作的阈值数量，不执行读取回收操作。控制器可以进一步被配置成从读取操作的基线数量确定读取操作的阈值数量，包括基于一个或多个条件修改读取操作的基线数量。可以基于存储器单元中的一个或多个的寿命终止预测(projection)来确定读取操作的基线数量。寿命终止预测可以基于以下情况中的至少一种：存储器单元中的一个或多个存储器单元在操作寿命内预期将经受的编程擦除周期的最坏情况数量；或者存储器单元中的一个或多个存储器单元在数据不劣化的情况下存储数据的最坏情况保持时间。
一个或多个条件可以包括一个或多个存储器单元已经受的编程和擦除周期的数量。一个或多个条件可以包括一个或多个存储器单元已经保持存储在其中的数据的值的保留时间。一个或多个条件可以包括由联接到存储器的传感器确定的温度。一个或多个条件可以包括由联接到存储器的传感器确定的湿度。存储器可以包括闪速存储器，并且读取存储器单元中的一个存储器单元的值可以包括将电压施加到闪速存储器的字线。可以针对多个存储器单元跟踪一个或多个条件和读取操作的数量，多个存储器单元包括一个或多个存储器单元。读取回收操作可以包括将值从多个存储器单元复制到其它多个存储器单元。
控制器可以进一步被配置成存储读取操作的多个阈值数量，读取操作的多个阈值数量的每一个对应于存储器单元的一个或多个条件的集合。确定读取操作的阈值数量可以包括从读取操作的阈值数量中选择读取操作的阈值数量。存储器单元可以被布置成平面阵列，其中经由行和列寻址来寻址一个或多个存储器单元。
附图说明
可以通过参照以下附图来理解各个实施例的性质和优点。在附图中，相似的部件或特征可以具有相同的附图标记。进一步地，可以通过用短划线和区分相似部件的第二标记并和附图标记一起来区分相同类型的各种部件。如果仅第一附图标记被用于说明书中，则描述适用于具有相同第一附图标记的相似部件中的任何一个，而无论第二附图标记。
图1A示出平面存储器构造的简化框图；
图1B示出图1A的平面存储器构造的特征；
图1C示出图1A的平面存储器构造的其它特征；
图2示出包括存储器单元的截面图的存储器单元的特征；
图3示出本公开的某些特征的图；
图4示出包括本公开的特征的表；
图5是示出根据某些实施例的存储器控制器的操作的简化流程图；以及
图6是示出根据本发明的可以被用于实施各个实施例的设备的简化框图。
具体实施方式
图1A示出包括平面存储器单元104的系统100。平面存储器单元104能够是可以使用沉积技术制造的二维存储器构造。如图所示，控制器102可以与平面存储器单元104接口连接。控制器102可以被配置成确定(即，读取)平面存储器单元104的一个或多个存储器单元114-130的状态。控制器102可以被配置成写入存储器单元114-130中的一个或多个。可以并行地并且以任意组合执行读取操作和写入操作。虽然未示出，控制器102可以经由总线(例如，外围组件接口(PCI))与中央处理单元(CPU)接口连接。控制器102可以包括处理器(x86、ARM等)、缓冲器、驱动器、可编程逻辑装置、专用集成电路(ASIC)等。控制器102可以与存储器(未示出)接口连接以加载和/或实施固件或其它指令，当控制器102执行该固件或其它指令时，控制器102可以配置成在平面存储器单元104和外部装置之间提供接口。
平面存储器单元104可以包括例如闪速存储器。为了确定由闪速存储器单元存储的值，控制器102可以引起存储器单元的电压。如果闪速存储器单元在施加电压之后导通，则控制器102可以确定闪速存储器单元存储了值。作为简单的示例，闪速存储器单元的关闭状态可以表示存储器单元存储逻辑1。如果存储器单元在施加电压时不导通，则控制器102可以确定存储器单元存储了逻辑0。某些闪速存储器单元可以被用于存储一些状态中的一种。例如，闪速存储器单元可以存储3种、4种、8种或其它数量的状态。作为一个示例，当施加特定阈值电压时，闪速存储器单元可以导通。例如，0.5V阈值可以对应于八种状态中的第二状态。在该示例中，如果0.5V或更高电压被施加到存储器单元，则存储第二状态的闪速存储器单元可以导通。类似地，0.8V阈值可以对应于八种示例状态中的第三状态。这样，如果0.8V或更高电压被施加到闪速存储器单元，则存储第三状态的闪速存储器单元可以导通。
控制器102可以被配置成依次施加电压，例如以确定闪速存储器单元的状态。例如，控制器102可以经由数模转换器施加增加的电压。当电压被增加以确定存储器单元的状态时，控制器102还可以确定何时特定存储器单元导通。
例如当设置在平面存储器单元104内的存储器单元的数量增加时，存储器构造内的存储器单元(例如，平面存储器单元104)的可寻址性可能变得很耗时。例如，用于寻址存储器单元114-130中的每一个的一个控制模式可以是在控制器102和存储器单元114-130中的每一个之间提供相应的唯一控制线。然而，这种模式可能导致大量不必要的寻迹、驱动、读出等。如图所示，行和列寻址可以被用于确定平面存储器单元104的具体存储器单元的值。例如，控制线106a-c和110可以用作列驱动器(其也可以被称为位线)。控制线110可以是公共地线。当控制线106a被驱动时，电压可以被施加到存储器单元114、120和126。类似地，存储器单元116、122和128可以由控制线106b通电，并且存储器单元118、124和130可以由控制线106c通电。控制线112a-112c可以被认为是行驱动器(或字线)。当控制线112a被通电时，存储器单元114、116和118可以被通电。类似地，控制线112b可以对应于存储器单元120、122和124并使其通电，并且控制线112c可对应于存储器单元126、128和130并使其通电。
读出放大器132、134和136可以经由控制线108a-108c连接到各个存储器单元。注意到在某些实施例中，读出放大器132-136可以被集成到控制器102中。作为示例使用情况，控制器102可以执行读取操作以确定存储器单元120的状态。这样，控制器102可以顺序地提供一个或多个阈值电压(如本文公开的关于多状态存储器单元)以确定存储器单元120的状态。如果存储器单元120是闪速存储器单元并且对应于一个或多个阈值电压中的一个而导通，则可以通过将各种电压施加到存储器单元120来确定存储器单元120的状态。然而，如图所示，存储器单元114和126可以沿着控制线(位线)106a与存储器单元120串联。为了防止存储器单元114和126干扰存储器单元120的读取操作，可以利用选择的参考电压使控制线(字线)112a和112c通电，以确保存储器单元114和126导通，而不管其中存储的值。以这种方式，即使存储器单元126和114可以与控制线106a和读出放大器132之间的存储器单元120电串联，也可以通过读出放大器132仅对存储器单元120确定存储器单元120的状态。
图1A还示出传感器单元138，其可以包括例如可用于确定存储器单元114-130经受的环境的一个或多个方面的温度传感器、湿度传感器、冲击传感器或其它环境传感器中的一个或多个。当环境条件改变时，环境信息可以被用于表征和/或调整用于对存储器单元114-130执行读取回收操作的阈值。
图1B示出与访问系统100的存储器单元114-130有关的一些特征。如本文所公开的，从存储器单元120读取值可以包括将电压施加到存储器单元114-118和/或存储器126-130。例如，为了确定存储在闪速存储器单元内的数据，读取参考电压可以被施加到对应于该单元的晶体管。如果读取参考电压高于与存储在其中的数据的值相对应的电压，则晶体管可以导通(即，被接通)。读取参考电压可以被施加到例如可以将读取的参考电压施加到存储器单元114、120和126中的每一个的控制线106a(例如，位线)。读出放大器132可以读取由存储器单元114、120和126导通的电压，以确定存储器单元是否导通。为了将存储器单元120与存储器单元114和126隔离，确保存储器单元114和126导通的电压(即，通过电压)可以被施加到存储器单元114和126。
值得注意的是，存储器单元114和126可能不是读取操作的目标，然而通过电压可以被施加到存储器单元114和126以确定存储器单元120的值。控制线112a(例如，字线)可以被配置成在存储器单元114上施加通过电压(其也可以在存储器单元116和118上引起电压)。类似地，控制线112c(例如，字线)可以被配置成在存储器单元126上施加通过电压(其也可以在存储器单元128和130上引起电压)。在图示中，通过使存储器单元114-118和126-130呈灰色来示出该效果。
向存储器单元114和126施加通过电压可以在对应于存储器单元114和126的晶体管内引起电隧穿(tunneling)，这可能使得确定存储在其中的数据的值所需的电压发生改变。因此，读取闪速存储器的存储单元内的一个存储器单元的值可能干扰相邻存储器单元的单元内容。由于晶体管由于工艺技术的改进而变得越来越微小，因此晶体管氧化物可以变得更薄，这可以进一步增加由于向存储器单元施加电压而导致的对干扰的敏感性。此外，当电压被施加到存储器单元时，干扰可能累积。
图1C示出系统100的另外的特征。如图所示，平面存储器单元104可以是较大存储器构造(例如，存储器电路集成的电路管芯或封装)内的存储器单元114-130的逻辑配置或物理配置。存储器单元140可以是存储器单元142-156的逻辑配置或物理配置。平面存储器单元104和存储器单元140可以均为三维存储器构造内的存储器单元的层、存储器单元的页面、存储器单元的块或其它。在读取回收操作期间，存储在平面存储器单元104内的数据的值可以被复制到存储器单元140。通过确定例如存储器单元140不存储数据或存储陈旧数据和/或存储器单元140包含足够的存储容量以接收存储在平面存储器单元104内的数据来选择将数据写入存储器单元140。因此，当确定读取回收操作对于平面存储器单元104是期望的时，控制器102可以选择存储器单元140，读取包含在平面存储器单元104内的数据，并且将数据写入存储器单元140。然后，平面存储器单元104可以被擦除和/或被标记为陈旧。
图2示出存储器构造200的一些不同视图。图202包括可以对应于图1A至图1C的特征的存储器单元的假设(notional)配置。例如，图202的BL1-BL3可以是可以对应于控制线106a-106c的位线。WL<0>至WL<N>可以是可对应于控制线112a-112c的字线。读出放大器可对应于读出放大器132-136。诸如晶体管208的晶体管均可对应于平面存储器单元104中的一个。晶体管中的每一个可以存储多个值作为相应的模拟电压。例如，存储器单元中的每一个可以存储四个值中的一个并且可以表示为两位值(例如，0b00、0b01、0b10或0b11)。因此，存储在存储器单元中的数据可以由相应的最低有效位(LSB)和最高有效位(MSB)表示。字线的LSB和MSB可以形成相应的LSB页面或MSB页面。如图所示，页面-0可以形成WL<0>的LSB页面，页面-2可以形成WL<0>的MSB，页面-1可以形成WL<1>的LSB等。如本文所公开的，读取参考电压的各个值可以应用于相应的字线，以便确定存储在LSB页面或MSB页面中的数据的相应值。
如图所示，使得晶体管导通的电压(Vpass)可以被施加到WL<N>、WL<2>和WL<0>。具有施加的Vpass的晶体管的状态由图204示出。图中示出示例性NAND闪速存储器，其可以包括浮动栅极晶体管，该浮动栅极晶体管具有连接到字线的控制栅极(CG)以及连接到相邻存储器单元的源极和漏极。存储在浮动栅极中的电荷量可以确定晶体管的阈值电压以使晶体管导通，并且因此确定存储在其中的值。如图204所示，Vpass可以引起隧道以形成通过源极和漏极之间的衬底。如图206所示，参考电压(例如，Va、Vb和Vc)可以被施加到浮动栅极(FG)的CG。如果参考电压足够，隧道(类似于隧道210)可以通过衬底被引起并且浮动栅极可以导通。
可以通过将单个参考电压(例如，Vb)引到字线来读取LSB页面。如果字线的晶体管导通，则相应的读出放大器可以确定晶体管处于由晶体管存储的数据包括设置的LSB的状态。以类似的方式，逐渐升高的参考电压可以被施加到字线以确定MSB页面。然而，根据存储器的配置，可能需要施加两个电压以确定是否设置晶体管的MSB。例如，可以施加在接地参考电压和Vb之间的电压，并且依次地，施加在Vb和Vpass之间的电压。根据晶体管是否在施加各种参考电压时导通，可以确定晶体管的LSB和MSB。
在通过可以在浮动栅极和相应的衬底之间产生电隧穿的福勒-诺德海姆(Fowler-Nordheim(FN))隧穿效应的读取操作或写入操作期间，电荷可以被注入到浮动栅极中。FN隧道可以由通过隧道的电场触发，并且可以与施加到CG的电压和存储在浮动栅极中的电荷量成比例。如本文所公开的，在读取操作期间，可以在除了正被读取的存储器单元之外的存储器单元(例如，当读取如图1B所示的存储器单元120-124时的存储器单元114-118和126-130)上引起电压。
图3示出说明本公开的特征的图300。图表300包括表示在对存储器单元组执行一定数量的读取操作以区分存储器条件之后的错误率的曲线的一些线的斜率。如本文所公开的，读取操作可以在除了将被读取的目标存储器单元以外的存储器单元上引起电压，可能将错误引到存储器中。所示的存储器条件是对存储器单元组已经执行的编程/擦除周期(PEC)。如图所示，增加的PEC可能导致存储器变得对读取操作引起的错误更敏感。此外，导致不可接受的错误率的读取操作的数量的斜率可以根据存储器单元组已经经受的PEC的数量而变化。
如果错误率超过存储器控制器引起错误的能力，则错误率可能变得不可接受。例如，错误码校正(ECC)技术可以被用于减缓一些存储器错误。然而，由读取操作引入的错误的数量可能超过可以使用ECC技术减缓的可接受的错误率。如图所示，给定可接受的误差率为0.15％，已经经受15K个PEC的存储器单元组可能对在4K次读取操作之后的读取操作引入的错误敏感。在经受仅10K个PEC之后的存储器单元的相同组可能能够在不可接受的数量的错误被引入之前经受70K次读取操作。因此，如图所示，根据存储器已经经受的PEC的数量，可以用于确定存储器在不遭遇由读取操作引起的不可接受的高错误率的情况下可能经受的读取操作的数量(例如，读取操作的阈值数量)。
图4示出可以包括本公开的特征的表400。例如，表400可以包括每个表示保留时间的列。保留时间可以指示存储器单元已经保留数据值的时间量(例如，经由电荷)。表400可以包括每个表示相应数量的PEC的行。表可以包括用于相应条件(例如，PEC周期和/或保留时间)的阈值读取操作402-440的数量的各种值。并且，如图所示，附加层442和444可以被包括在可以对应于存储器单元的另一条件的表400的另一维度446中。层442和444可以包括例如存储器单元经受的湿度或温度。例如，可以经由传感器单元138的传感器来确定湿度或温度。其它示例性条件可以包括例如存储器已经经受的物理冲击的数量或辐射量、制造工艺、制造的存储器的批号或其它条件。
例如，可以在最终组装之前制造和测试存储器芯片，以确定存储器对通过读取操作引入的错误的敏感性的级别。敏感性的级别可以在存储器内编码。诸如控制器102的控制器可以基于敏感性的编码级别来确定在执行读取回收操作之前可以对存储器执行的读取操作的数量，以防止存储在存储器中的数据的不可接受的高错误率。在某些实施例中，可以通过诸如控制器102的控制器来测试存储器，以在引起不可接受的高错误率之前测试和确定存储器可以经受的读取操作的数量。
表400可以由控制器存储并访问。通过存储表400，读取操作数量的若干参考值可以被存储。这可以防止例如与控制器相关联的开销在触发读取回收操作之前计算读取操作的数量。在某些实施例中，表400可以被用于存储可以基于存储器的一个或多个操作条件来调整的基线值。
图5是示出根据本公开的某些实施例的用于确定是否执行读取回收操作的方法的简化流程图500。例如，可以通过控制器102实施流程图500的技术。例如，可以在初始启动固态硬盘驱动器或其它存储器装置时启动流程图500的技术。在502中，可以确定存储器的存储器单元中的一个或多个的一个或多个条件。如本文所公开的，可以通过例如联接到控制器的传感器来实时地确定一个或多个条件。例如，还可以通过测试存储器和/或读取指示存储器的条件的值来确定条件。在504中，基于一个或多个条件，可以确定读取操作的阈值数量。例如，可以从表(诸如表400)读出读取操作的阈值数量。读取操作的阈值数量可以由控制器计算或者可以是存储的参考值和计算的组合。在506中，可以确定对一个或多个存储器单元执行的读取操作的数量。在508中，如果读取操作的数量满足阈值，则可以作出确定。否则，表500的方法可以结束。如果如此，则在506中可以执行读取回收操作。
图6是示出可以被用于实施根据本发明的各个实施例的设备的简化框图。图6仅是结合本发明的实施例的说明并且不限制如权利要求所述的本发明的范围。本领域普通技术人员将认识到其它变化、变型和可选方案。在一个实施例中，计算机系统600通常包括监视器610、计算机620、用户输出装置630、用户输入装置640、通信接口650等
如图6所示，计算机620可以包括经由总线子系统690与多个外围装置通信的处理器660。这些外围装置可以包括用户输出装置630、用户输入装置640、通信接口650以及诸如随机存取存储器(RAM)670和磁盘驱动器680的存储子系统。
用户输入装置640可以包括用于向计算机系统620输入信息的所有可能类型的装置和机制。这些装置和机制可以包括键盘、小键盘、结合到显示器中的触摸屏、诸如语音识别系统的音频输入装置、麦克风和其它类型的输入装置。在各个实施例中，用户输入装置640通常被实现为计算机鼠标、轨迹球、轨迹板、操纵杆、无线遥控器、绘图板、语音命令系统、视线跟踪系统等。用户输入装置640通常允许用户通过经由诸如点击按钮等的命令来选择出现在监视器610上的对象、图标、文本等。
用户输出装置630包括用于从计算机系统620输出信息的所有可能类型的装置和机制。这些装置和机制可以包括显示器(例如，监视器610)、诸如音频输出装置的非视觉显示器等。
通信接口650提供与其它通信网络和装置的接口。通信接口650可以用作从其它系统接收数据和向其它系统传输数据的接口。通信接口650的实施例通常包括以太网卡、调制解调器(电话、卫星、电缆、ISDN)、(异步)数字用户线(DSL)单元、火线接口、USB接口等。例如，通信接口650可以联接到计算机网络、火线总线等。在其它实施例中，通信接口650可以物理地集成在计算机620的主板上，并且可以是诸如软DSL的软件程序等。
在各个实施例中，计算机系统600还可以包括使得在诸如HTTP协议、TCP/IP协议、RTP/RTSP协议等的网络上能够通信的软件。在本发明的可选实施例中，也可以使用例如IPX、UDP等的其它通信软件和传输协议。在一些实施例中，计算机620包括来自英特尔(Intel)的一个或多个至强(Xeon)微处理器作为处理器660。进一步地，在一个实施例中，计算机620包括基于UNIX的操作系统。
RAM 670和磁盘驱动器680是被配置成存储诸如本发明的实施例的包括可执行计算机代码、人类可读代码等的数据的有形存储介质的示例。其它类型的有形存储介质包括软盘、可移动硬盘、诸如CD-ROM、DVD和条形码的光学存储介质、诸如闪速存储器的半导体存储器、只读存储器(ROM)、电池支持的易失性存储器、网络存储装置等。RAM670和磁盘驱动器680可以被配置成存储提供本发明的功能的基本编程和数据构造。
提供本发明的功能的软件代码模块和指令可以被存储在RAM 670和磁盘驱动器680中。这些软件模块可以由处理器660执行。RAM 670和磁盘驱动器680还可以提供用于存储根据本发明使用的数据的存储库。
RAM 670和磁盘驱动器680可以包括多个存储器，其包括用于在编程执行期间存储指令和数据的主随机存取存储器(RAM)和其中存储固定的非暂时性指令的只读存储器(ROM)。RAM 670和磁盘驱动器680可以包括为编程和数据文件提供持久(非易失性)存储的文件存储子系统。RAM 670和磁盘驱动器680还可以包括诸如可移动闪速存储器的可移动存储系统。
总线子系统690提供使计算机620的各种部件和子系统按预期彼此通信的机制。虽然总线子系统690被示意性地示出为单个总线，但是总线子系统的可选实施例可以利用多个总线。
图6是能够实施本发明的计算机系统的代表。对于本领域普通技术人员显而易见的是，许多其它硬件和软件配置适于与本发明一起使用。例如，计算机可以是台式、便携式、机架安装或平板配置。另外，计算机可以是一系列联网计算机。进一步地，想到使用诸如PentiumTM或ItaniumTM微处理器、来自超微半导体公司(Advanced Micro Devices，Inc.)的OpteronTM或AthlonXPTM微处理器等的其它微处理器。进一步地，可以想到诸如来自微软公司(Microsoft Corporation)的 等、来自太阳微系统公司(Sun Microsystems)的Solaris、LINUX、UNIX等的其它类型的操作系统。在其它实施例中，上述技术可以在芯片或辅助处理板上实施。
本发明的各个实施例可以以软件或硬件或两者的组合的形式实施。逻辑可以作为指令的集合被存储在计算机可读或机器可读的非暂时性存储介质中，该指令的集合适于引导计算机系统的处理器执行本发明的实施例中公开的步骤的集合。逻辑可以形成适于引导信息处理装置执行在本发明的实施例中公开的一组步骤的计算机编程产品的部分。基于本文提供的公开内容和教导，本领域普通技术人员将理解实现本发明的其它方式和/或方法。
本文描述的数据结构和代码可以部分地或完全地存储在计算机可读存储介质和/或硬件模块和/或硬件设备上。计算机可读存储介质包括但不限于易失性存储器、非易失性存储、诸如磁盘驱动器、磁带、CD(光盘)、DVD(数字通用光盘或数字视频光盘)的磁性存储装置和光学存储装置、或能够存储代码和/或数据的现在已知或以后开发的其它介质。本文描述的硬件模块或设备包括但不限于专用集成电路(ASIC)、现场可编程门阵列(FPGA)、专用或共享处理器和/或现在已知或以后开发的其它硬件模块或设备。
本文描述的方法和进程可以部分地或完全实施为存储在计算机可读存储介质或装置中的代码和/或数据，使得当计算机系统读取并执行代码和/或数据时，计算机系统执行相关的方法和进程。方法和进程也可以部分或完全实施在硬件模块或设备中，使得当硬件模块或设备被激活时，其执行相关的方法和进程。本文公开的方法和进程可以使用代码、数据和硬件模块或设备的组合来体现。
虽然为了清楚理解的目的已经详细地描述前述实施例，但本发明不限于所提供的细节。存在实施本发明的许多可选方法。所公开的实施例是说明性的而不是限制性的。

Claims (20)

1.一种装置，其包括：
存储器，其包括存储器单元，所述存储器单元被布置成使得读取所述存储器单元中的一个存储器单元的值包括将电压施加到所述存储器单元中的其它存储器单元；
控制器，其联接到所述存储器，所述控制器被配置成：
确定所述存储器单元中的一个或多个存储器单元的一个或多个条件；
基于所述一个或多个条件确定用于执行读取回收操作的读取操作的阈值数量，从而防止存储在所述存储器单元中一个或多个存储器单元内的值受到施加到所述存储器单元中的一个或多个存储器单元的一个或多个电压的损坏；
确定对所述存储器单元中的一个或多个存储器单元执行所述读取操作的数量，其中所述一个或多个条件是独立的并且不同于所述读取操作的数量；
确定所述读取操作的数量是否满足所述读取操作的阈值数量；以及
响应于确定所述读取操作的数量满足所述读取操作的阈值数量，执行所述读取回收操作。
2.根据权利要求1所述的装置，其中所述控制器进一步被配置成：
响应于确定所述读取操作的数量不满足所述读取操作的阈值数量，不执行所述读取回收操作。
3.根据权利要求1所述的装置，其中所述控制器进一步被配置成：
从所述读取操作的基线数量确定所述读取操作的阈值数量，包括基于所述一个或多个条件修改所述读取操作的基线数量。
4.根据权利要求3所述的装置，其中基于所述存储器单元中的一个或多个存储器单元的终止寿命预测来确定所述读取操作的基线数量。
5.根据权利要求4所述的装置，其中所述终止寿命预测基于以下情况中的至少一种：
所述存储器单元中的一个或多个存储器单元在操作寿命内预期将经受的编程擦除周期的最坏情况数量；或者
所述存储器单元中的一个或多个存储器单元在数据不劣化的情况下存储所述数据的最坏情况保持时间。
6.根据权利要求1所述的装置，其中所述一个或多个条件包括所述一个或多个存储器单元已经受的编程和擦除周期的数量。
7.根据权利要求1所述的装置，其中所述一个或多个条件包括所述一个或多个存储器单元已经保持存储在其中的数据的值的保留时间。
8.根据权利要求1所述的装置，其中所述一个或多个条件包括由联接到所述存储器的传感器确定的温度。
9.根据权利要求1所述的装置，其中所述一个或多个条件包括由联接到所述存储器的传感器确定的湿度。
10.根据权利要求1所述的装置，其中所述存储器是闪速存储器；以及
其中读取所述存储器单元中的一个存储器单元的值包括将电压施加到所述存储器单元中的其它存储器单元，包括将电压施加到所述闪速存储器的字线。
11.根据权利要求1所述的装置，其中针对多个所述存储器单元跟踪所述一个或多个条件和所述读取操作的数量，所述多个存储器单元包括所述一个或多个存储器单元。
12.根据权利要求11所述的装置，其中所述读取回收操作包括将值从所述多个存储器单元复制到其它多个所述存储器单元。
13.根据权利要求1所述的装置，其中所述控制器进一步被配置成：
存储所述读取操作的多个阈值数量，所述读取操作的多个阈值数量中的每一个对应于所述存储器单元的一个或多个条件的集合；以及
其中确定所述读取操作的阈值数量包括从所述读取操作的多个阈值数量中选择所述读取操作的阈值数量。
14.根据权利要求1所述的装置，其中所述存储器单元被布置成平面阵列，其中经由行和列寻址来寻址所述一个或多个存储器单元。
15.一种非暂时性计算机可读介质，其存储指令，当通过一个或多个处理器执行所述指令时，所述指令使得所述一个或多个处理器执行以下步骤：
确定存储器的存储器单元中的一个或多个存储器单元的一个或多个条件，所述存储器单元被布置成使得读取所述存储器单元中的一个存储器单元的值包括将电压施加到所述存储器单元中的其它存储器单元；
基于所述一个或多个条件确定用于执行读取回收操作的读取操作的阈值数量，从而防止存储在所述存储器单元中一个或多个存储器单元内的值受到施加到所述存储器单元中的一个或多个存储器单元的一个或多个电压的损坏；
确定对所述存储器单元中的一个或多个存储器单元执行所述读取操作的数量，其中所述一个或多个条件是独立的并且不同于所述读取操作的数量；
确定所述读取操作的数量是否满足所述读取操作的阈值数量；以及
响应于确定所述读取操作的数量满足所述读取操作的阈值数量，执行所述读取回收操作。
16.根据权利要求15所述的非暂时性计算机可读介质，其中所述指令进一步使得所述一个或多个处理器在所述一个或多个存储器单元的操作期间确定与所述一个或多个条件中的一个各自对应的一个或多个值。
17.根据权利要求15所述的非暂时性计算机可读介质，其中所述存储器是闪速存储器；以及
其中读取所述存储器单元中的一个存储器单元的值包括将电压施加到所述存储器单元中的其它存储器单元包括将电压施加到所述闪速存储器的字线。
18.一种方法，其包括：
确定存储器的存储器单元中的一个或多个存储器单元的一个或多个条件，所述存储器单元被布置成使得读取所述存储器单元中的一个存储器单元的值包括将电压施加到所述存储器单元中的其它存储器单元；
基于所述一个或多个条件确定用于执行读取回收操作的读取操作的阈值数量，从而防止存储在所述存储器单元中一个或多个存储器单元内的值受到施加到所述存储器单元中的所述一个或多个存储器单元的一个或多个电压的损坏；
确定对所述存储器单元中的一个或多个存储器单元执行所述读取操作的数量，其中所述一个或多个条件是独立的并且不同于所述读取操作的数量；
确定所述读取操作的数量是否满足所述读取操作的阈值数量；以及
响应于确定所述读取操作的数量满足所述读取操作的阈值数量，执行所述读取回收操作。
19.根据权利要求18所述的方法，其进一步包括在所述一个或多个存储器单元的操作期间动态地确定与所述一个或多个条件中的一个各自对应的一个或多个值。
20.根据权利要求18所述的方法，其中所述存储器是闪速存储器；以及
其中读取所述存储器单元中的一个存储器单元的值包括将电压施加到所述存储器单元的其它存储器单元，包括将电压施加到所述闪速存储器的字线。
CN201710686812.XA 2016-08-11 2017-08-11 用于动态确定以执行读取回收操作的存储器装置及方法 Active CN107729259B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201662373891P 2016-08-11 2016-08-11
US62/373,891 2016-08-11
US15/495,590 2017-04-24
US15/495,590 US10049757B2 (en) 2016-08-11 2017-04-24 Techniques for dynamically determining performance of read reclaim operations

Publications (2)

Publication Number Publication Date
CN107729259A true CN107729259A (zh) 2018-02-23
CN107729259B CN107729259B (zh) 2021-03-30

Family

ID=61160311

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710686812.XA Active CN107729259B (zh) 2016-08-11 2017-08-11 用于动态确定以执行读取回收操作的存储器装置及方法

Country Status (3)

Country Link
US (1) US10049757B2 (zh)
CN (1) CN107729259B (zh)
TW (1) TWI712044B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113571120A (zh) * 2020-04-29 2021-10-29 美光科技公司 基于错误率变化型式在编程擦除循环期间对数据单元的选择性采样
CN114121106A (zh) * 2020-08-28 2022-03-01 爱思开海力士有限公司 存储器系统、存储器控制器及其操作方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019053415A (ja) * 2017-09-13 2019-04-04 東芝メモリ株式会社 メモリシステム、その制御方法及びプログラム
US10691536B2 (en) 2017-09-22 2020-06-23 SK Hynix Inc. Method to select flash memory blocks for refresh after read operations
KR20220049397A (ko) * 2020-10-14 2022-04-21 삼성전자주식회사 메모리 장치, 이를 포함하는 스토리지 장치 및 스토리지 장치의 동작 방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101689085A (zh) * 2007-06-21 2010-03-31 吉田健治 卡面的读取、命令执行方法
CN102799423A (zh) * 2011-05-27 2012-11-28 深圳市金蝶中间件有限公司 Jsf中执行动态方法的方法及装置
US20130031443A1 (en) * 2011-07-28 2013-01-31 Samsung Electronics Co., Ltd. Method of operating memory controller, and memory system, memory card and portable electronic device including the memory controller
US20150242143A1 (en) * 2014-02-21 2015-08-27 Samsung Electronics Co., Ltd. Flash memory system and method controlling same

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100102925A (ko) * 2009-03-12 2010-09-27 삼성전자주식회사 리드 리클레임 신호를 발생하는 불휘발성 메모리 장치 및 이를 포함하는 메모리 시스템
US8719652B2 (en) 2009-05-12 2014-05-06 Stec, Inc. Flash storage device with read disturb mitigation
US7818525B1 (en) 2009-08-12 2010-10-19 Texas Memory Systems, Inc. Efficient reduction of read disturb errors in NAND FLASH memory
KR101678909B1 (ko) * 2009-09-17 2016-11-23 삼성전자주식회사 플래시 메모리 시스템 및 그것의 소거 리프레쉬 방법
US9195588B2 (en) * 2010-11-02 2015-11-24 Hewlett-Packard Development Company, L.P. Solid-state disk (SSD) management
US8806106B2 (en) * 2010-11-12 2014-08-12 Seagate Technology Llc Estimating wear of non-volatile, solid state memory
US9146855B2 (en) * 2012-01-09 2015-09-29 Dell Products Lp Systems and methods for tracking and managing non-volatile memory wear
US8938630B2 (en) * 2012-07-30 2015-01-20 Micron Technology, Inc. Apparatus power control
KR102025263B1 (ko) * 2012-10-05 2019-09-25 삼성전자주식회사 메모리 시스템 및 그것의 읽기 교정 방법
US8930778B2 (en) 2012-11-15 2015-01-06 Seagate Technology Llc Read disturb effect determination
KR102025193B1 (ko) * 2013-02-19 2019-09-25 삼성전자주식회사 메모리 컨트롤러 및 그것의 동작 방법, 메모리 컨트롤러를 포함하는 메모리 시스템
KR102085127B1 (ko) * 2013-11-13 2020-04-14 삼성전자주식회사 메모리 컨트롤러의 구동 방법 및 메모리 컨트롤러에 의해서 제어되는 비휘발성 메모리 장치
KR20150100076A (ko) * 2014-02-24 2015-09-02 삼성전자주식회사 메모리로 커맨드를 이슈하는 커맨드 이슈 방법 및 메모리의 커맨드 처리 방법
KR20150140496A (ko) * 2014-06-05 2015-12-16 삼성전자주식회사 실시간 데이터 복구를 위한 리드 리클레임 방법 및 그에 따른 메모리 시스템
KR102318561B1 (ko) * 2014-08-19 2021-11-01 삼성전자주식회사 스토리지 장치, 스토리지 장치의 동작 방법
KR102128406B1 (ko) * 2014-09-26 2020-07-10 삼성전자주식회사 스토리지 장치 및 스토리지 장치의 동작 방법
KR102229024B1 (ko) * 2014-12-03 2021-03-17 삼성전자주식회사 스스로 에러를 검출하고 로그를 저장할 수 있는 데이터 저장 장치와 이를 포함하는 시스템
US10503431B2 (en) * 2014-12-22 2019-12-10 Sandisk Technologies Llc Trade-off adjustments of memory parameters based on memory wear or data retention
KR102250423B1 (ko) * 2015-01-13 2021-05-12 삼성전자주식회사 불휘발성 메모리 시스템 및 그것의 동작 방법
KR102277521B1 (ko) * 2015-01-23 2021-07-16 삼성전자주식회사 저장 장치 및 그것의 리드 리클레임 및 읽기 방법
US9582192B2 (en) * 2015-02-06 2017-02-28 Western Digital Technologies, Inc. Geometry aware block reclamation
US20170161202A1 (en) * 2015-12-02 2017-06-08 Samsung Electronics Co., Ltd. Flash memory device including address mapping for deduplication, and related methods
KR102437591B1 (ko) * 2015-12-03 2022-08-30 삼성전자주식회사 불휘발성 메모리 시스템의 동작 방법 및 메모리 컨트롤러의 동작 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101689085A (zh) * 2007-06-21 2010-03-31 吉田健治 卡面的读取、命令执行方法
CN102799423A (zh) * 2011-05-27 2012-11-28 深圳市金蝶中间件有限公司 Jsf中执行动态方法的方法及装置
US20130031443A1 (en) * 2011-07-28 2013-01-31 Samsung Electronics Co., Ltd. Method of operating memory controller, and memory system, memory card and portable electronic device including the memory controller
US20150242143A1 (en) * 2014-02-21 2015-08-27 Samsung Electronics Co., Ltd. Flash memory system and method controlling same

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
刘银萍等: "基于FPGA的固态存储器信号处理单元设计与验证", 《航天电子军民融合论坛暨第十四届学术交流会优秀论文集》 *

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113571120A (zh) * 2020-04-29 2021-10-29 美光科技公司 基于错误率变化型式在编程擦除循环期间对数据单元的选择性采样
CN114121106A (zh) * 2020-08-28 2022-03-01 爱思开海力士有限公司 存储器系统、存储器控制器及其操作方法

Also Published As

Publication number Publication date
US10049757B2 (en) 2018-08-14
TW201818417A (zh) 2018-05-16
CN107729259B (zh) 2021-03-30
TWI712044B (zh) 2020-12-01
US20180047456A1 (en) 2018-02-15

Similar Documents

Publication Publication Date Title
CN107729259A (zh) 用于动态确定以执行读取回收操作的技术
US11334294B2 (en) Microcontroller architecture for non-volatile memory
US10622075B2 (en) Hybrid microcontroller architecture for non-volatile memory
US10908817B2 (en) Signal reduction in a microcontroller architecture for non-volatile memory
KR102449196B1 (ko) 비휘발성 메모리 장치 및 비휘발성 메모리 장치의 프로그램 방법
US8751735B2 (en) Protection against data corruption for multi-level memory cell (MLC) flash memory
US11500562B2 (en) Memory system, memory controller, and operation method thereof utilizing at least first and second operational modes
CN110111832B (zh) 半导体存储器装置及其操作方法
CN110648708B (zh) 半导体存储器装置、其操作方法以及存储器系统
CN110047549A (zh) 存储器系统及其操作方法
KR20160050394A (ko) 메모리 시스템 및 상기 메모리 시스템의 동작 방법
CN109545261A (zh) 在读取操作后选择用于刷新的闪速存储块的方法
KR20140118555A (ko) 메모리 시스템 및 그것의 액세스 성능 조절 방법
KR20220089854A (ko) Ufs 장치 및 ufs 장치의 동작 방법
KR20220032268A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법
KR20210017181A (ko) 메모리 시스템, 메모리 컨트롤러 및 동작 방법
CN115857797A (zh) 存储器控制器和存储设备
US11307942B2 (en) Memory system, memory controller and method for operating memory controller
CN112445726A (zh) 存储器系统、存储器控制器及操作方法
CN107731253A (zh) 用于三维存储器构造的基于层的存储器控制器优化
US20240078042A1 (en) Storage device determining a policy for fetching commands from a plurality of command queues, and method thereof
US11775203B2 (en) Storage device including nonvolatile memory device and method of operating the same
EP3971898A1 (en) Flash memory having improved performance as a consequence of program direction along a flash storage cell column
US20240202090A1 (en) Storage device for storing temperature log information according to temperature storage level and operating method thereof
US20240143216A1 (en) Storage device managing metadata memory blocks each storing metadata units, and method of operating the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant