CN107710626B - 用于差分信号和共模信号的adc设计 - Google Patents

用于差分信号和共模信号的adc设计 Download PDF

Info

Publication number
CN107710626B
CN107710626B CN201680039218.5A CN201680039218A CN107710626B CN 107710626 B CN107710626 B CN 107710626B CN 201680039218 A CN201680039218 A CN 201680039218A CN 107710626 B CN107710626 B CN 107710626B
Authority
CN
China
Prior art keywords
input
signal
generate
adc
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680039218.5A
Other languages
English (en)
Other versions
CN107710626A (zh
Inventor
R·R·帕图酷睿
J·文卡塔拉曼
P·S·提拉格纳纳姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Priority claimed from PCT/US2016/031149 external-priority patent/WO2016179471A1/en
Publication of CN107710626A publication Critical patent/CN107710626A/zh
Application granted granted Critical
Publication of CN107710626B publication Critical patent/CN107710626B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/483—Details of pulse systems
    • G01S7/486—Receivers
    • G01S7/4865—Time delay measurement, e.g. time-of-flight measurement, time of arrival measurement or determining the exact position of a peak
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S17/00—Systems using the reflection or reradiation of electromagnetic waves other than radio waves, e.g. lidar systems
    • G01S17/88—Lidar systems specially adapted for specific applications
    • G01S17/89—Lidar systems specially adapted for specific applications for mapping or imaging
    • G01S17/894—3D imaging with simultaneous measurement of time-of-flight at a 2D array of receiver pixels, e.g. time-of-flight cameras or flash lidar
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01S—RADIO DIRECTION-FINDING; RADIO NAVIGATION; DETERMINING DISTANCE OR VELOCITY BY USE OF RADIO WAVES; LOCATING OR PRESENCE-DETECTING BY USE OF THE REFLECTION OR RERADIATION OF RADIO WAVES; ANALOGOUS ARRANGEMENTS USING OTHER WAVES
    • G01S7/00—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00
    • G01S7/48—Details of systems according to groups G01S13/00, G01S15/00, G01S17/00 of systems according to group G01S17/00
    • G01S7/483—Details of pulse systems
    • G01S7/486—Receivers
    • G01S7/4861—Circuits for detection, sampling, integration or read-out
    • G01S7/4863—Detector arrays, e.g. charge-transfer gates
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H03M1/16—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps
    • H03M1/164—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit with scale factor modification, i.e. by changing the amplification between the steps the steps being performed sequentially in series-connected stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/129—Means for adapting the input signal to the range the converter can handle, e.g. limiting, pre-scaling ; Out-of-range indication
    • H03M1/1295—Clamping, i.e. adjusting the DC level of the input signal to a predetermined value

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Remote Sensing (AREA)
  • Theoretical Computer Science (AREA)
  • Electromagnetism (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

在所描述的示例中，电路(300)包括第一模拟数字转换器(ADC)(306)，其响应于第一输入(302)和第二输入(304)生成粗输出。第一ADC(306)在差分阶段中生成粗输出。流水线ADC(320)响应于粗输出、第一输入(302)和第二输入(304)生成差分信号(330)。流水线ADC(320)在共模阶段中生成差分信号(330)。第一ADC(306)在共模阶段中生成共模信号(310)。

Description

用于差分信号和共模信号的ADC设计
技术领域
本申请总体涉及电子电路，并且更具体地涉及用于在渡越时间(TOF)系统中生成的差分信号和共模信号的模拟数字转换器(ADC)设计。
背景技术
一种新型的电子装置是渡越时间(TOF)系统。TOF系统适用于加速度计、单片陀螺仪、光传感器、传送带、深度感测、接近感测、手势识别和成像器。TOF系统包括发射光脉冲的光源。光脉冲朝向目标发射，目标反射该光脉冲。该目标是任何感兴趣的对象，如自动化组件、动物或电子装置。在TOF系统中的TOF传感器接收反射的光脉冲。在渡越时间之后，TOF传感器接收反射的光脉冲，渡越时间与目标距TOF系统的距离成比例。
TOF传感器包括具有多个像素的像素阵列。该像素阵列接收反射的光脉冲。在由光源发射光后，像素阵列在预定的时间量内收集光。从远处物体反射的光行进更长的距离，并因此有更长的渡越时间。相比之下，在短渡越时间后接收从附近物体反射的光。像素阵列中的每个像素生成两个输出。这两个输出不是纯粹的差分。从这两个输出获得的共模信号提供关于环境光水平的信息。从这两个输出获得的差分信号提供关于目标深度的信息。
使用模拟数字转换器(ADC)，共模信号和差分信号两者都被转换为数字信号。随着分辨率需求的增加，驱动ADC所需的功率成比例地增加，并且ADC所需的面积也成比例地增加。因此，ADC占据了TOF系统的重要区域。另外，当多个ADC被用于TOF系统中时，需要大功率以驱动这些ADC。
发明内容
在所描述的示例中，电路包括第一模拟数字转换器(ADC)，其响应于第一输入和第二输入生成粗(coarse)输出。第一ADC在差分阶段(phase)中生成粗输出。流水线ADC响应于粗输出、第一输入和第二输入生成差分信号。流水线ADC在共模阶段中生成差分信号。第一ADC在共模阶段中生成共模信号。
附图说明
图1说明电路。
图2根据一个实施例说明电路。
图3根据一个实施例说明电路。
图4根据一个实施例说明比较器。
图5根据一个实施例说明比较器的时序图。
图6根据一个实施例说明比较器。
图7是根据一个实施例说明电路运行方法的流程图。
图8根据一个实施例说明渡越时间(TOF)系统。
具体实施方式
图1说明电路100。该电路100包括像素阵列102、行解码器106和列采样和保持电路110。像素阵列102包括如104a和104b所说明的多个像素。像素被排列成多行和多列。像素阵列102具有表示为R1、R2至RN的N行和表示为C1、C2至CM的M列。M和N是大于或等于1的正整数。行解码器106和列采样和保持电路110耦合到像素阵列102。
电路100进一步包括第一模拟数字转换器(ADC1)122和第二ADC(ADC2)124。ADC1122和ADC2 124耦合到列采样和保持电路110。减法器126和加法器128耦合到ADC1 122和ADC2 124。
在电路100的运行中，像素阵列102中的每个像素被充电到复位电压电平。光源发射光脉冲，其由目标反射。像素阵列102接收由目标反射的光脉冲。当像素阵列102接收光脉冲时，像素阵列102中的像素从复位电压电平放电。基于光脉冲的强度和对光脉冲的像素阵列102的曝光时间，像素放电并获得低于复位电压的电压。
行解码器106激活像素阵列102中的一个行。例如，行R1被行解码器106激活。储存在行R1中的所有像素中的电压被传输到列采样和保持电路110。列采样和保持电路110激活像素阵列102中的一个列。对于由像素阵列102接收的每个光脉冲，在像素阵列102中的每个像素生成两个电压。
例如，当行R1被行解码器106激活，列采样和保持电路110提供对应于行R1的每个像素的电压。对像素阵列102中所有的像素重复这些步骤。列采样和保持电路110生成第一输入VA 114和第二输入VB 116。第一输入VA 114和第二输入VB 116是由列采样和保持电路110对应于像素阵列102中像素中的一个生成的电压。例如，第一输入VA 114和第二输入VB116对应于由像素104a响应于光脉冲所生成的电压。
ADC1 122接收第一输入VA 114，并且ADC2 124接收第二输入VB 116。减法器126从ADC1 122的输出减去ADC2 124的输出以生成差分信号132。加法器128将ADC2 124的输出和ADC1 122的输出求和以生成共模信号134。差分信号132与第一输入VA 114和第二输入VB116中的差成比例。共模信号134与第一输入VA 114和第二输入VB 116的和成比例。
电路100使用两个模拟数字转换器，ADC1 122和ADC2 124。在一个示例中，ADC1122和ADC2 124两者都有12位分辨率。因此，在电路100中的每个ADC的功率和面积消耗是大的。另外，低分辨率共模信号和高分辨率差分信号适用于渡越时间(TOF)系统。然而，在电路100中，共模信号134和差分信号132两者都具有高分辨率。
图2根据一个实施例说明电路200。电路200包括像素阵列202、行解码器206和列采样和保持电路210。像素阵列202包括如204a和204b所说明的多个像素。像素被排列成多行和多列。像素阵列202具有表示为R1、R2至RN的N行和表示为C1、C2至CM的M列。M和N是大于或等于1的正整数。行解码器206和列采样和保持电路210耦合到像素阵列202。
电路200进一步包括减法器226、加法器228、第一模拟数字转换器(ADC1)222和第二ADC(ADC2)224。减法器226和加法器228耦合到列采样和保持电路210。ADC1 222耦合到减法器226，及ADC2 224耦合到加法器228。
在电路200的运行中，像素阵列202中的每个像素被充电到复位电压电平。光源发射光脉冲，其由目标反射。像素阵列202接收由目标反射的光脉冲。当像素阵列202接收光脉冲时，像素阵列202中的像素从复位电压电平放电。基于光脉冲的强度和对光脉冲的像素阵列202的曝光时间，像素放电并获得低于复位电压的电压。
行解码器206激活像素阵列202中的一个行。例如，行R1被行解码器206激活。储存在行R1中的所有像素中的电压被传输到列采样和保持电路210。列采样和保持电路210激活像素阵列202中的一个列。对于由像素阵列202接收的每个光脉冲，在像素阵列202中的每个像素生成两个电压。
例如，当行R1被行解码器206激活，列采样和保持电路210提供对应于行R1的每个像素的电压。对像素阵列202中所有的像素重复这些步骤。列采样和保持电路210生成第一输入VA 214和第二输入VB 216。第一输入VA 214和第二输入VB 216是由列采样和保持电路210对应于像素阵列202中像素中的一个生成的电压。例如，第一输入VA 214和第二输入VB216对应于由像素204a响应于光脉冲所生成的电压。
加法器228将第一输入VA 214和第二输入VB 216求和以生成第一模拟信号。减法器226从第一输入VA 214减去第二输入VB 216以生成第二模拟信号。在一个版本中，减法器226从第二输入VB 216减去第一输入VA 214以生成第二模拟信号。ADC2 224响应于第一模拟信号生成共模信号234。在一个版本中，ADC2 224是闪烁型ADC(flash ADC)。ADC1 222响应于第二模拟信号生成差分信号232。在一个示例中，ADC1 222被实现为流水线ADC或SAR(逐次逼近寄存器)ADC。在一个示例中，流水线ADC包括用于粗转换的闪烁型ADC，接下来是用于精细转换的SAR ADC。
差分信号232与第一输入VA 214和第二输入VB 216中的差成比例。共模信号234与第一输入VA 214和第二输入VB 216的和成比例。与电路100相比，电路200已减小了功率和面积需求。在一个示例中，ADC1 222具有12位分辨率，而ADC2 224具有4位分辨率。因此，由ADC1 222生成的差分信号232具有高分辨率，而由ADC2 224生成的共模信号234具有低分辨率。因此，电路200适用于TOF系统。
图3根据一个实施例说明电路300。电路300包括第一模拟数字转换器(ADC)306和流水线模拟数字转换器(ADC)320。第一ADC 306接收第一输入VA 302和第二输入VB 304。在一个版本中，电路300是渡越时间(TOF)系统的一部分。在另一个版本中，电路300包括与电路200(图2所述)类似的像素阵列、行解码器和列采样和保持电路。列采样和保持电路将第一输入VA 302和第二输入VB 304提供至第一ADC 306。
在一个示例中，第一输入VA 302和第二输入VB 304对应于由像素阵列中的像素响应于光脉冲生成的电压。流水线ADC 320耦合到第一ADC 306。流水线ADC 320包括数字模拟转换器(DAC)316、第一减法器318、第二减法器322、放大器324和第二ADC 328。DAC 316耦合到第一ADC 306。第一减法器318接收第一输入VA 302和第二输入VB 304。
第二减法器322耦合到第一减法器318和DAC 316。放大器324耦合到第二减法器322。第二ADC 328耦合到放大器324。电路300可包括一个或更多个附加组件，此处为了描述的简单性没有讨论。
在运行中，电路300在差分阶段和共模阶段中操作。在差分阶段中，第一ADC 306响应于第一输入VA 302和第二输入VB 304生成粗输出。在一个示例中，粗输出与第一输入VA302和第二输入VB 304中的差成比例。在共模阶段中，流水线ADC 320响应于粗输出、第一输入VA 302和第二输入VB304生成差分信号330。另外，在共模阶段中，第一ADC 306生成共模信号310。
在共模阶段中，流水线ADC 320接收粗输出、第一输入VA 302和第二输入VB 304，并响应于粗输出、第一输入VA 302和第二输入VB 304生成差分信号330。差分信号330与第一输入VA 302和第二输入VB 304中的差成比例。共模信号310与第一输入VA 302和第二输入VB 304的和成比例。
在共模阶段中，在流水线ADC 320中的DAC 316接收粗输出，并生成第一模拟信号。第一减法器318从第一输入VA 302减去第二输入VB 304以生成第二模拟信号。在一个版本中，第一减法器318从第二输入VB 304减去第一输入VA 302以生成第二模拟信号。第二减法器322从第二模拟信号减去第一模拟信号以生成残留信号。在一个示例中，第二减法器322从第一模拟信号减去第二模拟信号以生成残留信号。放大器324放大残留信号以生成放大的残留信号。第二ADC 328响应于放大的残留信号生成差分信号330。
第一ADC 306包括多个比较器。在差分阶段期间，比较器中的一个将第一输入VA302和第二输入VB 304中的差与合成参考电压比较。使用第一参考电压和第二参考电压估量合成参考电压。在共模阶段期间，比较器中的一个将第一输入VA 302和第二输入VB 304的和与合成参考电压比较。
因此，在电路300中，第一ADC 306在差分阶段中生成粗输出。在共模阶段期间，粗输出由流水线ADC 320使用以生成差分信号330。共模阶段由第一ADC 306使用以生成共模信号310。因此，在用于生成差分信号330的时间框架(time frame)内生成共模信号310。在一个版本中，在流水线ADC320生成差分信号330之前，共模信号310由第一ADC 306生成。
电路300使用第一ADC 306以生成差分信号330和共模信号310二者。相应地，与电路100相比，电路300需要少的功率和面积。在一个示例中，由流水线ADC 320生成的差分信号330具有高分辨率，并且由第一ADC 306生成的共模信号310具有低分辨率，使可兼容地用于TOF系统。
图4根据一个实施例说明比较器400。在一个示例中，比较器400是第一ADC 306中的比较器中的一个。第一ADC 306可包括与比较器400类似的一个或更多个比较器。比较器400接收第一输入VA 402、第二输入VB 404、第一电平转换电压VL1 412、第二电平转换电压VL2 414。比较器400也接收第一参考电压REFP 416和第二参考电压REFM 418。第一输入VA402和第二输入VB 404分别与第一输入VA 302和第二输入VB 304类似。
比较器400也包括表示为CI1和CI2的输入电容器的组，和表示为CR1和CR2的参考电容器的组。在一个示例中，CI1和CI2的电容是相等的，并且CR1和CR2的电容是相等的。比较器400也包括表示为SI1和SI2的输入开关的组、表示为SL1和SL2的电平转换开关的组、表示为SR1、SR2、SR3和SR4的参考开关的组、表示为SS1和SS2的第一短路开关的组及表示为SS3和SS4的第二短路开关的组。比较器400也包括表示为ST1、ST2和ST3的端子开关的组，和表示为SC1和SC2的公共开关的组。
输入开关SI1接收第一输入VA 402，并且输入开关SI2接收第二输入VB404。输入电容器(CI1、CI2)组耦合到输入开关(SI1、SI2)组。电平转换开关SL1并联耦合到输入开关SI1，并接收第一电平转换电压VL1 412。电平转换开关SL2并联耦合到输入开关SI2，并接收第二电平转换电压VL2 414。
参考开关SR1、SR2和SR4接收第二参考电压REFM 418，并且参考开关SR3接收第一参考电压REFP 416。参考电容器(CR1、CR2)耦合到参考开关(SR1、SR2、SR3和SR4)组。第一短路开关(SS1、SS2)耦合输入电容器(CI1、CI2)组，第二短路开关(SS3、SS4)组耦合参考电容器(CR1、CR2)组。公共开关(SC1、SC2)组接收共模电压VCM 408。端子开关(ST1、ST2和ST3)组耦合到参考电容器(CR1、CR2)组和输入电容器(CI1、CI2)组。比较器400包括阈值检测器410，其耦合到端子开关(ST1、ST2和ST3)组和公共开关(SC1、SC2)组。
阈值检测器410的第一节点N1通过端子开关ST2耦合到阈值检测器410的第二节点N2。公共开关SC1耦合到第一节点N1并接收共模电压VCM 408。公共开关SC2耦合到第二节点N2并接收共模电压VCM 408。参考电容器CR1在第三节点N3耦合到端子开关ST1。第二短路开关SS4耦合在第三节点N3和第四节点N4之间。第二短路开关SS3耦合在第九节点N9和第十节点N10之间。参考电容器CR1耦合在第九节点N9和第三节点N3之间。参考电容器CR2耦合在第十节点N10和第四节点N4之间。
第一短路开关SS2耦合在第五节点N5和第六节点N6之间。第一短路开关SS1耦合在第七节点N7和第八节点N8之间。输入电容器CI1耦合在第七节点N7和第五节点N5之间。输入电容器CI2耦合在第八节点N8和第六节点N6之间。输入开关SI1耦合到第七节点N7并接收第一输入VA 402。输入开关SI2耦合到第八节点N8并接收第二输入VB 404。电平转换开关SL1耦合到第七节点N7并接收第一电平转换电压VL1 412。电平转换开关SL2耦合到第八节点N8并接收第二电平转换电压VL2 414。
参考开关SR1和参考开关SR2中的每一个耦合到第九节点，并接收第二参考电压REFM 418。参考开关SR3耦合到第十节点N10并接收第一参考电压REFP 416。参考开关SR4耦合到第十节点N10并接收第二参考电压REFM418。比较器400是实现比较器的多种方法之一，但是变化和替代的结构是可能的。比较器400可包括一个或更多个附加组件，此处为了描述的简单性没有讨论。
比较器400的运行与图3中的第一ADC 306的运行相关。第一ADC 306在差分阶段和共模阶段中操作。第一ADC 306包括与比较器400类似的一个或更多个比较器。因此，比较器400也在在差分阶段和共模阶段中操作。
在比较器400的差分阶段中，参考开关SR2和SR3，以及输入开关SI1和SI2被激活或闭合。因此，第一输入VA 402在输入电容器CI1的底侧被采样，输入电容器CI1的底侧耦合到第七节点N7。第二输入VB 404在输入电容器CI2的底侧被采样，输入电容器CI2的底侧耦合到第八节点N8。第一参考电压REFP 416在参考电容器CR2的底侧被采样，参考电容器CR2的底侧耦合到第十节点N10。第二参考电压REFM 418在参考电容器CR1的底侧被采样，参考电容器CR1的底侧耦合到第九节点N9。
另外，在差分阶段中，公共开关SC1和SC2及端子开关ST1、ST2和ST3被激活。因此，共模电压VCM 408在输入电容器CI1、CI2和参考电容器CR1和CR2的顶侧被采样。因此，第三节点N3、第五节点N5、第六节点N6和第四节点N4具有共模电压VCM 408。在比较器400的不同节点处的电压是：
VN9＝REFM (1)
VN10＝REFP (2)
VN7＝VA (3)
VN8＝VB (4)
VN3＝VN5＝VN6＝VN4＝VN1＝VN2＝VCM (5)
其中，VN9是在第九节点N9处的电压，且VN10是在第十节点N10处的电压。类似地，在比较器400其他节点处的电压在这个描述的等式中被定义。
此后，在差分阶段中，第一短路开关SS1和第二短路开关SS3被激活。端子开关ST1和ST3被激活。公共开关SC1、SC2和端子开关ST2未被激活。当第一短路开关SS1被激活时，在第七节点N7和第八节点N8处的电压是：
VN7＝VN8＝0.5*(VA+VB) (6)
类似地，当第二短路开关SS3被激活，在第九节点N9和第十节点N10处的电压是：
VN9＝VN10＝0.5*(REFP+REFM) (7)
当端子开关ST1和ST3被激活并且公共开关SC1、SC2和端子开关ST2未被激活时，在第一节点N1处的第一电压是：
Figure BDA0001536806530000081
Figure BDA0001536806530000082
类似地，在第二节点N2处的第二电压是
Figure BDA0001536806530000083
Figure BDA0001536806530000084
阈值检测器410比较在第一节点N1处的第一电压VN1和在第二节点N2处的第二电压VN2以产生第一数字输出。由在第一ADC 306中的每个比较器生成第一数字输出。来自每个比较器的第一数字输出形成粗输出(类似于由第一ADC 306生成的粗输出)。
差分阶段随后是比较器400的共模阶段。在共模阶段中，第一短路开关SS2和第二短路开关SS4被激活。第一短路开关SS2的激活使输入电容器CI1和CI2的顶侧短路。第二短路开关SS4的激活使参考电容器CR1和CR2的顶侧短路。另外，端子开关ST2被激活。在比较器400中的所有其他的开关仍未激活。这在第一节点N1和第二节点N2处生成共模电压VCM408。
此后，参考开关SR1和SR4以及电平转换开关SL1和SL2被激活，而端子开关ST2未被激活。因此，第二参考电压REFM 418被提供至参考电容器CR1和CR2的底侧。另外，第一电平转换电压VL1412被提供至输入电容器CI1的底侧，并且第二电平转换电压VL2414被提供至输入电容器CI2的底侧。因此，在第一节点N1处生成的第三电压是：
Figure BDA0001536806530000091
Figure BDA0001536806530000092
在第二节点N2处生成的第四电压是：
Figure BDA0001536806530000093
VN2＝VCM-0.5×(REFP-REFM) (15)
阈值检测器410将第一节点N1处生成的第三电压与第二节点N2处生成的第四电压比较以生成第二数字输出。由在第一ADC 306中的每个比较器生成第二数字输出。来自每个比较器的第二数字输出形成共模信号(类似于由第一ADC 306生成的共模信号310)。
因此，随着在第一ADC 306中的比较器400的使用，电路300能够使用第一ADC 306生成差分信号330和共模信号310二者。电路300不需要任何额外ADC以生成共模信号。这减少电路300的输入采样电容器。另外，与电路100相比，电路300需要少的功率和面积。比较器400提供用于使用第一ADC 306以生成共模信号310的方案，并且当流水线ADC 320正生成差分信号330时，共模信号310在共模阶段期间被生成。
图5根据一个实施例说明比较器的时序图500。时序图500与比较器400相关。在差分阶段中，参考开关SR2和SR3以及输入开关SI1和SI2被激活或闭合。第一输入VA 402和第二输入VB 404分别在输入电容器CI1和CI2的组的底侧被采样。第一参考电压REFP 416和第二参考电压REFM 418分别在参考电容器CR1和CR2的组的底侧被采样。
另外，在差分阶段中，公共开关SC1和SC2及端子开关ST1、ST2和ST3被激活。因此，共模电压VCM 408在输入电容器CI1、CI2和参考电容器CR1和CR2的顶侧被采样。此后，在差分阶段中，第一短路开关SS1和第二短路开关SS3被激活。端子开关ST1和ST3仍被激活。公共开关SC1、SC2和端子开关ST2未被激活。在阈值检测器410的第一节点N1处生成第一电压，且在阈值检测器410的第二节点N2处生成第二电压。阈值检测器触发(正边沿触发)被生成，并且阈值检测器410比较第一电压和第二电压以生成第一数字输出。来自每个比较器的第一数字输出形成粗输出。
在共模阶段中，第一短路开关SS2和第二短路开关SS4被激活。另外，端子开关ST2被激活。在比较器400中的所有其他开关仍未被激活。这在第一节点N1和第二节点N2处生成共模电压VCM 408。此后，参考开关SR1和SR4以及电平转换开关SL1和SL2被激活，而端子开关ST2未被激活。第二参考电压REFM 418被提供至参考电容器CR1和CR2的底侧。因此，在第二节点N2处生成第三电压。
另外，第一电平转换电压VL1 412被提供至输入电容器CI1的底侧，并且第二电平转换电压VL2 414被提供至输入电容器CI2的底侧。因此，在第一节点N1处生成第四电压。阈值检测器触发(正边沿触发)被生成，并且阈值检测器410比较在第二节点N2处生成的第三电压和在第一节点N1处生成的第四电压以生成第二数字输出。来自每个比较器的第二数字输出形成共模信号。因此，使用比较器400生成差分信号和共模信号二者。
图6根据一个实施例说明比较器600。在一个示例中，比较器600是在第一ADC 306中的比较器中的一个。第一ADC 306可包括与比较器600类似的一个或更多个比较器。比较器600接收第一输入VA 602和第二输入VB 604。比较器600也接收第一参考电压REFP 616、第二参考电压REFM 618、第三参考电压REF3 606和第四参考电压REF4 608。第一输入VA602和第二输入VB 604分别与第一输入VA302和第二输入VB 304类似。
比较器600也包括表示为CI1和CI2的输入电容器的组。在一个示例中，CI1和CI2的电容是相等的。比较器600也包括表示为SI1和SI2的输入开关的组、表示为SR1和SR2的参考开关的组、第一短路开关SS1和第二短路开关SS2。比较器600也包括表示为SC1和SC2的公共开关的组。
输入开关SI1接收第一输入VA 602，并且输入开关SI2接收第二输入VB604。输入电容器(CI1、CI2)组耦合到输入开关(SI1、SI2)组。公共开关SC1并联耦合到输入开关SI1，并接收第三参考电压REF3 606。公共开关SC2并联耦合到输入开关SI2，并接收第四参考电压REF4 608。
参考开关SR1和SR2分别接收第一参考电压REFP 616和第二参考电压REFM 618。第一短路开关SS1耦合到输入开关(SI1、SI2)组。第二短路开关SS2耦合到参考开关(SR1、SR2)组。比较器600包括耦合到输入电容器(CI1、CI2)组的阈值检测器610。
阈值检测器610的第一节点N1耦合到输入电容器CI1，并且阈值检测器610的第二节点N2耦合到输入电容器CI2。第三节点N3耦合在输入电容器CI1和输入开关SI1之间。第四节点N4耦合在输入电容器CI2和输入开关SI2之间。
第一短路开关SS1耦合在第三节点N3和第四节点N4之间。第二短路开关SS2耦合在第一节点N1和第二节点N2之间。输入开关SI1耦合到第三节点N3并接收第一输入VA 602。输入开关SI2耦合到第四节点N4并接收第二输入VB 604。公共开关SC1耦合到第三节点N3并接收第三参考电压REF3606。公共开关SC2耦合到第四节点N4，并接收第四参考电压REF4608。
参考开关SR1耦合到第一节点N1并接收第一参考电压REFP 616。参考开关SR2耦合到第二节点N2并接收第二参考电压REFM 618。比较器600是实现比较器的多种方法之一，但是变化和替代的结构是可能的。比较器600可包括一个或更多个附加组件，此处为了描述的简单性没有讨论。
比较器600的运行与图3中的第一ADC 306的运行相关。第一ADC306在差分阶段和共模阶段中操作。第一ADC 306包括与比较器600类似的一个或更多个比较器。因此，比较器600也在在差分阶段和共模阶段中操作。
在比较器600的差分阶段中，参考开关SR1和SR2以及输入开关SI1和SI2被激活或闭合。因此，第一输入VA 602在输入电容器CI1的底侧被采样，输入电容器CI1的底侧耦合到第三节点N3。第二输入VB 604在输入电容器CI2的底侧被采样，输入电容器CI2的底侧耦合到第四节点N4。第一参考电压REFP 616在第一节点N1被采样。第二参考电压REFM 618在第二节点N2被采样。
另外，在差分阶段中，第一短路开关SS1被激活。所有其他开关未被激活。在比较器600的不同节点处的电压是：
VN3＝VN4＝0.5*(VA+VB) (16)
Figure BDA0001536806530000111
VNl＝REFP-0.5×(VA-VB) (18)
Figure BDA0001536806530000121
VN2＝REFM+0.5×(VA-VB) (20)
其中，VN1是在第一节点N1处的电压，且VN2是在第二节点N2处的电压。类似地，在比较器600的其他节点处的电压在这个描述的等式中被定义。
阈值检测器610比较第一节点N1处的电压和第二节点N2处的电压以生成第一数字输出。由在第一ADC 306中的每个比较器生成第一数字输出。来自每个比较器的第一数字输出形成粗输出(类似于由第一ADC 306生成的粗输出)。
差分阶段随后是比较器600的共模阶段。在共模阶段中，第一短路开关SS1和第二短路开关SS2被激活。所有其他的开关未被激活。在比较器600的不同节点处的电压是：
VN3＝VN4＝0.5*(VA+VB) (21)
VN1＝VN2＝0.5*(REFP+REFM) (22)
公共开关SC2被激活，而比较器600中的其他的开关未被激活。在比较器600的不同节点处的电压是：
VN3＝0.5*(VA+VB) (23)
VN4＝REF4 (24)
VN1＝0.5*(REFP+REFM) (25)
VN2＝0.5*(REFP+REFM)+REF4-0.5*(VA+VB) (26)
阈值检测器610比较第一节点N1处的电压和第二节点N2处的电压以生成第二数字输出。由在第一ADC 306中的每个比较器生成第二数字输出。来自每个比较器的第二数字输出形成共模信号(类似于由第一ADC 306生成的共模信号310)。
因此，随着在第一ADC 306中的比较器600的使用，电路600能够使用第一ADC 306生成差分信号330和共模信号310二者。电路300不需要任何额外ADC以生成共模信号。这减少电路300的输入采样电容器。另外，与电路100相比，电路300需要更少的功率和面积。比较器600提供用于使用第一ADC 306以生成共模信号310的方案，并且当流水线ADC 320正生成差分信号330时，共模信号310在共模阶段期间被生成。
图7根据一个实施例说明电路运行方法的流程图700。流程图700与电路300相关。在步骤702，在差分阶段期间，第一ADC响应于第一输入和第二输入VB 304生成粗输出。在步骤704，在共模阶段期间，从粗输出、第一输入和第二输入生成差分信号。另外，在共模阶段期间，第一ADC生成共模信号。差分信号与第一输入和第二输入中的差成比例。共模信号与第一输入和第二输入的和成比例。
在差分阶段期间，将第一输入和第二输入中的差与合成参考电压比较。使用第一参考电压和第二参考电压估量合成参考电压。在共模阶段期间，将第一输入和第二输入的和与合成参考电压比较。
在电路300中，在差分阶段中，第一ADC 306响应于第一输入VA 302和第二输入VB304生成粗输出。在共模阶段中，流水线ADC 320响应于粗输出、第一输入VA 302和第二输入VB 304生成差分信号330。另外，在共模阶段中，第一ADC 306生成共模信号310。
响应于粗输出生成第一模拟信号。从第一输入减去第二输入以生成第二模拟信号。从第二模拟信号减去第一模拟信号以生成残留信号。残留信号被放大以生成放大的残留信号。响应于放大的残留信号生成差分信号。
图8根据一个实施例说明渡越时间(TOF)系统800。TOF系统800包括光源802、放大器804和定时发生器806。放大器804耦合到定时发生器806，且光源802耦合到放大器804。在一个示例中，光源802是发射红外(IR)光的红外(IR)发光二极管(LED)。
TOF系统800包括像素阵列812。像素阵列812包括如814所说明的一个或更多个像素。像素阵列812耦合到电路810。在像素阵列812中的每个像素生成第一输入和第二输入。电路810在连接和运行方面类似于电路300。电路810包括粗ADC和流水线ADC。电路810在差分阶段和共模阶段中操作。在差分阶段中，第一ADC响应于第一输入和第二输入生成粗输出。在共模阶段中，流水线ADC响应于粗输出、第一输入和第二输入产生差分信号。另外，在共模阶段中，第一ADC生成共模信号。
处理装置820耦合到电路810。处理装置820处理差分信号和共模信号。例如，处理装置820可以是CISC-型(复杂指令集计算机)CPU、RISC-型CPU(精指令集计算机)、或数字信号处理器(DSP)。
定时发生器806生成时钟频率。光源802以时钟频率发射光脉冲。由光源802发射的光脉冲从目标815反射以生成被反射的光脉冲。像素阵列812接收被反射的光脉冲。处理装置820基于由像素阵列812接收的被反射的光脉冲生成图像。
在描述的实施例中修改是可能的，并且在权利要求的范围内，其他实施例是可能的。

Claims (20)

1.一种用于ADC设计的电路，其包含：
第一模拟数字转换器即第一ADC，其被配置为响应于第一输入和第二输入生成粗输出，所述第一ADC被配置为在差分阶段中生成所述粗输出；以及
流水线ADC，其被配置为响应于所述粗输出、所述第一输入和所述第二输入生成第一信号，所述流水线ADC被配置为在共模阶段中生成所述第一信号，其中所述第一ADC被配置为在所述共模阶段中生成第二信号。
2.根据权利要求1所述的电路，其中所述第一信号与所述第一输入和所述第二输入的差成比例，并且所述第一信号是差分信号。
3.根据权利要求1所述的电路，其中所述第二信号与所述第一输入和所述第二输入的和成比例，并且所述第二信号是共模信号。
4.根据权利要求1所述的电路，其中在所述共模阶段中的所述流水线ADC被配置为接收所述粗输出、所述第一输入和所述第二输入，并被配置为响应于所述粗输出、所述第一输入和所述第二输入生成所述第一信号。
5.根据权利要求1所述的电路，其中所述流水线ADC包括：数字模拟转换器即DAC，其被配置为响应于所述粗输出生成第一模拟信号；第一减法器，其被配置为从所述第一输入减去所述第二输入以生成第二模拟信号；第二减法器，其被配置为从所述第二模拟信号减去所述第一模拟信号以生成残留信号；放大器，其被配置为放大所述残留信号以生成放大的残留信号；以及第二ADC，其被配置为响应于所述放大的残留信号生成所述第一信号。
6.根据权利要求1所述的电路，其中所述第一ADC包括多个比较器，并且所述多个比较器中的比较器被配置为：在所述差分阶段期间，将所述第一输入和所述第二输入的差与合成参考电压比较，使用第一参考电压和第二参考电压估量所述合成参考电压。
7.根据权利要求6所述的电路，其中所述多个比较器中的比较器被配置为：在所述共模阶段期间，将所述第一输入和所述第二输入的和与所述合成参考电压比较。
8.根据权利要求6所述的电路，其中所述多个比较器中的至少一个比较器包括：
输入开关组，其被配置为接收所述第一输入和所述第二输入；
输入电容器组，其耦合到所述输入开关组；
电平转换开关组，其并联耦合到所述输入开关，且被配置为接收第一电平转换电压和第二电平转换电压；
参考开关组，其被配置为接收所述第一参考电压和所述第二参考电压；
参考电容器组，其耦合到所述参考开关组；
第一短路开关组，其被配置为耦合所述输入电容器组；
第二短路开关组，其被配置为耦合所述参考电容器组；
公共开关组，其被配置为接收共模电压；
端子开关组，其耦合到所述参考电容器组和所述输入电容器组；以及
阈值检测器，其耦合至所述端子开关组和所述公共开关组。
9.根据权利要求6所述的电路，其中所述多个比较器中的至少一个比较器包括：
输入开关组，其被配置为接收所述第一输入和所述第二输入；
输入电容器组，其耦合到所述输入开关组；
公共开关组，其并联耦合到所述输入开关，且被配置为接收第三参考电压和第四参考电压；
参考开关组，其被配置为接收第一参考电压和第二参考电压；
第一短路开关，其被配置为耦合所述输入开关组；
第二短路开关，其被配置为耦合所述参考开关组；以及
阈值检测器，其耦合到所述输入电容器组。
10.一种用于ADC设计的方法，其包含：
在差分阶段期间，由第一模拟数字转换器即第一ADC从第一输入和第二输入生成粗输出；以及
在共模阶段期间，从所述粗输出、所述第一输入和所述第二输入生成第一信号，其中在所述共模阶段期间，由所述第一ADC生成第二信号。
11.根据权利要求10所述的方法，进一步包含：
响应于所述粗输出生成第一模拟信号；
从所述第一输入减去所述第二输入以生成第二模拟信号；
从所述第二模拟信号减去所述第一模拟信号以生成残留信号；
放大所述残留信号以生成放大的残留信号；以及
响应于所述放大的残留信号生成所述第一信号，所述第一信号是差分信号。
12.根据权利要求10所述的方法，其中所述第一信号与所述第一输入和所述第二输入的差成比例，且所述第二信号与所述第一输入和所述第二输入的和成比例，所述第二信号是共模信号。
13.根据权利要求10所述的方法，其中所述第一ADC包括多个比较器。
14.根据权利要求13所述的方法，进一步包含：在所述差分阶段期间，将所述第一输入和所述第二输入的差与合成参考电压比较，其中使用第一参考电压和第二参考电压估量所述合成参考电压。
15.根据权利要求14所述的方法，进一步包含：在所述差分阶段期间，在所述多个比较器中的每个比较器处：
在输入电容器组的底侧采样所述第一输入和所述第二输入；
在参考电容器组的底侧采样所述第一参考电压和所述第二参考电压；
在所述输入电容器组的顶侧和所述参考电容器组的顶侧采样共模电压；
短路所述输入电容器组的底侧和短路所述参考电容器组的底侧以在阈值检测器的第一节点处生成第一电压和在所述阈值检测器的第二节点处生成第二电压，所述阈值检测器耦合到所述输入电容器组和所述参考电容器组；以及
比较所述第一电压和所述第二电压以生成第一数字输出。
16.根据权利要求15所述的方法，进一步包含：在所述共模阶段期间，在所述多个比较器中的每个比较器处：
短路所述输入电容器组的顶侧和所述参考电容器组的顶侧以在所述阈值检测器的所述第一节点和所述第二节点处生成所述共模电压；
在所述输入电容器组的底侧提供第一电平转换电压和第二电平转换电压以在所述阈值检测器的所述第一节点处生成第三电压；
在所述参考电容器组的底侧提供所述第一参考电压和所述第二参考电压以在所述阈值检测器的所述第二节点处生成第四电压；以及
比较所述第三电压和所述第四电压以生成第二数字输出。
17.根据权利要求16所述的方法，其中来自所述多个比较器中的每个比较器的所述第一数字输出形成所述粗输出，且从来自所述多个比较器中的每个比较器的所述第二数字输出形成所述第二信号。
18.根据权利要求14所述的方法，进一步包含在所述共模阶段期间将所述第一输入和所述第二输入的和与所述合成参考电压比较。
19.一种渡越时间系统即TOF系统，其包含：
用于发射光脉冲的光源；
具有多个像素的像素阵列，所述多个像素被排列在多个行和多个列中；以及
耦合到所述像素阵列的电路，所述电路被配置为接收来自所述像素阵列中的每个像素的第一输入和第二输入，所述电路包括：第一模拟数字转换器即第一ADC，其被配置为响应于所述第一输入和所述第二输入生成粗输出，所述第一ADC被配置为在差分阶段中生成所述粗输出；和流水线ADC，其被配置为响应于所述粗输出、所述第一输入和所述第二输入生成第一信号，所述流水线ADC被配置为在共模阶段中生成所述第一信号，其中所述第一ADC被配置为在所述共模阶段中生成第二信号。
20.根据权利要求19所述的TOF系统，进一步包含耦合到所述电路的处理器，并且其被配置为处理所述第一信号和所述第二信号，所述第一信号是差分信号并且所述第二信号是共模信号。
CN201680039218.5A 2015-05-06 2016-05-06 用于差分信号和共模信号的adc设计 Active CN107710626B (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
IN2302CH2015 2015-05-06
IN2302/CHE/2015 2015-05-06
US14/852,104 2015-09-11
US14/852,104 US10078134B2 (en) 2015-05-06 2015-09-11 ADC design for differential and common mode signals
PCT/US2016/031149 WO2016179471A1 (en) 2015-05-06 2016-05-06 Adc design for differential and common mode signals

Publications (2)

Publication Number Publication Date
CN107710626A CN107710626A (zh) 2018-02-16
CN107710626B true CN107710626B (zh) 2022-03-01

Family

ID=57222968

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680039218.5A Active CN107710626B (zh) 2015-05-06 2016-05-06 用于差分信号和共模信号的adc设计

Country Status (3)

Country Link
US (1) US10078134B2 (zh)
EP (1) EP3292633B1 (zh)
CN (1) CN107710626B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11134240B2 (en) * 2017-06-21 2021-09-28 Sony Semiconductor Solutions Corporation Device and method for determining a fingerprint for a device using a voltage offset distribution pattern
US10306172B2 (en) * 2017-09-08 2019-05-28 Microsoft Technology Licensing, Llc Time-of-flight sensor readout circuit
DE102019114286A1 (de) 2018-05-29 2019-12-05 Sony Semiconductor Solutions Corporation Einrichtung und verfahren
TWI672914B (zh) * 2018-07-09 2019-09-21 瑞昱半導體股份有限公司 前端接收電路及用於其之前端接收方法
US10771082B1 (en) * 2019-09-04 2020-09-08 Stmicroelectronics International N.V. Circuitry for low input charge analog to digital conversion
CN113271095B (zh) * 2021-04-22 2022-03-18 巨风芯科技(深圳)有限公司 一种共模瞬变抗扰电路及调制解调电路
US20230396264A1 (en) * 2022-06-01 2023-12-07 Analog Devices International Unlimited Company High speed sar adc

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5880690A (en) * 1997-07-15 1999-03-09 Exar Corporation Pipeline ADC common-mode tracking circuit
US6522395B1 (en) * 1999-04-30 2003-02-18 Canesta, Inc. Noise reduction techniques suitable for three-dimensional information acquirable with CMOS-compatible image sensor ICS
US7157685B2 (en) * 2004-04-12 2007-01-02 Canesta, Inc. Method and system to enhance differential dynamic range and signal/noise in CMOS range finding systems using differential sensors
US8125367B2 (en) * 2009-08-06 2012-02-28 Irvine Sensors Corp. AM chirp LADAR readout circuit and module
JP5062293B2 (ja) 2010-05-14 2012-10-31 トヨタ自動車株式会社 サンプルホールド回路及びａ／ｄ変換装置
US8643527B2 (en) 2012-02-17 2014-02-04 Analog Devices, Inc. Switched-capacitor MDAC with common-mode hop regulation
CN103118236B (zh) * 2013-02-06 2015-09-02 中国航天科技集团公司第九研究院第七七一研究所 一种图像传感器暗电流补偿装置及补偿方法
CN104242936A (zh) * 2013-06-09 2014-12-24 上海华虹宏力半导体制造有限公司 流水线模数转换器
KR101502122B1 (ko) 2013-09-27 2015-03-13 주식회사 비욘드아이즈 깊이 정보를 생성하는 이미지 센서
CN104038225B (zh) * 2014-06-17 2017-04-19 中国电子科技集团公司第五十八研究所 具有自适应误差校准功能的电荷耦合流水线模数转换器

Also Published As

Publication number Publication date
US20160329906A1 (en) 2016-11-10
CN107710626A (zh) 2018-02-16
EP3292633A4 (en) 2018-05-02
EP3292633B1 (en) 2022-07-13
EP3292633A1 (en) 2018-03-14
US10078134B2 (en) 2018-09-18

Similar Documents

Publication Publication Date Title
CN107710626B (zh) 用于差分信号和共模信号的adc设计
US10171096B2 (en) Pipelined SAR with TDC converter
KR102174204B1 (ko) Ｓａｒ 및 ｓｓ 아날로그-디지털 변환 장치 및 그 방법과 그에 따른 씨모스 이미지 센서
US9159750B2 (en) Solid-state image sensing device
US8704694B2 (en) A/D converter
US8797455B2 (en) Analog-to-digital converter, image sensor including the same, and apparatus including image sensor
US10432211B1 (en) Imaging systems with sub-radix-2 charge sharing successive approximation register (SAR) analog-to-digital converters
CN106997247B (zh) 管线式模拟数字转换器与使用其的模拟前端读取电路
US10079989B2 (en) Image capturing device
US8189079B2 (en) Imaging apparatus and method
US9473125B2 (en) Comparator, analog-to-digital converting apparatus including the same, and analog-to-digital converting method
US8884803B2 (en) AD converter apparatus, AD converter circuit, and AD conversion method
US9007252B1 (en) Analog to digital conversion method and related analog to digital converter
US9698815B1 (en) Pipelined ADC with constant charge demand
JP2014175930A (ja) アナログデジタル変換器
KR20210112948A (ko) 상관 이중 샘플링 회로를 포함하는 이미지 센서
WO2016179471A1 (en) Adc design for differential and common mode signals
JP6805753B2 (ja) 撮像装置
KR102519562B1 (ko) Ｓａｒ 아날로그-디지털 변환 장치 및 시스템과 그에 따른 씨모스 이미지 센서 및 그 동작 방법
US10812099B2 (en) Ad converter and image sensor
JP6903154B2 (ja) 増幅回路及びそれを備えるアナログデジタル変換システム
CN111147077B (zh) 用于模拟数字转换器残余放大器的增益校准装置及方法
JP2013131813A (ja) アナログ／デジタル変換装置およびアナログ／デジタル変換方法
KR101984618B1 (ko) 아날로그 디지털 컨버터, 이를 구비하는 이미지 센서, 및 이미지 센서를 구비하는 장치
Song et al. A 10b 50MS/s Low-Power Skinny-Type 0.13 um CMOS ADC for CIS Applications

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant