CN107708285B - 多层电路板和多层电路板的制备方法 - Google Patents

多层电路板和多层电路板的制备方法 Download PDF

Info

Publication number
CN107708285B
CN107708285B CN201610648176.7A CN201610648176A CN107708285B CN 107708285 B CN107708285 B CN 107708285B CN 201610648176 A CN201610648176 A CN 201610648176A CN 107708285 B CN107708285 B CN 107708285B
Authority
CN
China
Prior art keywords
alignment
core
circuit board
target point
multilayer circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610648176.7A
Other languages
English (en)
Other versions
CN107708285A (zh
Inventor
车世民
李晋峰
陈德福
李亮
汪汇东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Founder Holdings Development Co ltd
Zhuhai Founder Technology High Density Electronic Co Ltd
Original Assignee
Peking University Founder Group Co Ltd
Zhuhai Founder Technology Multilayer PCB Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Peking University Founder Group Co Ltd, Zhuhai Founder Technology Multilayer PCB Co Ltd filed Critical Peking University Founder Group Co Ltd
Priority to CN201610648176.7A priority Critical patent/CN107708285B/zh
Publication of CN107708285A publication Critical patent/CN107708285A/zh
Application granted granted Critical
Publication of CN107708285B publication Critical patent/CN107708285B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4638—Aligning and fixing the circuit boards before lamination; Detecting or measuring the misalignment after lamination; Aligning external circuit patterns or via connections relative to internal circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/06—Lamination
    • H05K2203/065—Binding insulating layers without adhesive, e.g. by local heating or welding, before lamination of the whole PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

本发明提供了一种多层电路板和多层电路板的制备方法，其中，多层电路板包括：至少两个光学对位标，通过蚀刻设置于芯板上，用于对至少两个芯板进行对位；至少两个熔合加热区域，设置于芯板的板边上，用于将至少两个芯板在完成对位后，进行熔合。通过本发明技术方案，减少了冲孔与重复对位工序，避免了由于对位孔变形等异常因素导致的对位异常，提高了对位的精度，提升了电路板的生产效率与生产品质。

Description

多层电路板和多层电路板的制备方法
技术领域
本发明涉及电路板技术领域，具体而言，涉及一种多层电路板和一种多层电路板的制备方法。
背景技术
在相关技术中，为了降低多层电路板的生产成本和缩短多层电路板的生产周期，采用一种多张芯板组合的电路板设计方法制备电路板，以两个芯板组合为例，与传统制备方法相比，可减少一次压合流程，一次钻孔流程和一次电镀流程，并且使用熔合对位组合工艺代替铆钉组合工艺，在具有技术优势和成本优势同时，也存在一定的缺陷，现有的熔合对位组合工艺采用的是双孔同心圆对位系统，双孔同心圆对位系统对冲孔后的电路板上的PIN孔进行对位，其对位方式是抓取PIN孔的轮廓，熔合机的系统对位孔与电路板上的PIN孔轮廓重合完成组合对位，该对位方式需经历图形线路对位和冲孔对位，多次对位累计的偏差值会影响产品品质，并且该对位方式受产品整体涨缩、PIN孔圆度和PIN孔品质等多个因素影响，比如在出现PIN孔大小与系统对位孔不一致或PIN孔变形等问题时，对位系统需要重复多次抓取PIN孔轮廓，而当二者对位孔轮廓不一致时，则无法对位，导致无法正常生产，从而降低了电路板叠放压合的一次成功率和电路板的生产效率。
因此，如何设计一种新的多层电路板，以降低生产时对位偏移风险成为亟待解决的技术问题。
发明内容
本发明正是基于上述技术问题至少之一，提出了一种新的多层电路板，通过在待熔合的芯板上蚀刻光学对位标，以进行对位，并且在待熔合的芯板上设置至少两个熔合加热区域，使电路板芯板完成粘合，减少了冲孔与重复对位工序，避免了由于对位孔变形等异常因素导致的对位异常，提高了对位的精度，提升了电路板的生产效率与生产品质。
有鉴于此，本发明提出了一种多层电路板，包括：至少两个光学对位标，通过蚀刻设置于芯板上，用于对至少两个芯板进行对位；至少两个熔合加热区域，设置于芯板的板边上，用于将至少两个芯板在完成对位后，进行熔合。
在该技术方案中，通过在待熔合的芯板上蚀刻光学对位标，以进行对位，并且在待熔合的芯板上设置至少两个熔合加热区域，使电路板芯板完成粘合，减少了冲孔与重复对位工序，避免了由于对位孔变形等异常因素导致的对位异常，提高了对位的精度，提升了电路板的生产效率与生产品质。
在上述技术方案中，优选地，光学对位标包括对位圆环与对位靶点，对位靶点设置于对位圆环内。
在该技术方案中，光学对位标包括对位圆环和对位靶点，在实际生产时，优先抓取对位圆环的轮廓，与抓取对位孔的轮廓相比，蚀刻形成的对位圆环更容易抓取，并且在对位圆环的轮廓存在缺陷时，抓取对位靶点的圆心，在提升对位精度的同时，保证了对位工序的顺利执行，并且降低了由于无法对位导致不能正常生产的概率。
为了加工方便，同一位置的对位圆环与对位靶点可以设置为同心。
在上述任一项技术方案中，优选地，对位靶点的直径按照芯板加工时的叠加顺序依次递增。
在该技术方案中，将对位靶点的直径按照加工顺序进行增加，组合芯板在叠合时，能够通过识别对位靶点的直径大小检测芯板的放置的顺序是否正确，从而起到芯板叠合时的防呆作用，降低了由于芯板叠加错误导致电路板报废的概率，从另一方面也降低了电路板的加工成本。
在上述任一项技术方案中，优选地，对位靶点为通过蚀刻生成的铜面原点。
在该技术方案中，将对位靶点通过蚀刻生成铜面原点，提高了与融合机对位时的对位精度，在一定程度上满足电路板导电需求。
在上述任一项技术方案中，优选地，还包括：对位圆环的直径大于或等于5mm；对位靶点的直径大于或等于1mm，且对位靶点的直径按照芯板加工时的叠加顺序每次递增0.3mm至0.5mm。
在该技术方案中，通过设置对位圆环与对位靶点的直径大小，使通过对位圆环与对位靶点进行对位更易实现，满足了多层电路板的加工需求。
具体地，设置电路板熔合叠板对位系统，由不同芯板层的光学对位标组成，其中，光学对位标由对位圆环和对位靶点组成，对位圆环直径可以设计为6.00mm(可根据不同的熔合机的对位精度进行更改)，靶点设计为蚀刻出的铜面圆点，基准直径设计设置为1.00mm，光学对位标以对位圆环的轮廓或对位靶点的圆心为参照用于与熔合机的对位，不同芯板层上对位靶点的直径呈递增设计，叠板时芯板层的对位靶点直径的直径以1mm为基准，每层依次递增0.30mm(可根据不同的熔合机的对位精度进行更改)，使组合芯板叠合时熔合机更易识别芯板层的位置，便于芯板叠合时防呆。
在上述任一项技术方案中，优选地，至少两个熔合加热区域包括八个熔合加热区域，八个熔合加热区域对称设置于芯板的板边上。
在该技术方案中，由于传统的两点加热设计加热点的个数偏少，多个芯板叠合同时熔合时存在加热不足导致熔合不充分的风险，因此每次只能单叠板生产，生产效率偏低，通过设置八个大铜面熔合加热区域，并且平均分布在电路板两端，能够满足多个芯板叠合同时熔合的加热强度和并且提高熔合的品质。
在上述任一项技术方案中，优选地，八个熔合加热区域中的每个熔合加热区域的尺寸为20mm×40mm。
在该技术方案中，通过将每个熔合加热区域的尺寸为20mm×40mm，方便了熔合区域的加工，并且满足了生产需求。
根据本发明第二方面，还提出了一种多层电路板的制备方法，包括：在芯板的表面设置对位标记；及在芯板上生成熔合加热区域；根据对位标记将至少两个芯板进行对位，并根据对位标记检测至少两个芯板的叠放次序是否正确；在检测到至少两个芯板的叠放次序正确时，根据相对的熔合加热区域对至少两个芯板进行熔合；对熔合后的至少两个芯板进行压合，以生成多层电路板。
在该技术方案中，在待叠合的芯板表面设置对位标记与熔合加热区域，依据芯板层的叠放次序进行投放，熔合机根据芯板上的光学对位标进行识别，确保芯板的叠放次序的准确性，在检测到叠放次序准确时，根据光学对位标将多张芯板进行对位，优先抓取对位圆环的轮廓，当对位圆环的轮廓存在缺陷时即采用抓取对位靶点圆心的方式对位，在工作台面满4叠时即进行一次板边加热熔合，并根据电路板生产流程和作业程式进行正常的压合工艺流程生产，减少了冲孔与重复对位工序，避免了由于对位孔变形等异常因素导致的对位异常，提高了对位的精度，提升了电路板的生产效率与生产品质。
具体地，在电路板表面制作光学对位标，电路板组合芯板在图形线路制作过程中，依据工程设计资料在芯板表面上下端的中心制作光学对位标A和光学对位标B。
与上述光学对位标同步制作的还有电路板熔合加热区域，平均分布在电路板左右两侧，完成后电路板两侧保留八个铜面熔合加热区域。
在上述技术方案中，优选地，根据对位标记将至少两个芯板进行对位，并根据对位标记检测至少两个芯板的叠放次序是否正确，具体包括以下步骤：获取对位标记中的对位圆环的轮廓；检测对位圆环的轮廓是否存在缺陷；在检测到对位圆环的轮廓不存在缺陷时，根据对位圆环的轮廓进行对位；检测对位标记中的对位靶点的直径是否根据叠放次序依次增加；在检测到对位靶点的直径根据叠放次序依次增加时，确定叠放次序正确。
在该技术方案中，通过获取对位圆环的轮廓进行对位，检测对位圆环的轮廓是否存在缺陷，在检测到对位圆环的轮廓不存在缺陷时，直接进行对位，并且检测对位靶点的直径是否根据叠放次序依次增加，以保证叠放次序的准确性，优先抓取对位圆环的轮廓，与抓取对位孔的轮廓相比，蚀刻形成的对位圆环更容易抓取，并且提升了对位精度。
将对位靶点的直径按照加工顺序进行增加，组合芯板在叠合时，能够通过识别对位靶点的直径大小检测芯板的放置的顺序是否正确，从而起到芯板叠合时的防呆作用，降低了由于芯板叠加错误导致电路板报废的概率，从另一方面也降低了电路板的加工成本。
在上述任一项技术方案中，优选地，还包括：在检测到对位圆环的轮廓存在缺陷时，获取对位靶点的圆心；根据对位靶点的圆心进行对位。
在该技术方案中，在对位圆环的轮廓存在缺陷时，抓取对位靶点的圆心，保证了对位工序的顺利执行，并且降低了由于无法对位导致不能正常生产的概率。
通过以上技术方案，通过在待熔合的芯板上蚀刻光学对位标，以进行对位，并且在待熔合的芯板上设置至少两个熔合加热区域，使电路板芯板完成粘合，减少了冲孔与重复对位工序，避免了由于对位孔变形等异常因素导致的对位异常，提高了对位的精度，提升了电路板的生产效率与生产品质。
附图说明
图1示出了根据本发明的实施例的多层电路板的示意图；
图2示出了根据本发明的实施例的多层电路板的制备方法的示意流程图；
图3与图4示出了根据本发明的一个实施例的芯板叠合的示意图；
图5示出了根据本发明的另一个实施例的多层电路板的制备方法的示意流程图。
具体实施方式
为了能够更清楚地理解本发明的上述目的、特征和优点，下面结合附图和具体实施方式对本发明进行进一步的详细描述。需要说明的是，在不冲突的情况下，本申请的实施例及实施例中的特征可以相互组合。
在下面的描述中阐述了很多具体细节以便于充分理解本发明，但是，本发明还可以采用第三方不同于在此描述的第三方方式来实施，因此，本发明的保护范围并不受下面公开的具体实施例的限制。
图1示出了根据本发明的实施例的多层电路板的示意图。
如图1所示，根据本发明的实施例的多层电路板，包括：至少两个光学对位标102，通过蚀刻设置于芯板上，用于对至少两个芯板进行对位；至少两个熔合加热区域104，设置于芯板的板边上，用于将至少两个芯板在完成对位后，进行熔合。
在该技术方案中，通过在待熔合的芯板上蚀刻光学对位标102，以进行对位，并且在待熔合的芯板上设置至少两个熔合加热区域104，使电路板芯板完成粘合，减少了冲孔与重复对位工序，避免了由于对位孔变形等异常因素导致的对位异常，提高了对位的精度，提升了电路板的生产效率与生产品质。
在上述技术方案中，优选地，光学对位标102包括对位圆环与对位靶点，对位靶点设置于对位圆环内。
在该技术方案中，光学对位标102包括对位圆环和对位靶点，在实际生产时，优先抓取对位圆环的轮廓，与抓取对位孔的轮廓相比，蚀刻形成的对位圆环更容易抓取，并且在对位圆环的轮廓存在缺陷时，抓取对位靶点的圆心，在提升对位精度的同时，保证了对位工序的顺利执行，并且降低了由于无法对位导致不能正常生产的概率。
为了加工方便，同一位置的对位圆环与对位靶点可以设置为同心。
在上述任一项技术方案中，优选地，对位靶点的直径按照芯板加工时的叠加顺序依次递增。
在该技术方案中，将对位靶点的直径按照加工顺序进行增加，组合芯板在叠合时，能够通过识别对位靶点的直径大小检测芯板的放置的顺序是否正确，从而起到芯板叠合时的防呆作用，降低了由于芯板叠加错误导致电路板报废的概率，从另一方面也降低了电路板的加工成本。
在上述任一项技术方案中，优选地，对位靶点为通过蚀刻生成的铜面原点。
在该技术方案中，将对位靶点通过蚀刻生成铜面原点，提高了与融合机对位时的对位精度，在一定程度上满足电路板导电需求。
在上述任一项技术方案中，优选地，还包括：对位圆环的直径大于或等于5mm；对位靶点的直径大于或等于1mm，且对位靶点的直径按照芯板加工时的叠加顺序每次递增0.3mm至0.5mm。
在该技术方案中，通过设置对位圆环与对位靶点的直径大小，使通过对位圆环与对位靶点进行对位更易实现，满足了多层电路板的加工需求。
具体地，设置电路板熔合叠板对位系统，由不同芯板层的光学对位标102组成，其中，光学对位标102由对位圆环和对位靶点组成，对位圆环直径可以设计为6.00mm(可根据不同的熔合机的对位精度进行更改)，靶点设计为蚀刻出的铜面圆点，基准直径设计设置为1.00mm，光学对位标102以对位圆环的轮廓或对位靶点的圆心为参照用于与熔合机的对位，不同芯板层上对位靶点的直径呈递增设计，叠板时芯板层的对位靶点直径的直径以1mm为基准，每层依次递增0.30mm(可根据不同的熔合机的对位精度进行更改)，使组合芯板叠合时熔合机更易识别芯板层的位置，便于芯板叠合时防呆。
在上述任一项技术方案中，优选地，至少两个熔合加热区域104包括八个熔合加热区域104，八个熔合加热区域104对称设置于芯板的板边上。
在该技术方案中，由于传统的两点加热设计加热点的个数偏少，多个芯板叠合同时熔合时存在加热不足导致熔合不充分的风险，因此每次只能单叠板生产，生产效率偏低，通过设置八个大铜面熔合加热区域104，并且平均分布在电路板两端，能够满足多个芯板叠合同时熔合的加热强度和并且提高熔合的品质。
在上述任一项技术方案中，优选地，八个熔合加热区域104中的每个熔合加热区域104的尺寸为20mm×40mm。
在该技术方案中，通过将每个熔合加热区域104的尺寸为20mm×40mm，方便了熔合区域的加工，并且满足了生产需求。
图2示出了根据本发明的实施例的多层电路板的制备方法的示意流程图。
如图2所示，根据本发明的实施例的多层电路板的制备方法，包括：步骤202，在芯板的表面设置对位标记；步骤204，及在芯板上生成熔合加热区域；步骤206，根据对位标记将至少两个芯板进行对位，并根据对位标记检测至少两个芯板的叠放次序是否正确；步骤208，在检测到至少两个芯板的叠放次序正确时，根据相对的熔合加热区域对至少两个芯板进行熔合；步骤210，对熔合后的至少两个芯板进行压合，以生成多层电路板。
在该技术方案中，在待叠合的芯板表面设置对位标记与熔合加热区域，依据芯板层的叠放次序进行投放，熔合机根据芯板上的光学对位标进行识别，确保芯板的叠放次序的准确性，在检测到叠放次序准确时，根据光学对位标将多张芯板进行对位，优先抓取对位圆环的轮廓，当对位圆环的轮廓存在缺陷时即采用抓取对位靶点圆心的方式对位，在工作台面满4叠时即进行一次板边加热熔合，并根据电路板生产流程和作业程式进行正常的压合工艺流程生产，减少了冲孔与重复对位工序，避免了由于对位孔变形等异常因素导致的对位异常，提高了对位的精度，提升了电路板的生产效率与生产品质。
具体地，在电路板表面制作光学对位标，电路板组合芯板在图形线路制作过程中，依据工程设计资料在芯板表面上下端的中心制作光学对位标A和光学对位标B。
与上述光学对位标同步制作的还有电路板熔合加热区域，平均分布在电路板左右两侧，完成后电路板两侧保留八个铜面熔合加热区域。
在上述技术方案中，优选地，根据对位标记将至少两个芯板进行对位，并根据对位标记检测至少两个芯板的叠放次序是否正确，具体包括以下步骤：获取对位标记中的对位圆环的轮廓；检测对位圆环的轮廓是否存在缺陷；在检测到对位圆环的轮廓不存在缺陷时，根据对位圆环的轮廓进行对位；检测对位标记中的对位靶点的直径是否根据叠放次序依次增加；在检测到对位靶点的直径根据叠放次序依次增加时，确定叠放次序正确。
在该技术方案中，通过获取对位圆环的轮廓进行对位，检测对位圆环的轮廓是否存在缺陷，在检测到对位圆环的轮廓不存在缺陷时，直接进行对位，并且检测对位靶点的直径是否根据叠放次序依次增加，以保证叠放次序的准确性，优先抓取对位圆环的轮廓，与抓取对位孔的轮廓相比，蚀刻形成的对位圆环更容易抓取，并且提升了对位精度。
将对位靶点的直径按照加工顺序进行增加，组合芯板在叠合时，能够通过识别对位靶点的直径大小检测芯板的放置的顺序是否正确，从而起到芯板叠合时的防呆作用，降低了由于芯板叠加错误导致电路板报废的概率，从另一方面也降低了电路板的加工成本。
在上述任一项技术方案中，优选地，还包括：在检测到对位圆环的轮廓存在缺陷时，获取对位靶点的圆心；根据对位靶点的圆心进行对位。
在该技术方案中，在对位圆环的轮廓存在缺陷时，抓取对位靶点的圆心，保证了对位工序的顺利执行，并且降低了由于无法对位导致不能正常生产的概率。
图3与图4示出了根据本发明的一个实施例的芯板叠合的示意图。
如图3所示，不同芯板上的对位靶点直径呈递增设计，叠板时芯板层上方的对位靶点302保持直径1.00mm不变，下方的对位靶点304直径每层依次递增0.30mm(可以根据不同的设备精度进行更改)，使得组合芯板叠合时设备识别能够识别芯板层的位置，便于芯板叠合防呆。
如图4所示，当组合板叠放次序正确时，对位靶点402显示在对位窗口的上部，对位靶点404显示在对位窗口的下部，对位窗口的下部的对位靶点的直径按叠放层递加，当其组合板叠合放反后，对位靶点406的影像显示在对位窗口的上部，对位靶点408显示在对位窗口的下部，此时通过检测到叠加位置错误确定组合板叠合放反。
在该技术方案中，检测对位靶点的直径是否根据叠放次序依次增加，以保证叠放次序的准确性。
图5示出了根据本发明的另一个实施例的多层电路板的制备方法的示意流程图。
如图5所示，根据本发明的另一个实施例的多层电路板的制备方法，包括：
步骤502，在电路板表面制作光学对位标；
电路板组合芯板在图形线路制作过程中，依据工程设计资料进行正常的流程制作，在芯板表面上下端中心制作两个光学对位标A、B，对位圆环直径为6mm，对位靶点直径为1.00mm。
步骤504，熔合加热区域制作；
与上述光学对位标同步制作的还有电路板熔合加热区域，平均分布在电路板左右两侧，完成后电路板两端保留八个大的铜面加热区域。
步骤506，多张芯板的预叠；
将芯板依据其所属的叠层位置进行分类，将分类好的芯板置放在熔合机的投板结构中，进行正常的生产。
步骤508，多张芯板组合及熔合；
依据芯板层的叠放次序进行投放，熔合机根据芯板上的光学对位系统进行识别，确保芯板层叠放次序的准确性。同时，设备依据对位系统将多张芯板进行对位，在对位程式设计中，优先抓取靶点的轮廓，当靶点轮廓存在缺陷时即采用抓取靶点圆心的方式对位。当工作台面满4叠时即进行一次板边加热熔合，循环操作至完成生产。
步骤510，正常的电路板压合；
根据电路板生产流程和作业程式进行正常的压合工艺流程生产。
在该技术方案中，在电路板两边设计八个铜面导热区域，作于熔合加热区域，可将组合板一次叠板数量增加至4叠/次(传统的两点加热方式只能生产1叠/次)，在电路板图形线路制作过程中制作光学对位标，以光学对位标替代原来的冲孔PIN用于电路板芯板的对位，由于图形蚀刻的光学对位标品质与整个板面保持良好的同步性，还可减少电路板图形线路制作后的冲孔流程，将生产对位次数由三次减少为两次，同时，降低了PIN孔由于板面涨缩、孔品质和孔大小等因素的对位影响。
以上结合附图详细说明了本发明的技术方案，考虑到相关技术中如何降低生产时对位偏移风险的技术问题，本发明提出了一种新的多层电路板，通过在待熔合的芯板上蚀刻光学对位标，以进行对位，并且在待熔合的芯板上设置至少两个熔合加热区域，使电路板芯板完成粘合，减少了冲孔与重复对位工序，避免了由于对位孔变形等异常因素导致的对位异常，提高了对位的精度，提升了电路板的生产效率与生产品质。
以上所述仅为本发明的优选实施例而已，并不用于限制本发明，对于本领域的技术人员来说，本发明可以有各种更改和变化。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (8)

1.一种多层电路板的制备方法，其特征在于，包括：
在芯板的表面设置对位标记；及
在所述芯板上生成熔合加热区域；
根据所述对位标记将至少两个所述芯板进行对位，并根据所述对位标记检测至少两个所述芯板的叠放次序是否正确；
在检测到至少两个所述芯板的叠放次序正确时，根据相对的所述熔合加热区域对至少两个所述芯板进行熔合；
对熔合后的至少两个所述芯板进行压合，以生成所述多层电路板；
所述根据所述对位标记将至少所述两个芯板进行对位，并根据所述对位标记检测至少两个所述芯板的叠放次序是否正确，具体包括以下步骤：
获取所述对位标记中的对位圆环的轮廓；
检测所述对位圆环的轮廓是否存在缺陷；
在检测到所述对位圆环的轮廓不存在所述缺陷时，根据所述对位圆环的轮廓进行对位；
检测所述对位标记中的对位靶点的直径是否根据叠放次序依次增加；
在检测到所述对位靶点的直径根据所述叠放次序依次增加时，确定所述叠放次序正确。
2.根据权利要求1所述的多层电路板的制备方法，其特征在于，还包括：
在检测到所述对位圆环的轮廓存在所述缺陷时，获取所述对位靶点的圆心；
根据所述对位靶点的圆心进行对位。
3.根据权利要求1所述的多层电路板的制备方法，其特征在于，所述多层电路板由至少两个芯板熔合生成，其特征在于，所述多层电路板包括：
至少两个光学对位标，通过蚀刻设置于所述芯板上，用于对所述至少两个芯板进行对位；
至少两个熔合加热区域，设置于所述芯板的板边上，用于将所述至少两个芯板在完成对位后，进行熔合；
所述光学对位标包括对位圆环与对位靶点，所述对位靶点设置于所述对位圆环内；
其中，在两个芯板进行对位时，先抓取对位圆环的轮廓，在对位圆环的轮廓存在缺陷时，抓取对位靶点的圆心。
4.根据权利要求3所述的多层电路板的制备方法，其特征在于，所述对位靶点的直径按照所述芯板加工时的叠加顺序依次递增。
5.根据权利要求4所述的多层电路板的制备方法，其特征在于，所述对位靶点为通过蚀刻生成的铜面原点。
6.根据权利要求3至5中任一项所述的多层电路板的制备方法，其特征在于，还包括：
所述对位圆环的直径大于或等于5mm；
所述对位靶点的直径大于或等于1mm，且所述对位靶点的直径按照所述芯板加工时的叠加顺序每次递增0.3mm至0.5mm。
7.根据权利要求3至5中任一项所述的多层电路板的制备方法，其特征在于，所述至少两个熔合加热区域包括八个熔合加热区域，所述八个熔合加热区域对称设置于所述芯板的板边上。
8.根据权利要求7所述的多层电路板的制备方法，其特征在于，所述八个熔合加热区域中的每个熔合加热区域的尺寸为20mm×40mm。
CN201610648176.7A 2016-08-09 2016-08-09 多层电路板和多层电路板的制备方法 Active CN107708285B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610648176.7A CN107708285B (zh) 2016-08-09 2016-08-09 多层电路板和多层电路板的制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610648176.7A CN107708285B (zh) 2016-08-09 2016-08-09 多层电路板和多层电路板的制备方法

Publications (2)

Publication Number Publication Date
CN107708285A CN107708285A (zh) 2018-02-16
CN107708285B true CN107708285B (zh) 2020-10-16

Family

ID=61169261

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610648176.7A Active CN107708285B (zh) 2016-08-09 2016-08-09 多层电路板和多层电路板的制备方法

Country Status (1)

Country Link
CN (1) CN107708285B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108323041A (zh) * 2018-03-15 2018-07-24 深圳崇达多层线路板有限公司 一种多次压合hdi板的板边设计方法
CN108668444B (zh) * 2018-06-25 2020-03-06 广州兴森快捷电路科技有限公司 涨缩控制方法、加工方法和系统、计算机存储介质和设备
CN109922612A (zh) * 2019-03-22 2019-06-21 深圳明阳电路科技股份有限公司 一种hdi板制作方法和hdi板
CN113133227A (zh) * 2019-12-31 2021-07-16 塔德克公司 多层印刷电路板制造方法
CN212936279U (zh) * 2020-07-08 2021-04-09 瑞声科技(新加坡)有限公司 用于lcp基板的内层板结构及lcp基板
CN112165779B (zh) * 2020-10-20 2021-08-31 江西强达电路科技有限公司 一种多层pcb高精度内层压合方法
CN115175474A (zh) * 2022-06-17 2022-10-11 深圳中富电路股份有限公司 一种压合多块板同时热熔的方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101309557A (zh) * 2008-07-04 2008-11-19 深圳玛斯兰电路科技实业发展有限公司 印刷电路板内层芯板预排定位熔合工艺
CN102056414A (zh) * 2010-12-29 2011-05-11 北大方正集团有限公司 印刷电路板的制作方法
CN102098884A (zh) * 2010-12-29 2011-06-15 北大方正集团有限公司 标准压合板的制作方法及标准压合板
CN103179812A (zh) * 2013-04-18 2013-06-26 梅州市志浩电子科技有限公司 高多阶hdi印刷电路板的制作方法
CN203788550U (zh) * 2014-02-10 2014-08-20 柏承电子（惠阳）有限公司 一种实现内层层间定位结构
CN204090283U (zh) * 2014-08-14 2015-01-07 梅州市志浩电子科技有限公司 具有靶标图形的印刷电路板
CN104302098A (zh) * 2014-10-31 2015-01-21 华进半导体封装先导技术研发中心有限公司 线路板层压对位靶标的结构和制作方法
CN105050339A (zh) * 2015-07-10 2015-11-11 东莞市科佳电路有限公司 一种检测多层印制电路板层间位置偏移的方法
CN105072830A (zh) * 2015-09-10 2015-11-18 江门崇达电路技术有限公司 一种层偏检测方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11145628A (ja) * 1997-11-05 1999-05-28 Toshiba Corp 印刷配線基板

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101309557A (zh) * 2008-07-04 2008-11-19 深圳玛斯兰电路科技实业发展有限公司 印刷电路板内层芯板预排定位熔合工艺
CN102056414A (zh) * 2010-12-29 2011-05-11 北大方正集团有限公司 印刷电路板的制作方法
CN102098884A (zh) * 2010-12-29 2011-06-15 北大方正集团有限公司 标准压合板的制作方法及标准压合板
CN103179812A (zh) * 2013-04-18 2013-06-26 梅州市志浩电子科技有限公司 高多阶hdi印刷电路板的制作方法
CN203788550U (zh) * 2014-02-10 2014-08-20 柏承电子（惠阳）有限公司 一种实现内层层间定位结构
CN204090283U (zh) * 2014-08-14 2015-01-07 梅州市志浩电子科技有限公司 具有靶标图形的印刷电路板
CN104302098A (zh) * 2014-10-31 2015-01-21 华进半导体封装先导技术研发中心有限公司 线路板层压对位靶标的结构和制作方法
CN105050339A (zh) * 2015-07-10 2015-11-11 东莞市科佳电路有限公司 一种检测多层印制电路板层间位置偏移的方法
CN105072830A (zh) * 2015-09-10 2015-11-18 江门崇达电路技术有限公司 一种层偏检测方法

Also Published As

Publication number Publication date
CN107708285A (zh) 2018-02-16

Similar Documents

Publication Publication Date Title
CN107708285B (zh) 多层电路板和多层电路板的制备方法
CN107944517B (zh) 一种产品全流程品质追溯方法
CN105072830B (zh) 一种层偏检测方法
CN109587975B (zh) 一种改善压合熔合位流胶的方法
JP2009147397A (ja) 検査マーク構造、基板シート積層体、多層回路基板、多層回路基板の積層合致精度の検査方法、及び基板シート積層体の設計方法
CN110896594A (zh) 一种无Pin定位自动涨缩钻孔生产方法
CN105517350A (zh) 一种印制电路板的制作方法
US8595925B2 (en) Manufacturing method of identifiable print circuit board
CN110545616A (zh) 一种便于监测层偏的pcb板及其制作方法
CN113573468B (zh) 一种多层电路板及生产方法
CN106206008A (zh) 快速检测电极移位的印刷网版、mlcc及其检测方法
CN109219276A (zh) 一种提高多层印制电路板层压工艺的方法
CN107592757A (zh) 一种多层电路板的高精度层间对位制作方法
JPH0878273A (ja) 積層型電子部品の製造方法
CN116489906A (zh) 一种防止叠错的印刷线路板内层芯板及其制造方法
JP5845448B2 (ja) 生産データ作成装置および生産データ作成方法
CN114007332B (zh) 多次压合层间高对准度印刷线路板的加工方法
CN111113549B (zh) 超厚芯板冲孔系统及超厚芯板冲孔方法
JP2010087012A (ja) 積層コンデンサの製造方法
KR20150138189A (ko) 플렉시블 적층회로기판 제조를 위한 향상된 시스템 및 방법
JPH03151615A (ja) 積層電子部品の製造方法
KR20070035222A (ko) 세라믹 그린시트 자동 적층 방법 및 그 장치
US20080186045A1 (en) Test mark structure, substrate sheet laminate, multilayered circuit substrate, method for inspecting lamination matching precision of multilayered circuit substrate, and method for designing substrate sheet laminate
KR101969710B1 (ko) 엑스레이 드릴 타겟
CN111315156A (zh) 一种高多层板层别检测防呆方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20230608

Address after: 3007, Hengqin international financial center building, No. 58, Huajin street, Hengqin new area, Zhuhai, Guangdong 519031

Patentee after: New founder holdings development Co.,Ltd.

Patentee after: ZHUHAI FOUNDER TECH. HI-DENSITY ELECTRONIC Co.,Ltd.

Address before: 100871, Beijing, Haidian District Cheng Fu Road 298, founder building, 9 floor

Patentee before: PEKING UNIVERSITY FOUNDER GROUP Co.,Ltd.

Patentee before: ZHUHAI FOUNDER TECH. HI-DENSITY ELECTRONIC Co.,Ltd.