CN107704351A - 一种芯片的验证方法和装置 - Google Patents

Abstract

本发明提供一种芯片的验证方法，在该验证方法中，首先依照芯片设计规格生成对应的待测试模块、相同的第一参考验证模型和第二参考验证模型；然后在验证的过程中，修改待测试模块和第一参考验证模型的输入数据为第二输入数据，可见在一段时间之后，待测试模块和第一参考验证模块会输出第二输入数据对应的输出数据，因此，可将该待测试模块的输出数据与第二参考验证模块的输出数据进行比较，如果不相等，则表示待测试模块之后的输出数据为第二输入数据对应的输出数据，且在后续的验证中，将待测试模块和第一参考验证模型的输出数据进行比较，即可以将待测试模块和第一参考验证模型的输出数据进行对齐了。

Description

一种芯片的验证方法和装置

技术领域

本发明涉及芯片设计领域，尤其涉及一种芯片的验证方法和装置。

背景技术

在芯片的设计过程中，设计人员会依据芯片设计规格来编写RTL（RegisterTransfer Level，寄存器传输级）代码，之后验证人员便开始对RTL代码（通常称其为DUT，Design Under Test，待测试模块）进行验证，从而确保从芯片设计规格到RTL代码转变的正确性。芯片内部的寄存器和/或存储器中的值能够完整的描述芯片的状态，因此，通过将芯片内部的寄存器和/或存储器中的值与预设执行结果比较，就能够准确的判断出该待测模块是否通过验证。

UVM（Universal Verification Methodology，通用验证方法学）是一个常用的验证平台开发框架，如图1所示，在进行芯片的寄存器验证时，在UVM平台上架构有待测试模块（DUT）1和参考验证模型（Reference Mode）2，参考验证模型2用于完成和待测试模块1相同的功能，得到预期结果，可采用高级语言编写；在验证时，向待测试模块1和参考验证模型2提供相同的输入数据（输入数据会被读到这两个模块的内部的寄存器和/或存储器中）并开始验证，如果记分板（Scoreboard）3判断出这两个模块的输出数据相同（输出数据可以从这两个模块内部的寄存器和/或存储器中读取），则该待测试模块1通过了验证，否者没有通过验证。但在实际中，由于待测试模块1和参考验证模型2的运行速度不一致，导致该输入数据所对应的输出数据不一定能同步输出，即这待测试模块1和参考验证模型2的输出数据不对齐，进而使得记分板模块3无法进行比较。

因此，设置一种能够使得待测试模块1和参考验证模型2的输出数据对齐的方法和装置，就成为一个亟待解决的问题。

发明内容

本发明的目的在于提供一种芯片的验证方法和装置。

为了实现上述发明目的之一，本发明一实施方式提供了一种芯片的验证方法，包括以下步骤：

依照芯片设计规格生成对应的待测试模块、第一参考验证模型和第二参考验证模型，所述第一参考验证模型和第二参考验证模型相同；

向所述待测试模块、第一参考验证模型和第二参考验证模型输入第一输入数据，并开始芯片验证；

将所述待测试模块和第一参考验证模型的输入数据修改为第二输入数据，获取第一参考验证模型的第一输出数据序列、第二参考验证模型的第二输出数据序列和待测试模块的第三输出数据序列，所述第一输出数据序列、第二输出数据序列和第三输出数据序列均以时间顺序排列；

在确定第三输出数据序列和第二输出数据序列的前L位均相同、第L位不相同，并且第三输出数据序列和第一输出数据序列的第L位相同时，则在后续芯片验证中，将第三输出数据序列与第一输出数据序列的L位之后的数据进行比较，L为自然数。

作为本发明一实施方式的进一步改进，所述验证方法还包括以下步骤：在确定第三输出数据序列的第M位和第一输出数据序列的第M位不相同、且第三输出数据序列的第M位和第二输出数据序列的第M位也不相同时，则所述待测试模块没有通过测试，M为自然数。

作为本发明一实施方式的进一步改进，所述在后续芯片验证中，将第三输出数据序列与第一输出数据序列的L位之后的数据进行比较，包括：在后续芯片验证中，在确定第三输出数据序列与第一输出数据序列的L位之后的所有相同位置的数据都相等，则所述待测试模块通过测试。

作为本发明一实施方式的进一步改进，所述在后续芯片验证中，将第三输出数据序列与第一输出数据序列进行比较，包括：在后续芯片验证中，在确定第三输出数据序列与第一输出数据序列的L位之后的任一相同位置的数据不相等，则所述待测试模块没有通过测试。

作为本发明一实施方式的进一步改进，所述获取第一参考验证模型的第一输出数据序列、第二参考验证模型的第二输出数据序列和待测试模块的第三输出数据序列，包括：从第一参考验证模型、第二参考验证模型和待测试模块的内部寄存器和/或存储器中分别读取输出数据，并按照时间顺序排列成第一输出数据序列、第二输出数据序列和第三输出数据序列。

作为本发明一实施方式的进一步改进，所述向待测试模块、第一参考验证模型和第二参考验证模型输入第一输入数据，包括：将所述第一输入数据写入到待测试模块、第一参考验证模型和第二参考验证模型内部的寄存器和/或存储器中。

作为本发明一实施方式的进一步改进，所述将所述待测试模块和第一参考验证模型的输入数据设置为第二输入数据，包括：将所述第二输入数据写入到待测试模块和第一参考验证模型内部的寄存器和/或存储器中。

作为本发明一实施方式的进一步改进，所述验证方法还包括以下步骤：在后续芯片验证中，将所述第二参考验证模型的输入数据设置为第二输入数据。

本发明一实施方式还提供了一种芯片的验证装置，包括以下模块：

初始化模块，用于依照芯片设计规格生成对应的待测试模块、第一参考验证模型和第二参考验证模型，所述第一参考验证模型和第二参考验证模型相同；

验证启动模块，用于向所述待测试模块、第一参考验证模型和第二参考验证模型输入第一输入数据，并开始芯片验证；

数据修改模块，用于将所述待测试模块和第一参考验证模型的输入数据修改为第二输入数据，获取第一参考验证模型的第一输出数据序列、第二参考验证模型的第二输出数据序列和待测试模块的第三输出数据序列，所述第一输出数据序列、第二输出数据序列和第三输出数据序列均以时间顺序排列；

处理模块，用于在确定第三输出数据序列和第二输出数据序列的前L位均相同、第L位不相同，并且第三输出数据序列和第一输出数据序列的第L位相同时，则在后续芯片验证中，将第三输出数据序列与第一输出数据序列的L位之后的数据进行比较，L为自然数。

作为本发明一实施方式的进一步改进，所述处理模块还用于：在后续芯片验证中，在确定第三输出数据序列与第一输出数据序列的L位之后的所有相同位置的数据都相等，则所述待测试模块通过测试。

相对于现有技术，本发明的技术效果在于：本发明实施例提供了一种芯片的验证方法，在该验证方法中，首先依照芯片设计规格生成对应的待测试模块、相同的第一参考验证模型和第二参考验证模型；然后在验证的过程中，修改待测试模块和第一参考验证模型的输入数据为第二输入数据，可见在一段时间之后，待测试模块和第一参考验证模块会输出第二输入数据对应的输出数据，因此，可将该待测试模块的输出数据与第二参考验证模块的输出数据进行比较，如果不相等，则表示待测试模块之后的输出数据为第二输入数据对应的输出数据，且在后续的验证中，将待测试模块和第一参考验证模型的输出数据进行比较，即可以将待测试模块和第一参考验证模型的输出数据进行对齐了。

附图说明

图1是现有技术中的基于UVM的芯片验证的结构示意图；

图2是本发明实施例一中的芯片的验证方法的流程示意图；

图3是本发明实施例一中的输出序列的示例图；

图4是本发明实施例二中的芯片验证装置的结构示意图。

具体实施方式

以下将结合附图所示的各实施方式对本发明进行详细描述。但这些实施方式并不限制本发明，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本发明的保护范围内。

本发明实施例提供了一种芯片的验证方法，如图2所示，包括以下步骤：

步骤201：依照芯片设计规格生成对应的待测试模块、第一参考验证模型和第二参考验证模型，所述第一参考验证模型和第二参考验证模型相同；这里，第一参考验证模块和第二参考验证模型是由相同的源代码编译而成的，第一、第二参考验证模块完成与待测试模块1相同的功能。

步骤202：向所述待测试模块、第一参考验证模型和第二参考验证模型输入第一输入数据，并开始芯片验证；可以理解的是，该芯片可能需要输入一个或多个具体的数值，即第一输入数据有可能包含一个或多个具体的数值；同样的，待测试模块、第一参考验证模型和第二参考验证模型所输出的输出数据可能为一个或多个数值。在芯片的验证过程中，如果从芯片设计规格到RTL代码转变是正确的，则这三者的输出数据相同（如果输出数据包括多个数值，则输出数据相同是指相对应的数值相等）。

步骤203：将所述待测试模块和第一参考验证模型的输入数据修改为第二输入数据，获取第一参考验证模型的第一输出数据序列、第二参考验证模型的第二输出数据序列和待测试模块的第三输出数据序列，所述第一输出数据序列、第二输出数据序列和第三输出数据序列均以时间顺序排列；这里，第二输入数据有可能包含一个或多个具体的数值，并且第一输入数据和第二输入数据不相同；在将待测试模块和第一参考验证模型的输入数据修改第二输入数据时，第二参考验证模型的输入数据依然为第一输入数据；之后，待测试模块和第一参考验证模型都会对第二输入数据进行处理，但是由于它们的处理速度不一样，导致两者可能在不同时刻输出第二输入数据所对应的输出数据。如图3所示，没有填充阴影的方格表示第一输入数据所对应的输出数据，填充阴影的方格表示为第二输入数据所对应的输出数据，可见，如果将第三输出数据序列直接与第一输出数据序列作比较，则这两个序列的第三位就不同（这可能是由于待测试模块1编写错误，抑或由于这两个模块的处理速度不同造成的），从而无法判断出待测试模块1是否通过验证，即需要将第一输出数据序列与第三输出数据序列对齐。

步骤304：在确定第三输出数据序列和第二输出数据序列的前L位均相同、第L位不相同，并且第三输出数据序列和第一输出数据序列的第L位相同时，则在后续芯片验证中，将第三输出数据序列与第一输出数据序列的L位之后的数据进行比较，L为自然数。

可以理解的是，第一参考验证模块在接收到第二输入数据时，也需要经过一段时间之后，才输出第二输入数据所对应的输出数据，因此，第一输出数据序列和第三输出数据序列的前面几位可能为第一输入数据所对应的输出数据，但是数量不一样，因此，需要剔除这两个序列的前面若干位；而第二输出数据序列全部都是第一输入数据所对应的输出数据。

如图3所示，第三输出数据序列的前六位必然等于第二输出数据序列的前六位，而第三输出数据序列的第七位不等于第二输出数据序列的第七位，就代表第三输出数据序列的第七位及其后面的数据为第二输出数据所对应的输出数据，因此，在后续的验证中，就可以将第三输出数据序列与第一输出数据序列进行比较了，即将待测试模块和第一参考验证模型的输出数据给对齐了。

优选的，所述验证方法还包括以下步骤：在确定第三输出数据序列的第M位和第一输出数据序列的第M位不相同、且第三输出数据序列的第M位和第二输出数据序列的第M位也不相同时，则所述待测试模块没有通过测试，M为自然数。可以理解，第三输出数据序列中的第M位可能为第一输入数据对应的输出数据，也可能为第二输入数据对应的输出数据，即必然与第一输出数据序列中的第M位相同或者与第二输出数据序列中的第M位相同，反之，如果都不相同，则测试模块没有通过测试。

优选的，所述在后续芯片验证中，将第三输出数据序列与第一输出数据序列的L位之后的数据进行比较，包括：在后续芯片验证中，在确定第三输出数据序列与第一输出数据序列的L位之后的所有相同位置的数据都相等，则所述待测试模块通过测试。这里，第三输出数据序列和第一输出数据序列的前面L位就不需要比较了，而是将L位之后的数据进行比较，如果相同位置的数据都相等，则表明待测试模块通过测试。

优选的，所述在后续芯片验证中，将第三输出数据序列与第一输出数据序列进行比较，包括：在后续芯片验证中，在确定第三输出数据序列与第一输出数据序列的L位之后的任一相同位置的数据不相等，则所述待测试模块没有通过测试。这里，第三输出数据序列和第一输出数据序列的前面L位就不需要比较了，而是将L位之后的数据进行比较，如果某个相同位置的数据不相等，则表明待测试模块通过测试。

优选的，所述获取第一参考验证模型的第一输出数据序列、第二参考验证模型的第二输出数据序列和待测试模块的第三输出数据序列，包括：从第一参考验证模型、第二参考验证模型和待测试模块的内部寄存器和/或存储器中分别读取输出数据，并按照时间顺序排列成第一输出数据序列、第二输出数据序列和第三输出数据序列。因为芯片内部的寄存器或存储器中的值能够完整的来描述芯片的运行状态，因此，可以获取内部寄存器和/或存储器的值来作为输出数据。

优选的，所述向待测试模块、第一参考验证模型和第二参考验证模型输入第一输入数据，包括：将所述第一输入数据写入到待测试模块、第一参考验证模型和第二参考验证模型内部的寄存器和/或存储器中。可以理解，如果第一输入数据包含多个数值，则需要将多个数值写入到对应的寄存器或存储器的对应的存储区域。

优选的，所述将所述待测试模块和第一参考验证模型的输入数据设置为第二输入数据，包括：将所述第二输入数据写入到待测试模块和第一参考验证模型内部的寄存器和/或存储器中。可以理解，如果第二输入数据包含多个数值，则需要将多个数值写入到对应的寄存器或存储器的对应的存储区域。

优选的，还包括以下步骤：在后续芯片验证中，将所述第二参考验证模型的输入数据设置为第二输入数据。这里，将第一参考验证模型、第二参考验证模型和待测试模块这三者具有相同的输入数据，可以为再次运行本发明实施例提供的芯片验证方法做准备。

本发明实施例二提供了一种芯片的验证装置，如图4所示，包括以下模块：

初始化模块4，用于依照芯片设计规格生成对应的待测试模块、第一参考验证模型和第二参考验证模型，所述第一参考验证模型和第二参考验证模型相同；

验证启动模块5，用于向待测试模块、第一参考验证模型和第二参考验证模型输入第一输入数据，并开始芯片验证；

数据修改模块6，用于将所述待测试模块和第一参考验证模型的输入数据设置为第二输入数据，获取第一参考验证模型的第一输出数据序列、第二参考验证模型的第二输出数据序列和待测试模块的第三输出数据序列，所述第一输出数据序列、第二输出数据序列和第三输出数据序列均以时间顺序排列；

处理模块7，用于在确定第三输出数据序列和第二输出数据序列的前L位均相同、第L位不相同，并且第三输出数据序列和第一输出数据序列的第L位相同时，则在后续芯片验证中，将第三输出数据序列与第一输出数据序列的L位之后的数据进行比较，L为自然数。

优选的，所述处理模块还用于：在后续芯片验证中，在确定第三输出数据序列与第一输出数据序列的L位之后的所有相同位置的数据都相等，则所述待测试模块通过测试。

应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

上文所列出的一系列的详细说明仅仅是针对本发明的可行性实施方式的具体说明，它们并非用以限制本发明的保护范围，凡未脱离本发明技艺精神所作的等效实施方式或变更均应包含在本发明的保护范围之内。

Claims (10)

1.一种芯片的验证方法，其特征在于，包括以下步骤：

依照芯片设计规格生成对应的待测试模块、第一参考验证模型和第二参考验证模型，所述第一参考验证模型和第二参考验证模型相同；

向所述待测试模块、第一参考验证模型和第二参考验证模型输入第一输入数据，并开始芯片验证；

将所述待测试模块和第一参考验证模型的输入数据修改为第二输入数据，获取第一参考验证模型的第一输出数据序列、第二参考验证模型的第二输出数据序列和待测试模块的第三输出数据序列，所述第一输出数据序列、第二输出数据序列和第三输出数据序列均以时间顺序排列；

在确定第三输出数据序列和第二输出数据序列的前L位均相同、第L位不相同，并且第三输出数据序列和第一输出数据序列的第L位相同时，则在后续芯片验证中，将第三输出数据序列与第一输出数据序列的L位之后的数据进行比较，L为自然数。

2.根据权利要求1所述的芯片的验证方法，其特征在于，还包括以下步骤：

在确定第三输出数据序列的第M位和第一输出数据序列的第M位不相同、且第三输出数据序列的第M位和第二输出数据序列的第M位也不相同时，则所述待测试模块没有通过测试，M为自然数。

3.根据权利要求1所述的芯片的验证方法，其特征在于，所述在后续芯片验证中，将第三输出数据序列与第一输出数据序列的L位之后的数据进行比较，包括：

在后续芯片验证中，在确定第三输出数据序列与第一输出数据序列的L位之后的所有相同位置的数据都相等，则所述待测试模块通过测试。

4.根据权利要求3所述的芯片的验证方法，其特征在于，所述在后续芯片验证中，将第三输出数据序列与第一输出数据序列进行比较，包括：

在后续芯片验证中，在确定第三输出数据序列与第一输出数据序列的L位之后的任一相同位置的数据不相等，则所述待测试模块没有通过测试。

5.根据权利要求1所述的芯片的验证方法，其特征在于，所述获取第一参考验证模型的第一输出数据序列、第二参考验证模型的第二输出数据序列和待测试模块的第三输出数据序列，包括：

从第一参考验证模型、第二参考验证模型和待测试模块的内部寄存器和/或存储器中分别读取输出数据，并按照时间顺序排列成第一输出数据序列、第二输出数据序列和第三输出数据序列。

6.根据权利要求1所述的芯片的验证方法，其特征在于，所述向待测试模块、第一参考验证模型和第二参考验证模型输入第一输入数据，包括：

将所述第一输入数据写入到待测试模块、第一参考验证模型和第二参考验证模型内部的寄存器和/或存储器中。

7.根据权利要求1所述的芯片的验证方法，其特征在于，所述将所述待测试模块和第一参考验证模型的输入数据设置为第二输入数据，包括：

将所述第二输入数据写入到待测试模块和第一参考验证模型内部的寄存器和/或存储器中。

8.根据权利要求1所述的芯片的验证方法，其特征在于，还包括以下步骤：

在后续芯片验证中，将所述第二参考验证模型的输入数据设置为第二输入数据。

9.一种芯片的验证装置，其特征在于，包括以下模块：

初始化模块，用于依照芯片设计规格生成对应的待测试模块、第一参考验证模型和第二参考验证模型，所述第一参考验证模型和第二参考验证模型相同；

验证启动模块，用于向所述待测试模块、第一参考验证模型和第二参考验证模型输入第一输入数据，并开始芯片验证；

数据修改模块，用于将所述待测试模块和第一参考验证模型的输入数据修改为第二输入数据，获取第一参考验证模型的第一输出数据序列、第二参考验证模型的第二输出数据序列和待测试模块的第三输出数据序列，所述第一输出数据序列、第二输出数据序列和第三输出数据序列均以时间顺序排列；

处理模块，用于在确定第三输出数据序列和第二输出数据序列的前L位均相同、第L位不相同，并且第三输出数据序列和第一输出数据序列的第L位相同时，则在后续芯片验证中，将第三输出数据序列与第一输出数据序列的L位之后的数据进行比较，L为自然数。

10.根据权利要求9所述的芯片的验证装置，其特征在于，所述处理模块还用于：

在后续芯片验证中，在确定第三输出数据序列与第一输出数据序列的L位之后的所有相同位置的数据都相等，则所述待测试模块通过测试。