CN107683534B - 发光模块 - Google Patents

发光模块 Download PDF

Info

Publication number
CN107683534B
CN107683534B CN201680029892.5A CN201680029892A CN107683534B CN 107683534 B CN107683534 B CN 107683534B CN 201680029892 A CN201680029892 A CN 201680029892A CN 107683534 B CN107683534 B CN 107683534B
Authority
CN
China
Prior art keywords
light emitting
light
emitting module
conductor pattern
projection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680029892.5A
Other languages
English (en)
Other versions
CN107683534A (zh
Inventor
卷圭一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nichia Corp
Original Assignee
Toshiba Hokuto Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Hokuto Electronics Corp filed Critical Toshiba Hokuto Electronics Corp
Publication of CN107683534A publication Critical patent/CN107683534A/zh
Application granted granted Critical
Publication of CN107683534B publication Critical patent/CN107683534B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21S—NON-PORTABLE LIGHTING DEVICES; SYSTEMS THEREOF; VEHICLE LIGHTING DEVICES SPECIALLY ADAPTED FOR VEHICLE EXTERIORS
    • F21S2/00—Systems of lighting devices, not provided for in main groups F21S4/00 - F21S10/00 or F21S19/00, e.g. of modular construction
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V19/00—Fastening of light sources or lamp holders
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V19/00—Fastening of light sources or lamp holders
    • F21V19/001—Fastening of light sources or lamp holders the light sources being semiconductors devices, e.g. LEDs
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21V—FUNCTIONAL FEATURES OR DETAILS OF LIGHTING DEVICES OR SYSTEMS THEREOF; STRUCTURAL COMBINATIONS OF LIGHTING DEVICES WITH OTHER ARTICLES, NOT OTHERWISE PROVIDED FOR
    • F21V23/00—Arrangement of electric circuit elements in or on lighting devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F21—LIGHTING
    • F21Y—INDEXING SCHEME ASSOCIATED WITH SUBCLASSES F21K, F21L, F21S and F21V, RELATING TO THE FORM OR THE KIND OF THE LIGHT SOURCES OR OF THE COLOUR OF THE LIGHT EMITTED
    • F21Y2115/00—Light-generating elements of semiconductor light sources
    • F21Y2115/10—Light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Non-Portable Lighting Devices Or Systems Thereof (AREA)
  • Wire Bonding (AREA)

Abstract

发光模块具备：第一绝缘基板，具有挠性，且在表面形成有多个导体图案；以及发光元件，具有第一电极和第二电极，该第一电极配置在与第一绝缘基板对置的面的第一区域，且经由第一凸出部而与多个导体图案中的第一导体图案连接，该第二电极配置在与第一绝缘基板对置的面的不同于第一区域的第二区域，且经由第二凸出部而与不同于第一导体图案的第二导体图案连接，从第一区域至第一凸出部与第一导体图案的接触点为止的距离相对于从第一电极至第一导体图案的外缘与第二区域的外缘交叉的位置为止的距离之比为0.1以上。

Description

发光模块
本申请以2015年6月1日提出申请的日本国专利申请第2015－111782号作为优先权基础，并主张享有优先权的利益，该优先权文件的全部内容都通过援引而被包含于本申请。
技术领域
本发明的实施方式涉及发光模块。
背景技术
使用了发光元件(LED)的发光模块在室内用、室外用、固定设置用、移动用等的显示装置、显示用灯、各种开关类、信号装置、一般照明等的光学装置中广泛利用。作为使用了LED的发光模块中的、适用于显示各种文字列、几何学图形或花纹等的显示装置或显示用灯等的装置，公知有在2片透明基板间配置有多个LED的发光模块。
这种发光模块例如具有：在表面形成有电路图案的透明基板；与电路图案连接的LED；以及将LED相对于透明基板进行保持的树脂层。透明基板、树脂层具有挠性。因此，假想使发光模块弯曲或屈曲而进行使用。
在使发光模块弯曲或者屈曲的情况下，需要将电路图案的断线、电路图案间的短路防范于未然，并提高电路图案的连接可靠性。
现有技术文献
专利文献
专利文献1：日本特开2012－084855号公报
发明内容
发明所要解决的课题
本发明就是鉴于上述情形而完成的，其课题在于提高电路图案的连接可靠性。
用于解决课题的手段
实施方式所涉及的第一发光模块具备：第一绝缘基板，具有挠性，且在表面形成有多个导体图案；以及发光元件，具有第一电极和第二电极，该第一电极配置在与第一绝缘基板对置的面的第一区域，且经由第一凸出部而与多个导体图案中的第一导体图案连接，该第二电极配置在与第一绝缘基板对置的面的不同于第一区域的第二区域，且经由第二凸出部而与不同于第一导体图案的第二导体图案连接，从第一区域至第一凸出部与第一导体图案的接触点为止的距离相对于从第一电极至第一导体图案的外缘与第二区域的外缘交叉的位置为止的距离之比为0.1以上。
第二发光模块具备：第一绝缘基板，具有挠性，且在表面形成有多个导体图案；以及发光元件，具有第一电极和第二电极，该第一电极配置在与第一绝缘基板对置的面的第一区域，且经由第一凸出部而与多个导体图案中的第一导体图案连接，该第二电极配置于与第一绝缘基板对置的面的不同于第一区域的第二区域，且经由第二凸出部而与不同于第一导体图案的第二导体图案连接，从第一区域至第一凸出部与第一导体图案的接触点为止的距离相对于从第一电极至与第一电极相邻的边的远侧的角部为止的距离之比为0.1以上。
第三发光模块具备：第一绝缘基板，具有挠性，且在表面形成有第一导体图案；第二绝缘基板，具有挠性，且在与上述第一绝缘基板对置的面形成有第二导体图案；以及发光元件，具有第一电极和第二电极，该第一电极形成于第一面，且经由凸出部而与上述第一导体图案连接，该第二电极形成于与上述第一面相反侧的第二面，且与上述第二导体图案连接，从上述第一面至上述凸出部与上述第一导体图案的接触点为止的距离相对于从上述第一面上的距上述第一电极最远的点至上述第一电极为止的距离之比为0.12以上。
附图说明
图1是第一实施方式所涉及的发光模块的剖视图。
图2是发光元件的立体图。
图3是将发光模块的一部分放大示出的剖视图。
图4是示出发光元件的连接例的俯视图。
图5A是示出弯曲的状态的发光模块的图。
图5B是示出弯曲的状态的以往的发光模块的图。
图6是示出凸出部的图。
图7A是用于对凸出部的修圆处理进行说明的图。
图7B是用于对凸出部的修圆处理进行说明的图。
图7C是用于对凸出部的修圆处理进行说明的图。
图8A是用于对凸出部的修圆处理进行说明的图。
图8B是用于对凸出部的修圆处理进行说明的图。
图8C是用于对凸出部的修圆处理进行说明的图。
图9A是用于对凸出部的修圆处理进行说明的图。
图9B是用于对凸出部的修圆处理进行说明的图。
图10A是用于对发光模块的制造方法进行说明的图。
图10B是用于对发光模块的制造方法进行说明的图。
图10C是用于对发光模块的制造方法进行说明的图。
图10D是用于对发光模块的制造方法进行说明的图。
图11A是示出发光元件和位于其周边的透明薄膜、导体图案的图。图11B是将在发光元件的电极形成的凸出部放大示出的图。
图12是第一实施方式所涉及的发光模块的剖视图。
图13是发光元件的立体图。
图14是将发光模块的一部分放大示出的剖视图。
图15A是示出弯曲的状态的发光模块的图。
图15B是示出弯曲的状态的以往的发光模块的图。
图16A是用于对凸出部的修圆处理进行说明的图。
图16B是用于对凸出部的修圆处理进行说明的图。
图17A是用于对发光模块的制造方法进行说明的图。
图17B是用于对发光模块的制造方法进行说明的图。
图17C是用于对发光模块的制造方法进行说明的图。
图17D是用于对发光模块的制造方法进行说明的图。
图18是示出通过进行屈曲试验以及热循环试验而得到的试验结果的图。
图19是示出通过进行屈曲试验以及热循环试验而得到的试验结果的图。
图20A是发光元件的俯视图。
图20B是发光元件的俯视图。
图20C是发光元件的剖视图。
具体实施方式
《第一实施方式》
参照附图对本发明的第一实施方式所涉及的发光模块进行说明。图1是示出实施方式所涉及的发光模块1的简要结构的示意剖视图。
如图1所示，发光模块1具有：1组透明薄膜4、6；形成于透明薄膜4、6之间的树脂层13；以及配置在树脂层13的内部的多个发光元件22。
透明薄膜4、6是以纸面横向作为长边方向的长方形的薄膜。透明薄膜4、6的厚度为50～300μm左右，相对于可见光具有透射性。透明薄膜4、6的全光线透射率优选为5～95％左右。另外，全光线透射率是指基于日本工业标准JISK7375：2008测定的全光透射率。
透明薄膜4、6具有挠性，其弯曲弹性模量为0～320kgf/mm2左右(不包含零)。另外，弯曲弹性模量是指以基于ISO178(JIS K7171：2008)的方法测定的值。
作为透明薄膜4、6的原材料，能够考虑聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚碳酸酯(PC)、聚醚砜(PES)、降茨烷基透明树脂(ARTON)、丙烯酸树脂等。
在上述1组透明薄膜4、6中的透明薄膜4的下表面形成有厚度0.05μm～2μm左右的多个导体图案5。
导体图案5例如使用氧化铟锡(ITO)、氟掺杂氧化锡(FTO)、氧化锌、铟锌氧化物(IZO)等透明导电材料。导体图案5例如能够通过使用溅射法或电子束蒸镀法等形成薄膜，并通过激光加工或蚀刻处理等对所得到的薄膜进行图案化来形成。
导体图案5例如也可以是通过各丝网印刷等将平均粒径为10～300nm的范围的透明导电材料的微粒和透明树脂粘合剂的混合物涂布成电路形状而得的部件。并且，也可以是通过对上述混合物的涂布膜实施基于激光加工或光刻的图案化处理来形成电路的部件。
导体图案5并不限于由透明导电材料形成，也可以呈网状地附着有金、银、铜等不透明导电材料的微粒。例如，也可以在透明薄膜4上涂布卤化银之类的不透明导电材料的感光性化合物后实施曝光、显影处理而形成网状的导体图案5。并且，也可以通过丝网印刷等将包含不透明导电材料微粒的料浆涂布成网状而形成导体图案5。
导体图案5优选具有作为发光模块1整体的全光透射率为1％以上的透光性。若作为发光模块1整体的全光透射率不足1％，则发光点不会作为亮点被识别。导体图案5自身的透光性根据其结构而不同，但优选全光透射率为10～85％的范围。
树脂层13形成在透明薄膜4与透明薄膜6之间。树脂层13具有相对于可见光的透射性。
树脂层13优选由作为主成分包含弹性体的材料构成。树脂层13根据需要也可以包含其他的树脂成分等。作为弹性体，公知有丙烯系弹性体、聚烯烃系弹性体、苯乙烯系弹性体、酯系弹性体、聚氨酯系弹性体等。其中的满足上述特性的丙烯系弹性体除了具有透光性、电绝缘性、屈曲性等之外，软化时的流动性、硬化后的粘合性、耐老化性等优异，因此适合用作树脂层13的构成材料。
树脂层13由满足预定的维卡软化温度、拉伸储存弹性模量、玻璃体转变温度、熔化温度等特性的透光性绝缘树脂构成。树脂层13尤其优选由弹性体构成。例如，优选维卡软化温度为80～160℃的范围、且0℃至100℃之间的拉伸储存弹性模量为0.01～10GPa的范围。此外，树脂层13优选在维卡软化温度并不溶融，且维卡软化温度下的拉伸储存弹性模量为0.1MPa以上。
树脂层13的熔化温度优选为180℃以上，或者比维卡软化温度高40℃以上。除此之外，树脂层13的玻璃体转变温度优选为－20℃以下。另外，维卡软化温度是在试验载荷为10N、升温速度为50℃/小时的条件下、在JIS K7206(ISO 306：2004)记载的A50条件下求得的值。
玻璃体转变温度和熔化温度通过基于JIS K7121(ISO 3146)的方法测定。玻璃体转变温度和熔化温度是以5℃/分钟的升温速度使试样升温，使用示差扫描热量计通过热流通量示差扫描热量测定求得的值。拉伸储存弹性模量基于JIS K7244－1(ISO 6721)测定。拉伸储存弹性模量是使试样从－100℃至200℃以1℃/分钟的速度等速升温，并使频率为10Hz而使用动态粘弹性自动测定器求得的值。
树脂层13配置至发光元件22的电极28、29的周围。电极28、29的面积比发光元件22的上表面(N型半导体层以及P型半导体层)的面积小，在电极28、29朝导体图案5突出的情况下，存在在发光元件22的上表面与导体图案5之间产生空间的情况。树脂层13优选在上述空间也形成。
树脂层13的厚度T2比发光元件22的高度T1小。由此，导体图案5与电极28、29之间的接触性提高。与树脂层13紧贴的透明薄膜4形成为随着从配置有发光元件22的部分趋向相邻的发光元件22间的中间部分而朝内侧弯曲的形状。由此，导体图案5由透明薄膜4按压于电极28、29。因而，导体图案5与电极28、29之间的电连接性及其可靠性提高。
图2是发光元件22的立体图。发光元件22是边长0.3mm至3mm的正方形的LED芯片。如图2所示，发光元件22是由基底基板23、N型半导体层24、活性层25、P型半导体层26构成的LED芯片。发光元件22的额定电压为约2.5V。
基底基板23是蓝宝石基板或者半导体基板。在基底基板23的上表面形成有与该基底基板23相同形状的N型半导体层24。N型半导体层24例如由n－GaN构成。
在N型半导体层24的上面依次层叠有活性层25和P型半导体层26。活性层25例如由InGaN构成。并且，P型半导体层例如由p－GaN构成。发光元件22也可以具有双异质结(DH)构造或者多量子阱(MQW)构造。另外，N型半导体层24和P型半导体层26的导电型也可以相反。
在层叠于N型半导体层24的活性层25以及P型半导体层26的角部形成有切口25a、26b，N型半导体层24的表面从该切口25a、26b露出。通过作为基底基板23使用具有光学透射性的部件，光从发光元件的上下两面放射。以下，为了说明的方便，将从切口25a、26b露出的N型半导体层24表面的区域设为区域A1，将P型半导体层26的表面设为区域A2。区域A1、区域A2间的阶梯差为1μm左右。
在N型半导体层24的、从活性层25和P型半导体层26露出的部分，形成有与N型半导体层24电连接的电极29(电极焊盘)。并且，在P型半导体层26的角部形成有与P型半导体层26电连接的电极28(电极焊盘)。电极28、29由铜(Cu)或者金(Au)构成，且在上表面形成有导电性的凸出部30。凸出部30是由金(Au)或金合金等金属构成的金属凸出部。作为凸出部30，代替金属凸出部，也可以使用钎料凸出部。
如图1所示，发光元件22以相邻的发光元件22相互间的距离为d的方式等间隔地配置。距离d为1500μm以下。发光模块1所具备的发光元件22的数量能够根据发光模块1的规格例如外形尺寸、发光面积等适当决定。
图3是将发光模块1的一部分放大示出的剖视图。如图3所示，发光元件22的电极28、29经由凸出部30而与导体图案5电连接。
凸出部30可以由与金、AuSn合金、银、铜、镍或者除此以外的金属的合金、混合物、共晶、非晶材料形成。并且，凸出部30也可以由钎料、共晶钎料、金属微粒与树脂的混合物、各向异性导电膜等构成。凸出部30也可以是使用了接线机的引线凸出部、或者由电解电镀、无电解电镀形成的凸出部。并且，凸出部30也可以是喷墨印刷含有金属微粒的墨水并烧制而形成的，也可以通过含有金属微粒的膏的印刷或涂布、植球(ball mount)、植粒(pelletmount)、蒸镀溅射等形成。
凸出部30的熔点优选为180℃以上。并且，凸出部30的熔点更加优选为200℃以上。凸出部30的熔点的上限作为实用的范围为1100℃以下。若凸出部30的熔点不满180℃，则在发光模块的制造工序中的真空热压工序中，凸出部30大幅变形，无法维持凸出部30的充分的厚度。并且，会产生凸出部30从电极伸出、使LED的发光强度降低等不良情况。
凸出部30的熔点例如使用岛津制作所制DSC－60示差扫描热量计测定。凸出部30的熔点是使约10mg试样以5℃/分钟的升温速度升温而进行测定时的值。在固相线温度和液相线温度不同的情况下是固相线温度的值。
凸出部30的动态硬度DHV为3以上150以下，优选为5以上100以下。更优选为5以上50以下。若凸出部30的动态硬度DHV不满3，则在发光模块的制造工序中的真空热压工序中，凸出部30大幅变形，无法维持凸出部30的充分的厚度。并且，会产生凸出部30从电极伸出，使LED的发光强度降低等不良情况。另一方面，若凸出部30的动态硬度DHV超过150，则在发光模块的制造工序中的真空热压工序中，凸出部30会使透明薄膜4变形，产生外观不良或连接不良。
凸出部30的动态硬度DHV例如使用岛津制作所制的岛津动态超微硬度计DUH－W201S通过试验求出。在该试验中，在20℃的环境下，将对面角136°的金刚石正四棱锥压头(维氏压头)以负载速度0.0948mN/秒朝凸出部30压入。进而，将压头的压入深度(D/μm)达到0.5μm时的试验力(P/mN)代入下式。
DHV＝3.8584P/D2＝15.4336P
凸出部30的高度优选为5μm以上50μm以下。凸出部30的高度更加优选为10μm以上30μm以下。若凸出部30的高度不满5μm，则防止导体图案与P型半导体层或者导体图案与N型半导体层之间的短路的效果降低。另一方面，若凸出部30的高度超过50μm，则在发光模块的制造工序中的真空热压工序中，凸出部30使透明薄膜4变形而产生外观不良或连接不良。
发光元件22的电极与凸出部30的接触面积优选为100μm2以上15，000μm2以下。发光元件22的电极与凸出部30的接触面积更加优选为400μm2以上8，000μm2以下。上述各尺寸是在室温与被测定物的温度为20℃±2℃的稳定的环境下计测到的值。
图4示出导体图案5与发光元件22之间的连接例。发光元件22的电极28、29与相互相邻的导体图案5分别连接。
1组透明薄膜4、6、树脂层13、多个发光元件22通过真空热压而一体化。因此，凸出部30的至少一部分在未熔化的状态下与发光元件22的电极28、29电连接。因而，电极28、29的上表面与凸出部30的接触角例如为135度以下。
发光元件22借助经由电极28、29施加的直流电压点亮。例如，在发光模块1通过将7个发光元件22排列2列而构成的情况下，发光模块1的导体图案5构成7串联2并联电路。在串联连接的发光元件22中，所流动的电流在所有发光元件22中为相同大小。
以上述方式构成的发光模块1的发光元件22具有凸出部30。因此，即便埋设有发光元件22的柔性的发光模块1以电极28、29侧凸出的方式屈曲，也能够利用凸出部30在发光元件22的上表面与导体图案5之间确保充分的高度(垂直距离)，因此能够防止发光模块1中的短路。
即、如图4所示，与N型半导体层24侧的电极29连接的导体图案5位于P型半导体层26上方。因而，若以电极28、29侧凸出的方式使发光模块1逐渐屈曲，则会因N型半导体层24侧的导体图案5与P型半导体层26相碰而产生短路。但是，通过利用凸出部30在发光元件22的上表面与导体图案5之间确保充分的高度，能够避免短路。
例如，图5A是示出使本实施方式所涉及的发光模块1弯曲时的状态的图。并且，图5B是示出使比较例所涉及的发光模块300弯曲时的状态的图。
如图5A所示，当在发光元件22的电极28、29上形成有凸出部30的情况下，从区域A1侧的导体图案5到发光元件22的区域A2为止的垂直距离变大，即便发光模块1弯曲，也能够抑制连接于区域A1侧的电极29的导体图案5与发光元件22的区域A2表面之间的接触。
另一方面，如图5B所示，当在发光元件22的电极28、29上未形成凸出部30的情况下，当发光模块300弯曲时，连接于区域A1侧的电极29的导体图案5与发光元件22的区域A2的表面接触，产生以N型半导体层24－电极29－导体图案5－P型半导体层26为路径的漏电通路，发生短路。
如上，在本实施方式所涉及的发光模块1中，由于能够利用凸出部30在导体图案5与发光元件22之间确保充分的垂直距离，因此能够防止电路的短路。
＜制造方法＞
其次，对实施方式所涉及的发光模块1的制造方法进行说明。
首先，准备形成有电极28和电极29(阳极和阴极或者阴极和阳极)的发光元件22。
其次，在发光元件22的电极28、29双方形成凸出部30。凸出部30的形成方法能够采用使用引线凸出部加工机利用Au引线或者Au合金引线制作金或者金合金凸出部的方法。所使用的引线直径优选为15μm以上且75μm以下。
在本实施方式中使用引线键合装置。在通过引线尖端的放电使引线溶融而形成球之后，利用超声波连接球和电极28、29。进而，以在电极28、29上连接有球的状态从球将引线切掉。由此，如图6所示，在电极28、29的上表面形成有在上端部残存有突起的凸出部30。
＜修圆处理＞
虽然残留在凸出部20的上端部的微小突起也可以保持不变而残存，但也可以根据期望而按压凸出部20的上表面从而进行凸出部30的修圆处理。
作为一例，如图6所示，在凸出部30的上部残存有在将引线切去时产生的突起部。该突起部被称为尾部。对于凸出部30的形状，在将与电极28、29接触的面的直径设为A、将凸出部30的高度设为B的情况下，优选B/A为0.2～0.7。因此，在凸出部30的形状从上述的数值范围脱离的情况下，实施修圆处理。
图7A至图7C是用于对使用压板500进行的修圆处理进行说明的图。在形成凸出部30后，在凸出部键合装置(未图示)配置发光元件22。进而，如图7A所示，将设置于凸出部键合装置的压板500以其下表面与电极28、29平行的状态定位在凸出部30的上方。
其次，使压板500下降，如图7B所示，朝凸出部30的上部按压。此时，使压板500下降，直至凸出部的高度成为所期望的高度B为止。凸出部30的尾部由压板500压溃。由此，如图7C所示，在凸出部30的上部形成有没有突起的连续面。该连续面在凸出部30的上端部变得平坦。
对于上述修圆处理，也可以隔着树脂片对凸出部30加压。在该情况下，在压板500的下表面装配例如以PET、氟树脂、TPX、聚烯烃等作为原材料的树脂片501。进而，如图8A所示，将配置有树脂片501的压板500以其下表面与电极28、29平行的状态定位在凸出部30的上方。
其次，使压板500下降，如图8B所示，将树脂片501朝凸出部30的上部按压。此时，使压板500下降，直至凸出部的高度成为所期望的高度B为止。凸出部30的尾部由树脂片501压溃。由此，如图8C所示，在凸出部30的上部形成有没有突起的连续面。借助使用了树脂片501的修圆处理在凸出部30上形成的连续面在凸出部30的上端部也形成为朝上方凸出的曲面。
在使用了树脂片501的修圆处理中，例如，如图9A所示，在发光元件22的上方配置装配有树脂片501的压板500，并且，在发光元件22的下方配置装配有树脂片503的压板502。作为上述的树脂片501、503，使用其厚度比对发光元件22的厚度加上凸出部30的高度B而得的值大的部件。
进而，使压板500下降，并且使压板502上升，夹住发光元件22而进行加压。由此，如图9B所示，发光元件22成为埋入于树脂片501、503的内部的状态。此时，发光元件22的凸出部30被实施修圆处理，形成为尾部被压溃的状态。加压时的压板500、502的移动量根据作为目标的凸出部30的高度决定。
其次，结束发光元件22的加压，将树脂片501、503从发光元件22除去。由此，得到了具有形成有由连续的曲面构成的连续面的凸出部30的发光元件22。
如上所述，在发光元件22的上表面形成有凸出部30。并不限于此，凸出部30除了引线凸出部以外，也可以是通过电解电镀或无电解电镀形成的凸出部。凸出部30也可以通过使用了包含金属微粒的墨水的喷墨涂布、含有金属微粒的膏的涂布或印刷、植球或植粒、各向异性导电膜的热压接等形成。凸出部30能够使用金、银、铜、镍等金属、金锡合金等合金、共晶、非晶、钎料等。
当在发光元件22上形成凸出部30后，准备在上表面形成有导体图案5的透明薄膜4。进而，如图10A所示，在透明薄膜4的上表面配置具有透光性的树脂片130。
该树脂片130被整形成与透明薄膜4的形状大致相同的形状。树脂片130的维卡软化温度为80～160℃的范围、0℃至100℃间的拉伸储存弹性模量为0.01～10GPa的范围。并且，树脂片130在维卡软化温度下并不溶融，维卡软化温度下的拉伸储存弹性模量为0.1MPa以上。树脂片130的熔化温度为180℃以上或者比维卡软化温度高40℃以上。并且，树脂片120的玻璃体转变温度为－20℃以下。作为满足上述条件的树脂片130，能够使用弹性体片、例如热塑性的丙烯系弹性体片。
树脂片130比包含凸出部的发光元件22稍薄。
其次，如图10B所示，在树脂片130的上表面配置发光元件22。发光元件22配置成形成有电极28、29的面与透明薄膜4对置。并且，发光元件22定位成电极28、29位于对应的导体图案5的上方。
其次，如图10C所示，在发光元件22的上方配置透明薄膜6。
其次，将由透明薄膜4、6、树脂片130、发光元件22构成的层叠体在真空气氛中加热并加压。
在真空气氛中的层叠体的加热、加压工序(真空热压接工序)中，优选层叠体被加热至相对于树脂片130的维卡软化温度Mp(℃)而Mp－10(℃)≦T≦Mp+30(℃)的范围的温度T，并且进行加压。并且，优选将层叠体加热至Mp－10(℃)≦T≦Mp+10(℃)的范围的温度T。
通过应用这样的加热条件，能够在使树脂片130适度软化后的状态下对层叠体进行加压。并且，能够将隔着树脂片130配置在导体图案5上方的发光元件22的电极28、29连接于导体图案5的预定的位置，并且，在透明薄膜4与透明薄膜6之间填充软化了的树脂片130而形成树脂层13。
若层叠体的真空热压接时的加热温度T不足比树脂片130的维卡软化温度Mp低10(℃)的温度(T＜Mp－10)，则树脂片130的软化变得不充分。在该情况下，存在树脂片130(进而树脂层13)相对于发光元件22的紧贴性降低的顾虑。若加热温度T超过比树脂片130的维卡软化温度Mp高30(℃)的温度(Mp+30＜T)，则存在树脂片130过度软化而产生形状不良等的顾虑。
＜热压接工序＞
层叠体的在真空气氛中的热压接工序优选按照以下方式实施。对上述的层叠体预加压而使各构成部件间紧贴。其次，在将配置有被预加压后的层叠体的作业空间抽真空后，将层叠体加热至如上所述的温度并进行加压。通过像这样将被预加压后的层叠体在真空气氛中进行热压接，如图10D所示，能够在透明薄膜4与透明薄膜6之间的空间无间隙地填充软化了的树脂片130。
热压接时的真空气氛优选为5kPa以下。虽然也可以省略预加压工序，但在该情况下容易在层叠体上产生位置偏移等，因此优选实施预加压工序。
若将层叠体的热压接工序在大气气氛下或低真空下实施，则容易在热压接后的发光模块1内、尤其是发光元件22的周围残存有气泡。残留在发光模块1内的气泡内部的空气被加压。因此，成为热压后的发光模块1的鼓起、发光元件22与透明薄膜4、6之间的剥离的发生原因。此外，若在发光模块1的内部、尤其是发光元件22附近存在气泡或鼓起，则光不均匀地散射，成为发光模块1的外观方面的问题。
如上，通过在导体图案5与发光元件22的电极28、29之间夹设有树脂片130的状态下实施真空热压接工序，能够将电极28、29与导体图案5电连接，并在发光元件22的周围形成树脂层13。此外，例如如图3所示，能够在发光元件22的上表面与导体图案5之间的空间良好地填充树脂层13的一部分。
通过对层叠体实施上述热压接工序，完成图1所示的发光模块1。根据本实施方式所涉及的制造方法，能够再现性良好地制造提高了导体图案5与发光元件22的电极28、29之间的电连接性及其可靠性的发光模块1。
另外，可以使电极28、29的高度彼此不同，也可以使之相同。并且，虽然在图10A～图10D中以发光元件22朝向下方的方式组装，但也可以按照发光元件22朝向上方的方式进行制造工序。
图11A是示出构成发光模块1的发光元件22、位于发光元件22周边的树脂层13、导体图案5、透明薄膜4、6的图。并且，图11B是将形成于发光元件22的电极28、29的凸出部30放大示出的图。参照图11A、图11B可知，在发光模块1中，导体图案5形成为与发光元件22的凸出部30接触的接触区域沿着凸出部30凹陷的状态。由此，凸出部30与导体图案5接触的面积增加。结果，能够减小凸出部30与导体图案5之间的电阻。
在本实施方式中，示出了树脂层13由单层的树脂片130构成的情况，但也可以用2片树脂片130构成树脂层13。在该情况下，通过在将发光元件22夹在2片树脂片130之间的状态下对层叠体进行加压，能够得到如图1所示的发光模块1。
在利用2片树脂片130构成树脂层13的情况下，能够以透明薄膜6作为临时的基体，对整体进行加压而实现电极28、29与导体图案5的电连接，然后将2片树脂片130中的与电极28、29相反侧的树脂片130剥下。进而，也可以再次覆盖与所剥下的部分具有相同厚度的树脂片130和最终的透明薄膜6，从而得到如图1所示的发光模块1。
《第二实施方式》
其次，参照附图对本发明的第二实施方式所涉及的发光模块进行说明。另外，省略对于与第一实施方式所涉及的发光模块同等的结构的说明。
图12是示出本实施方式所涉及的发光模块1的简要结构的剖视图。本实施方式所涉及的发光模块在构成该发光模块1的发光元件在两面具有电极这点上与第一实施方式所涉及的发光模块不同。
如图12所示，发光模块1具有：1组透明薄膜4、6；形成在透明薄膜4、6之间的树脂层13；以及配置在树脂层13的内部的多个发光元件8。
透明薄膜4、6以对置的方式配置。在透明薄膜6的上表面(与透明薄膜4对置的面)，与透明薄膜4同样形成有导体图案7。
在透明薄膜4与透明薄膜6之间配置有多个发光元件8。发光元件8在与透明薄膜4对置的面设置有电极9(电极焊盘)，在与透明薄膜6对置的面设置有电极10。
作为发光元件8，能够使用具有PN结的发光二极管芯片(LED芯片)。发光元件8并不限于LED芯片，也可以是激光二极管(LD)芯片等。
作为发光元件8，例如可以是在N型半导体基板上形成有P型半导体层的元件、在P型半导体基板上形成有N型半导体层的元件、在半导体基板上形成有N型半导体层和P型半导体层的元件中的任一个。并且，也可以是将LED与CuW等金属支承基板或Si、Ge、GaAs等半导体支承基板键合，并使P－N结从最初的半导体基板移动至支承基板的类型的LED。并且，发光元件8也可以是具有双异质结(DH)构造或者多量子阱(MQW)构造的元件。
图13是发光元件8的立体图。发光元件8是边长0.3mm至3mm的正方形的LED芯片。如图13所示，发光元件8具有：基材12；层叠于基材12的上表面的P型半导体层16；发光层(PN结界面或双异质结接合构造的发光部位)11；以及N型半导体层17。并且，在P型半导体层16的上表面设置有电极9(电极焊盘)，在基材12的下表面设置有电极10。另外，P型半导体层16与N型半导体层17的位置也可以相反。
图14是将发光模块1的一部分放大示出的剖视图。如图14所示，电极9与导体图案5经由凸出部20电连接。电极10与导体图案7直接连接。
发光元件8借助经由电极9、10施加的直流电压而点亮。并且，发光元件8也可以具有光反射层、电流扩散层、透明电极等。
凸出部20具有与第一实施方式所涉及的凸出部30同等的结构。凸出部20的高度优选为5μm以上50μm以下。凸出部20的高度更加优选为10μm以上30μm以下。若凸出部20的高度不足5μm，则防止导体图案5与P型半导体层16之间的短路的效果变弱。另一方面，若凸出部20的高度超过50μm，则在发光模块的制造工序中的真空热压工序中，凸出部20使透明薄膜4变形而产生外观不良或连接不良。
LED芯片的电极9与凸出部20的接触面积优选为100μm2以上15，000μm2以下。LED芯片的电极9与凸出部20的接触面积更加优选为400μm2以上8，000μm2以下。上述接触面积是在室温与被测定物的温度为20℃±2℃的稳定环境下计测到的值。
树脂层13优选在维卡软化温度并不溶融，且维卡软化温度下的拉伸储存弹性模量为0.1MPa以上。树脂层13的熔化温度优选为180℃以上、或者比维卡软化温度高40℃以上。除此之外，树脂层13的玻璃体转变温度优选为－20℃以下。
对于作为树脂层13的构成材料的弹性体，更优选使用该弹性体形成的树脂层13相对于导体图案5、7的剥离强度(基于JIS C5061 8.1.6的方法A)为0.49N/mm以上。
通过使用满足上述的与维卡软化温度、拉伸储存弹性模量、熔化温度相关的条件的弹性体等，能够将树脂层13在与多个发光元件8紧贴的状态下埋入透明薄膜4与透明薄膜6之间。换言之，导体图案5与电极9之间的接触状态以及导体图案7与电极10之间的接触状态由在发光元件8的周围以紧贴的状态配置的树脂层13维持。
因此，在对发光模块1实施屈曲试验或热循环试验(TCT)等的情况下，能够证明，导体图案5与电极9、导体图案7与电极10之间的电连接可靠性高。
若树脂层13的维卡软化温度超过160℃，则在后述的树脂层13的形成工序中无法使树脂片充分变形。因此，导体图案5与电极9、以及导体图案7与电极10之间的电连接可靠性降低。若树脂层13的维卡软化温度不足80℃则发光元件8的保持力不足，导体图案5与电极9、以及导体图案7与电极10之间的电连接可靠性降低。树脂层13的维卡软化温度优选为100℃以上。在该情况下，能够进一步提高导体图案5与电极9、以及导体图案7与电极10之间的电连接可靠性。树脂层13的维卡软化温度优选为140℃以下。由此，能够更有效地提高导体图案5与电极9、以及导体图案7与电极10之间的电连接性。
在树脂层13的从0℃至100℃之间的拉伸储存弹性模量不足0.01GPa的情况下，导体图案5与电极9、以及导体图案7与电极10之间的电连接性降低。
发光元件8及其电极9、10极其微小。因此，在后述的真空热压接时，为了将发光元件8的电极9、10正确地连接在导体图案5、7的预定的位置，从室温直至真空热压工序的加热温度附近为止，树脂片130需要维持比较高的储存弹性。
若在真空热压接时树脂的弹性降低，则在加工中途会发生发光元件8的倾斜或朝横向的细微的移动，容易发生电极9、10与导体图案5、7未被电连接、或者连接电阻增加等事态。发光元件8的倾斜或朝横向的移动是使发光模块1的制造成品率或可靠性降低的主要原因。为了防止发光元件8的倾斜或朝横向的移动，使用0℃至100℃间的拉伸储存弹性模量为0.01GPa以上的树脂层13。
若树脂层13的拉伸储存弹性模量过高则发光模块1的耐屈曲性等降低。因此，使用0℃至100℃间的拉伸储存弹性模量为10GPa以下的树脂层13。树脂层13的0℃至100℃间的拉伸储存弹性模量优选为0.1GPa以上，且优选为7GPa以下。
若构成树脂层13的弹性体等在维卡软化温度并不溶融、且维卡软化温度下的拉伸储存弹性模量为0.1MPa以上，则能够进一步提高真空热压接时的电极9、10与导体图案5、7之间的定位精度。
从这点出发，优选构成树脂层13的弹性体的熔化温度为180℃以上、或者比维卡软化温度高40℃以上。优选弹性体的维卡软化温度下的拉伸储存弹性模量为1MPa以上。并且，更加优选弹性体的熔化温度为200℃以上、或者比维卡软化温度高60℃以上。
此外，为了不仅提高发光模块1的制造性、而且在从低温直至高温的广温度范围内提高发光模块1的耐屈曲性或耐热循环特性，上述的维卡软化温度、拉伸储存弹性模量、玻璃体转变温度的平衡比较重要。通过使用具有上述的拉伸储存弹性模量的弹性体来作为树脂层13，能够提高发光模块1的耐屈曲性或耐热循环特性。
对于发光模块，不论是室外的使用、还是室内的使用，根据冬季的生活环境，谋求低温环境下的耐屈曲性或耐热循环特性。若弹性体的玻璃体转变温度过高，则存在低温环境下的发光模块1的耐屈曲性、耐热循环特性降低的顾虑。因此，优选使用玻璃体转变温度为－20℃以下的弹性体来作为树脂层13。通过使用玻璃体转变温度和拉伸储存弹性模量适当的弹性体作为树脂层13，能够提高从低温直至高温的广温度范围中的发光模块1的耐屈曲性、耐热循环特性。弹性体的玻璃体转变温度更加优选为－40℃以下。
树脂层13的厚度也可以与基于发光元件8的高度的透明薄膜4与透明薄膜6之间的间隙同等，但在提高导体图案5、7与电极9、10之间的接触性的方面，优选比包含凸出部的发光元件8的高度薄。此外，树脂层13的厚度(T2)更加优选为设定成与包含凸出部的发光元件8的高度(T1)之差(T1－T2)为5～200μm范围。
若过度减薄树脂层13的厚度(T2)，则难以维持树脂层13的形状。并且，存在相对于发光元件8的紧贴性等降低的顾虑。因此，优选使发光元件8的高度(T1)与树脂层13的厚度(T2)之差(T1－T2)为发光元件8的高度(T1)的1/2以下。
以上述方式构成的发光模块1的发光元件8具有凸出部20。因此，能够确保导体图案5与发光元件8之间的垂直距离，能够防止发光模块1中的短路。
例如，图15A是示出使本实施方式所涉及的发光模块1弯曲时的状态的图。并且，图15B是示出使比较例所涉及的发光模块300弯曲时的状态的图。
如图15A所示，当在发光元件8的电极9形成有凸出部20的情况下，从发光元件8的上表面至导体图案5为止的距离变大，在发光元件8与导体图案5之间形成有充分的垂直距离。因此，即便发光模块1弯曲，也能够抑制连接于电极9的导体图案5与发光元件8之间的接触。
另一方面，如图15B所示，当在发光元件8的电极9未形成有凸出部20的情况下，从发光元件8的上表面至导体图案5为止的距离变小。因此，当因最表面的P型半导体层16在芯片的边缘存在缺口等而发光层11或N型半导体层17从发光元件8的上表面露出时，在发光模块300弯曲的情况下，会在连接于电极9的导体图案5与发光元件8的端部之间产生以P型半导体层16－导体图案5－N型半导体层17作为路径的漏电通路，发生短路。
在本实施方式所涉及的发光模块1中，能够利用凸出部20在导体图案5与发光元件8之间确保充分的垂直距离，因此能够防止电路的短路。
＜制造方法＞
其次，对实施方式所涉及的发光模块1的制造方法进行说明。
首先，准备在一侧形成有电极9且在另一侧形成有电极10(阳极和阴极或者阴极和阳极)的发光元件8。
其次，在发光元件22的电极9形成凸出部20。凸出部20的形成方法能够采用使用引线凸出部加工机利用Au引线或者Au合金引线制作金或者金合金凸出部的方法。所使用的引线直径优选为15μm以上且75μm以下。
在本实施方式中使用引线键合装置。在通过引线尖端的放电使引线溶融而形成球之后，利用超声波连接球和电极9。进而，以在电极9连接有球的状态从球将引线切掉。由此，如参照图6可知，在电极9的上表面形成在上端部残存有突起的凸出部20。
＜修圆处理＞
虽然残留在凸出部20的上端部的微小的突起也可以保持不变而残存，但也可以根据期望而按压凸出部20的上表面从而进行凸出部20的修圆处理。修圆处理的要领如在第一实施方式中说明过的那样。
并且，即便是对于本实施方式所涉及的发光模块1，也能够使用树脂片进行修圆处理。
在使用树脂片501进行的修圆处理中，例如，如图16A所示，在发光元件8的上方配置装配有树脂片503的压板500，并且，在发光元件8的下方配置装配有树脂片503的压板502。作为上述的树脂片501、503，使用其厚度比发光元件8的厚度加上凸出部20的高度B而得的值大的树脂片。
进而，使压板500下降并且使压板502上升，夹住发光元件8并进行加压。由此，如图16B所示，发光元件8成为埋入于树脂片501、503的内部的状态。此时，发光元件8的凸出部20被实施修圆处理，成为尾部被压溃的状态。加压时的压板500、502的移动量根据作为目标的凸出部20的高度决定。
其次，结束发光元件8的加压，将树脂片501、503从发光元件8除去。由此，能够得到具有形成有由连续的曲面构成的连续面的凸出部20的发光元件8。
当在发光元件8上形成凸出部20后，准备在上表面形成有导体图案5的透明薄膜4。进而，如图17A所示，在透明薄膜4的上表面配置具有透光性的树脂片130。树脂片130例如借助粘合剂等而临时粘合于透明薄膜4。
其次，如图17B所示，在树脂片130的上表面配置发光元件8。发光元件8以形成有电极9的面与透明薄膜4对置的方式配置。并且，发光元件8以电极9位于导体图案5的上方的方式被定位。
其次，如图17C所示，在发光元件8的上方配置形成有导体图案7的透明薄膜6。透明薄膜6以导体图案7面向发光元件8的方式配置。
其次，将由透明薄膜4、6、树脂片130、发光元件8形成的层叠体在真空气氛中加热并加压。真空气氛中的层叠体的加热、加压工序(真空热压接工序)在与第一实施方式同样的条件下进行。
电极10与导体图案7可以直接接触，也可以经由导电性粘合剂等接触。
在本实施方式中，基于树脂层13的各种特性或真空热压接条件等，能够抑制发光模块1内的气泡的产生。优选在发光模块1内不存在具有外径500μm以上或者发光元件8的外形尺寸以上的大小的气泡。
在层叠体的真空热压接时施加的加压力依存于加热温度、树脂片130的材质、厚度、最终的树脂层13的厚度等，但通常为0.5～20MPa的范围。此外，加压力优选为1～12MPa的范围。通过将加压力调整至上述范围，如图17D所示，能够在透明薄膜4与透明薄膜6之间的间隙填充软化后的树脂片130。此外，能够抑制发光元件8的发光特性的降低或破损等。
如上所述，通过在导体图案5与发光元件8的电极9之间夹设有树脂片130的状态下实施真空热压接工序，能够将电极9与导体图案5电连接、将电极10与导体图案7电连接、并且在发光元件8的周围形成树脂层13。此外，如图14所示，能够将树脂层13的一部分良好地填充在发光元件8的上表面与导体图案5之间的空间中。并且，能够抑制树脂层13中的气泡的残留。
通过对层叠体实施上述热压接工序，完成如图12所示的发光模块1。根据本实施方式所涉及的制造方法，能够再现性良好地制造提高了导体图案5、7与发光元件22的电极9、10之间的电连接性及其可靠性的发光模块1。
在本实施方式中，示出了树脂层13由单层的树脂片130构成的情况，但也可以利用2片树脂片130构成树脂层13。在该情况下，通过在将发光元件8夹在2片树脂片130之间的状态下对层叠体加压，能够得到如图12所示的发光模块1。
实施例
其次，叙述具体的实施例及其评价结果。
图18所示的表1示出通过如图2所示那样针对具备在上表面具有2个电极28、29的发光元件22(LED)的发光模块进行屈曲试验以及热循环试验而得到的试验结果、
表1的“芯片尺寸”表示芯片的纵向和横向的尺寸。“凸出部高度”表示凸出部30的高度。“距离a”表示发光元件22的电极29(电极焊盘)的高度与凸出部30的高度加在一起而得的大小(参照图20C)。“芯片与凸出部的位置”表示凸出部相对于发光元件22的位置。“芯片的对角线上、角部”这一记载表示：如图20A所示，凸出部30的中心在以假想线示出的发光元件22上表面的对角线L1上位于角部附近。距离b表示如图20A所示从凸出部30的中心至导体图案5的外缘与发光元件22上表面的外缘交叉的位置为止的距离。凸出部30的中心也是电极29的中心。在图20A中，示出了与左下的凸出部30连接的导体图案5，省略了与右上的凸出部30连接的导体图案的图示。并且，参照图2以及图20A可知，对于发光元件22的表面，以活性层25、P型半导体层26的切口25a、25b为界，区域A1是N型半导体层24露出的区域，区域A2是P型半导体层26露出的区域。
准备具备6个与实施例1至实施例9以及比较例1至比较例8的芯片尺寸对应的大小的发光元件的发光模块。发光元件的厚度均为150μm。
实施例所涉及的发光元件与比较例1～6所涉及的发光元件按照上述的要领在电极上形成有凸出部。对该凸出部实施了修圆处理。并且，比较例7、8所涉及的发光元件并未在电极上形成凸出部。
作为实施例以及比较例所涉及的发光模块的透明薄膜，使用厚度180μm的聚对苯二甲酸乙二醇酯片。在该透明薄膜上形成有由透明导电膜(ITO)构成的导体图案。
树脂层使用维卡软化温度为110℃、熔化温度为220℃、玻璃体转变温度为－40℃、0℃的拉伸储存弹性模量为1.1GPa、100℃的拉伸储存弹性模量为0.3GPa、维卡软化点即110℃的拉伸储存弹性模量为0.2GPa、厚度为60μm的丙烯系弹性体片来形成。
维卡软化温度使用安田精机制作所制的No.148－HD－PC热畸变测试仪，在试验载荷为10N、升温速度为50℃/小时的条件下，按照JIS K7206(ISO 306)记载的A50条件求得。
玻璃体转变温度和熔化温度利用基于JIS K7121(ISO 3146)的方法测定。玻璃体转变温度和熔化温度是使试样以5℃/分钟的升温速度升温，使用岛津制作所制的示差扫描热量计DSC－60通过热流通量示差扫描热量测定求得的值。
拉伸储存弹性模量基于JIS K7244－4(ISO 6721－4)测定。拉伸储存弹性模量是使试样从－100℃直至200℃以1℃/分钟的速度等速升温，使频率为10Hz，使用A&D公司制的DDV－01GP动态粘弹性自动测定器求得的值。
在将图10C所示的层叠体以0.1MPa的压力预加压后，将作业空间抽真空至0.1kPa，其次，将层叠体在5kPa的真空气氛中加热至120℃并以9.8MPa的压力加压。进而，将该状态维持10分钟，由此使构成层叠体的透明薄膜、树脂片、发光元件一体化，制作发光模块。
屈曲试验以及热循环试验在将外部配线与各实施例以及比较例所涉及的发光模块的导体图案连接、使串联连接的6个发光元件点亮的状态下进行。
将各实施例以及比较例所涉及的发光模块各准备6个。进而，针对被通电的状态的各发光模块，进行JIS C5016(IEC249－1以及IEC326－2)8.6记载的屈曲试验。
屈曲试验在温度为35±2℃、相对湿度为60～70％、气压为86～106kPa的环境下实施。在使发光模块屈曲时，使其以发光模块的电极29所处的一侧凸出的方式屈曲。使发光模块屈曲，研究发光模块的最小屈曲半径。最小屈曲半径是指发光模块维持点亮状态时的半径中的最小半径。
具体地说，准备多个种类的具有半径从100mm至5mm的直径的圆柱。其次，使所得到的发光模块的下表面(图5A、图5B中的下表面)分别按照从半径大的圆柱的表面至半径小的圆柱的表面的顺序依次与圆柱的表面紧贴。进而，求出发光模块维持点亮时的最小的圆柱的半径来作为最小屈曲半径。
如表1所示，实施例1～9所涉及的所有的发光模块的最小屈曲半径均为20mm以下。另一方面，对于比较例1～8所涉及的发光模块，不存在屈曲半径为20mm以下的发光模块。从该结果确认了：当a/b为0.1以上的情况下，发光模块中的导体图案与发光元件的电极之间的电连接可靠性显著提高。
并且，遵照JIS C60068－14在－30℃至60℃之间实施3000次热循环试验，研究点亮状态的维持状况。热循环试验以曝露时间30分钟、升温速度3K/min的条件进行。如表1所示，实施例1～7所涉及的所有的发光模块均维持点亮状态。另一方面，对于比较例1～8所涉及的发光模块，不存在维持点亮状态的发光模块。
根据以上结果证明了：通过在发光元件上形成凸出部，能够提高发光模块的可靠性。并且，证明了：在发光模块如图2所示由仅在一个面具有电极的发光元件构成的情况下，优选发光元件22的电极29的高度与凸出部30的高度加在一起而得的距离a、与从凸出部30的中心即电极29的中心至导体图案的外缘与发光元件上表面的外缘交叉的位置为止的距离b之比(a/b)为0.1以上。
另外，若专注于减小最小屈曲半径，则比(a/b)越大越好，但若凸出部变高，则凸出部的制造自身变得困难。在为单层凸出部的情况下，凸出部高度不足60μm，50μm以下较好。并且，若凸出部变高，则在推压工序中芯片变得不稳定。因此，对于比(a/b)，即便考虑a、b的组合，也优选为0.4以下。因而，考虑到上限的比(a/b)的优选范围为0.10～0.40，若参照表1则为0.10～0.30。
并且，根据以上的结果，可以说：电极29的高度与凸出部30的高度加在一起而得的距离a、与从凸出部的中心(电极29的中心)至与凸出部相邻的边的远侧的角部CN为止的距离b2之比(a/b2)也是0.1以上的范围、或者可以是0.10～0.40的范围、0.10～0.30的范围。这是因为：通常在电极间需要导体图案的空间，因此，电极29侧的导体图案5的边(外缘)不会越过芯片的对角线(L2)。
图19所示的表2示出通过如图13所示针对具备在上表面和下表面分别具有电极9、10的发光元件8的发光模块进行屈曲试验以及热循环试验而得到的试验结果。
表2的“芯片尺寸”表示芯片的横向和纵向的尺寸。“凸出部高度”表示凸出部20的高度。“距离a”表示发光元件8的电极9的高度与凸出部20的高度加在一起而得的大小(参照图20C)。“芯片与凸出部的位置”表示凸出部相对于发光元件8的位置。“芯片的中心”这一记载如图20B所示表示凸出部20位于发光元件8上表面的中心。并且，“芯片的对角线上距端部3/4的位置”这一记载表示将发光元件表面的对角线4等分的3个点中的距角部最近的点的位置。“距离b”如图20B所示表示从凸出部20的中心至发光元件上表面的角部为止的距离。
准备具有6个与实施例1至实施例7以及比较例1至比较例9的芯片尺寸对应的大小的发光元件的发光模块。发光元件的厚度均为150μm。
实施例所涉及的发光元件和比较例1～7所涉及的发光元件按照上述的要领在电极上形成有凸出部。对该凸出部实施了修圆处理。并且，比较例7、8所涉及的发光元件并未在电极上形成凸出部。
作为实施例以及比较例所涉及的发光模块的透明薄膜，使用厚度180μm的聚对苯二甲酸乙二醇酯片。在该透明薄膜上形成有由透明导电膜(ITO)构成的导体图案。
树脂层使用维卡软化温度为110℃、熔化温度为220℃、玻璃体转变温度为－40℃、0℃的拉伸储存弹性模量为1.1GPa、100℃的拉伸储存弹性模量为0.3GPa、维卡软化点即110℃的拉伸储存弹性模量为0.2GPa、厚度为60μm的丙烯系弹性体片形成。
在将如图17C所示的层叠体以0.1MPa的压力预加压后，将作业空间抽真空至0.1kPa，其次，将层叠体在5kPa的真空气氛中加热至120℃并以9.8MPa的压力加压。进而，将该状态维持10分钟，由此使构成层叠体的透明薄膜、树脂片、发光元件一体化，制作发光模块。
屈曲试验以及热循环试验在将外部配线与各实施例以及比较例所涉及的发光模块的导体图案连接、使串联连接的6个发光元件点亮的状态下进行。
将各实施例以及比较例所涉及的发光模块各准备6个。进而，针对被通电的状态的各发光模块，进行JIS C5016(IEC249－1以及IEC326－2)8.6记载的屈曲试验。
屈曲试验在温度为35±2℃、相对湿度为60～70％、气压为86～106kPa的环境下实施。在使发光模块屈曲时，使其以发光模块1的电极9所处的一侧凸出的方式屈曲。使发光模块屈曲，研究发光模块的最小屈曲半径。
具体地说，准备多个种类的具有半径从100mm至5mm的直径的圆柱。其次，使所得到的发光模块的下表面(图15A、图15B中的下表面)分别按照从半径大的圆柱的表面至半径小的圆柱的表面的顺序依次与圆柱的表面紧贴。进而，求出发光模块维持点亮时的最小的圆柱的半径来作为最小屈曲半径。
如表2所示，实施例1～7所涉及的所有的发光模块的最小屈曲半径均为20mm以下。另一方面，对于比较例1～9所涉及的发光模块，不存在屈曲半径为20mm以下的发光模块。从该结果确认了：当a/b为0.12以上的情况下，发光模块中的导体图案与发光元件的电极之间的电连接可靠性显著提高。
并且，遵照JIS C60068－14在－30℃至60℃之间实施3000次热循环试验，研究点亮状态的维持状况。热循环试验以曝露时间30分钟、升温速度3K/min的条件进行。如表2所示，实施例1～7所涉及的所有的发光模块均维持点亮状态。另一方面，对于比较例1～9所涉及的发光模块，不存在维持点亮状态的发光模块。
根据以上结果证明了：通过在发光元件上形成凸出部，能够提高发光模块的可靠性。并且，证明了：在发光模块如图13所示由仅在一个面具有电极的发光元件构成的情况下，优选发光元件8的电极9的高度与凸出部20的高度加在一起而得的距离a、与从凸出部的中心(电极9的中心)至发光元件上表面的角部为止的距离b之比(a/b)为0.12以上。
此处，对于比(a/b)的下限，表1的实施例更小，这是因为：在单侧2电极的情况下，凸出部中心靠近芯片的端部，b的值能够变得更大。
另外，若专注于减小最小屈曲半径，则比(a/b)越大越好，但若凸出部变高，则凸出部的制造自身变得困难，并且在推压工序中芯片变得不稳定。因此，比(a/b)为0.4以下，凸出部高度不足60μm，50μm以下较好。
在表1、表2所示的实施例中，作为导体图案5使用了透明导电膜(ITO)。但是，作为导体图案5，在使用不透明金属材料等导电体的网状图案的情况下也能够得到相同的结果。即便在导体图案为网状图案、具备表1所示的单侧2电极的发光元件的发光模块的情况下，导体图案也与发光元件的P型半导体层以及N型半导体层中的一方接触，且位于P型半导体层以及N型半导体层中的另一方的上方。因此，即便在导体图案为网状图案的发光模块中，也会发生与导体图案由ITO构成的发光模块相同的情况。
以上对本发明的实施方式进行了说明，但本发明并不由上述实施方式限定。例如，凸出部除了使用接线机形成的引线凸出部等以外，也可以是剥离(lift－off)凸出部等各种形态的凸出部。
并且，例如，也可以利用金属微粒与树脂的混合物形成凸出部。在该情况下，例如可以将银(Ag)、铜(Cu)等金属或其合金与热固性树脂混合成膏，通过喷墨法或针管注射法将膏的小滴吹附在电极上而形成为突起状，并通过热处理使其固化而形成导电层凸出部。
对本发明的几个实施方式进行了说明，但上述实施方式只不过是作为例子加以提示，并非意图限定发明的范围。上述新的实施方式能够以其他的各种各样的方式实施，能够在不脱离发明的主旨的范围进行各种省略、置换、变更。这些实施方式及其变形也包含于发明的范围或主旨中，且包含于技术方案所记载的发明及其等同的范围中。
标记说明
1：发光模块
4、6：透明薄膜
5、7：导体图案
8、22：发光元件
9、10、28、29：电极
11：发光层
12：基材
13：树脂层
20、30：凸出部
23：基底基板
17、24：N型半导体层
25：活性层
16、26：P型半导体层
25a、26a：切口
130：树脂片
500、502：压板
501、503：树脂片
L1、L2：对角线
CN：与凸出部相邻的边的远侧的角部

Claims (15)

1.一种发光模块，具备：
第一绝缘基板，具有挠性，且在表面形成有多个导体图案；以及
发光元件，具有第一电极和第二电极，该第一电极配置在与上述第一绝缘基板对置的面的第一区域，且经由第一凸出部而与多个上述导体图案中的第一导体图案连接，该第二电极配置在与上述第一绝缘基板对置的面的不同于上述第一区域的第二区域，且经由第二凸出部而与不同于上述第一导体图案的第二导体图案连接，
从上述第一区域至上述第一凸出部与上述第一导体图案的接触点为止的距离相对于从上述第一电极至上述第一导体图案的外缘与上述第二区域的外缘交叉的位置为止的距离之比为0.1以上且0.40以下。
2.一种发光模块，具备：
第一绝缘基板，具有挠性，且在表面形成有多个导体图案；以及
发光元件，具有第一电极和第二电极，该第一电极配置在与上述第一绝缘基板对置的面的第一区域，且经由第一凸出部而与多个上述导体图案中的第一导体图案连接，该第二电极配置于与上述第一绝缘基板对置的面的不同于上述第一区域的第二区域，且经由第二凸出部而与不同于上述第一导体图案的第二导体图案连接，
从上述第一区域至上述第一凸出部与上述第一导体图案的接触点为止的距离相对于从上述第一电极至与上述第一电极相邻的边的远侧的角部为止的距离之比为0.1以上且0.40以下。
3.根据权利要求1或2所述的发光模块，其中，
上述比为0.10以上且0.30以下。
4.根据权利要求1或2所述的发光模块，其中，
上述第一区域与上述第二区域彼此为相反的导电型。
5.根据权利要求1或2所述的发光模块，其中，
上述凸出部的至与上述导体图案的接触点为止的高度不足60μm。
6.根据权利要求1或2所述的发光模块，其中，
上述凸出部的至与上述导体图案的接触点为止的高度为50μm以下。
7.根据权利要求1或2所述的发光模块，其中，
上述凸出部的高度为5μm以上50μm以下。
8.根据权利要求1或2所述的发光模块，其中，
上述凸出部的材质为金、银、铜、镍、或者它们的合金中的任一种。
9.根据权利要求8所述的发光模块，其中，
上述合金为AuSn合金、镍合金。
10.根据权利要求1或2所述的发光模块，其中，
上述凸出部为金属微粒与树脂的混合物。
11.根据权利要求1或2所述的发光模块，其中，
上述凸出部的熔点为180℃以上。
12.根据权利要求1或2所述的发光模块，其中，
上述凸出部的动态硬度为3以上150以下。
13.根据权利要求1或2所述的发光模块，其中，
上述凸出部的上表面实施了修圆处理。
14.根据权利要求1或2所述的发光模块，其中，
与上述第一区域连接的导体图案通过上述第二区域的上方。
15.根据权利要求1或2所述的发光模块，其中，
上述导体图案是透明导电膜或者导电体网。
CN201680029892.5A 2015-06-01 2016-06-01 发光模块 Active CN107683534B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015111782 2015-06-01
JP2015-111782 2015-06-01
PCT/JP2016/002650 WO2016194370A1 (ja) 2015-06-01 2016-06-01 発光モジュール

Publications (2)

Publication Number Publication Date
CN107683534A CN107683534A (zh) 2018-02-09
CN107683534B true CN107683534B (zh) 2020-10-23

Family

ID=57440311

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680029892.5A Active CN107683534B (zh) 2015-06-01 2016-06-01 发光模块

Country Status (5)

Country Link
US (1) US10492300B2 (zh)
EP (1) EP3306684B9 (zh)
JP (1) JP7029053B2 (zh)
CN (1) CN107683534B (zh)
WO (1) WO2016194370A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7273280B2 (ja) * 2018-06-15 2023-05-15 日亜化学工業株式会社 発光モジュールおよび発光モジュールの製造方法
JP2020035910A (ja) * 2018-08-30 2020-03-05 東芝ホクト電子株式会社 発光装置及び発光装置の製造方法
JP7379807B2 (ja) * 2018-09-03 2023-11-15 日亜化学工業株式会社 装飾装置及び車両
KR102655479B1 (ko) * 2018-09-13 2024-04-08 엘지전자 주식회사 Led 필름
JP2022145973A (ja) * 2019-08-30 2022-10-05 株式会社東芝 半導体発光装置
JP6864875B2 (ja) * 2019-08-30 2021-04-28 日亜化学工業株式会社 発光モジュール及びその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009034793A1 (ja) * 2007-09-14 2009-03-19 Sony Chemical & Information Device Corporation フレキシブル配線基板及びベアチップ実装方法
WO2014156159A1 (ja) * 2013-03-28 2014-10-02 東芝ホクト電子株式会社 発光装置とその製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10163258A (ja) * 1996-12-03 1998-06-19 Fujitsu Ten Ltd バンプ及びバンプ形成方法及びバンプ形成装置
JP2001176908A (ja) * 1999-12-17 2001-06-29 Matsushita Electronics Industry Corp 半導体装置の製造方法
JP2008544540A (ja) * 2005-06-22 2008-12-04 ソウル オプト デバイス カンパニー リミテッド 発光素子及びその製造方法
JP4855168B2 (ja) 2006-07-27 2012-01-18 オリンパス株式会社 固体撮像装置
JP5549190B2 (ja) * 2009-02-27 2014-07-16 豊田合成株式会社 半導体発光素子の実装体の製造方法、発光装置の製造方法及び半導体発光素子
KR101628374B1 (ko) * 2009-10-15 2016-06-09 엘지이노텍 주식회사 발광장치
JP5533183B2 (ja) * 2010-04-20 2014-06-25 日亜化学工業株式会社 Ｌｅｄ光源装置及びその製造方法
JP6166863B2 (ja) 2010-09-13 2017-07-19 東芝ホクト電子株式会社 発光装置
EP3321982B1 (en) 2013-03-28 2022-10-26 Nichia Corporation Light-emitting device, production method therefor, and device using light-emitting device
JP6318495B2 (ja) 2013-08-07 2018-05-09 日亜化学工業株式会社 発光装置
CN109119412B (zh) * 2013-12-02 2022-05-31 日亚化学工业株式会社 发光装置及其制造方法
JP5886899B2 (ja) 2014-06-10 2016-03-16 株式会社東芝 半導体発光素子及び半導体発光装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009034793A1 (ja) * 2007-09-14 2009-03-19 Sony Chemical & Information Device Corporation フレキシブル配線基板及びベアチップ実装方法
WO2014156159A1 (ja) * 2013-03-28 2014-10-02 東芝ホクト電子株式会社 発光装置とその製造方法

Also Published As

Publication number Publication date
JP7029053B2 (ja) 2022-03-04
EP3306684B9 (en) 2021-04-14
US20180092217A1 (en) 2018-03-29
WO2016194370A1 (ja) 2016-12-08
US10492300B2 (en) 2019-11-26
EP3306684A4 (en) 2019-03-20
EP3306684B1 (en) 2020-08-26
JPWO2016194370A1 (ja) 2018-03-22
CN107683534A (zh) 2018-02-09
EP3306684A1 (en) 2018-04-11

Similar Documents

Publication Publication Date Title
CN107683534B (zh) 发光模块
CN109119412B (zh) 发光装置及其制造方法
JP6704965B2 (ja) 発光モジュール及び発光モジュールの製造方法
JP6732057B2 (ja) 発光装置の製造方法
JP6207402B2 (ja) 発光装置
CN102376853B (zh) 发光器件和具有该发光器件的照明系统
TWI672835B (zh) 發光裝置
JP2011134926A (ja) 半導体発光装置及びその製造方法
CN108369980B (zh) 发光模块
JP2019067903A (ja) 発光装置およびその製造方法
CN110611024B (zh) 发光模块及发光模块的制造方法
US20190304957A1 (en) Light emitting module and light emitting module manufacturing method

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20211208

Address after: Tokushima County, Japan

Patentee after: NICHIA Corp.

Address before: Hokkaido, Japan

Patentee before: TOSHIBA HOKUTO ELECTRONICS Corp.

TR01 Transfer of patent right