CN107680905B - 包括激活掺杂剂的制造方法和具有陡峭结的半导体装置 - Google Patents

包括激活掺杂剂的制造方法和具有陡峭结的半导体装置 Download PDF

Info

Publication number
CN107680905B
CN107680905B CN201710652352.9A CN201710652352A CN107680905B CN 107680905 B CN107680905 B CN 107680905B CN 201710652352 A CN201710652352 A CN 201710652352A CN 107680905 B CN107680905 B CN 107680905B
Authority
CN
China
Prior art keywords
region
implanted
dopant
vertical
dopants
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710652352.9A
Other languages
English (en)
Other versions
CN107680905A (zh
Inventor
A·布雷梅塞尔
H-J·舒尔策
H·舒尔策
W·舒斯特雷德尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN107680905A publication Critical patent/CN107680905A/zh
Application granted granted Critical
Publication of CN107680905B publication Critical patent/CN107680905B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0638—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for preventing surface leakage due to surface inversion layer, e.g. with channel stopper
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/22—Diffusion of impurity materials, e.g. doping materials, electrode materials, into or out of a semiconductor body, or between semiconductor regions; Interactions between two or more impurities; Redistribution of impurities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/083—Anode or cathode regions of thyristors or gated bipolar-mode devices
    • H01L29/0834—Anode regions of thyristors or gated bipolar-mode devices, e.g. supplementary regions surrounding anode regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/167—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table further characterised by the doping material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/36—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the concentration or distribution of impurities in the bulk material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
    • H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
    • H01L29/7395—Vertical transistors, e.g. vertical IGBT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8611—Planar PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H01L21/26506—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors
    • H01L21/26513—Bombardment with radiation with high-energy radiation producing ion implantation in group IV semiconductors of electrically active species
    • H01L21/2652—Through-implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H01L29/0623—Buried supplementary region, e.g. buried guard ring

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Manufacturing & Machinery (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Optics & Photonics (AREA)
  • Electromagnetism (AREA)
  • Recrystallisation Techniques (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

晶格空位在半导体层(700)的与工艺表面(701)直接邻接的预处理区(710)中生成。掺杂剂至少注入到所述预处理区(710)中。通过用激光束(850)照射所述工艺表面(701)，来加热所述半导体层(700)的熔化区(712)，激活至少在所述熔化区(712)中的注入的掺杂剂。

Description

包括激活掺杂剂的制造方法和具有陡峭结的半导体装置
技术领域
本发明涉及一种制造半导体装置的方法以及半导体装置。
背景技术
离子注入包括离子化、隔离和加速掺杂剂原子，并且将包括离子化的掺杂剂原子的离子束扫过晶片表面。掺杂剂离子进入晶片并停留在晶片表面之下。注入的离子在晶片中到达的深度是离子的入射能量的函数，所述离子通过电子相互作用并通过与晶片中的主体原子的物理碰撞在晶片中减慢。注入的离子以范围末端峰(end-of-range peak)为中心。离子通过与主体原子碰撞并通过将有关的主体原子从它们的晶格位置移走而在离子通过的部分中损坏晶格。不占据规则的晶格位置的注入的掺杂剂原子是电不活泼的，并且对衬底的电特性没有影响。通常，热处理通过将掺杂剂原子转移到规则的晶格位置，来恢复晶格并电激活掺杂剂原子。
传统的炉加热技术，例如，RTP(快速热处理：rapid thermal processing)影响先前在晶片中形成的所有结构。LTA(激光热退火：laser thermal anneal)仅直接加热半导体晶体的一部分，并且对晶片中与被加热部分相距一定距离的先前形成的结构具有较小的影响。
在LTA中，吸收深度与激光束的波长有关。波长为308nm的激光束的吸收深度通常为10nm，并且308nm激光束熔化晶体硅所到的熔化深度在达到约500nm的范围内。可通过使用抗反射涂层将熔化深度延伸到一定程度，使得激光束的更多能量耦合到半导体衬底中。存在改进用于激活注入的掺杂剂的方法的需要。
发明内容
该目的是通过独立权利要求的主题来实现的。从属权利要求涉及另外的实施例。
根据一个实施例，制造半导体装置的方法包括将杂质穿过工艺表面注入到半导体层中，其中，在半导体层的预处理区中生成晶格空位。掺杂剂至少注入到预处理区中。通过用激光束照射工艺表面来加热半导体层的熔化区，激活至少熔化区中的注入的掺杂剂。
根据另一实施例，半导体二极管包括与阳极层形成pn结的背侧结构和背侧结构中的轻掺杂的漂移区。重掺杂的阴极结构直接邻接金属阴极电极。场停止层与阴极结构形成第一结，并且与漂移区形成第二结。第二结的相对于金属阴极电极和阴极结构之间的界面的第二结深度大于500nm，在第二结处，掺杂剂密度每50nm变化至少一个数量级。
根据另一实施例，绝缘栅双极型晶体管包括与形成在前侧的晶体管单元的主体区域形成pn结的背侧结构，并且还包括背侧结构中的轻掺杂的漂移区。重掺杂的集电极结构直接邻接金属集电极。场停止层与集电极结构形成第一结，并且与漂移区形成第二结。第二结的相对于金属集电极与集电极结构之间的界面的第二结深度大于500nm，在第二结处，掺杂剂密度每50nm变化至少一个数量级。
在阅读以下详细描述并查看附图后，本领域技术人员将认识到附加的特征和优点。
附图说明
附图被包括以提供对本发明的进一步理解，并且被并入并构成本说明书的一部分。附图示出本发明的实施例，并且与描述一起用于解释本发明的原理。当本发明的其他实施例和预期的优点通过参考以下详细描述变得被更好地理解时，它们将被容易地领会。
图1A示出半导体衬底的一部分，用于说明在生成晶格空位并注入掺杂剂之后，根据一个实施例的在包含晶格空位的预处理区之上的激光热退火效果。
图1B是示出沿图1A的线B-B的晶格空位和注入的掺杂剂原子的垂直分布的示意图。
图1C是图1A的半导体衬底部分在LTA期间的示意性剖视图，根据一个实施例，熔化深度大于预处理区的垂直延伸尺度。
图1D是示出沿图1C中的线D-D的被激活的掺杂剂的垂直分布的示意图。
图1E是图1A的半导体衬底部分在LTA期间的示意性剖视图，根据一个实施例，熔化深度小于预处理区的垂直延伸尺度。
图1F是示出沿图1E中的线F-F的被激活的掺杂剂的垂直分布的示意图。
图2A是示出注入的和被激活的掺杂剂的垂直分布的示意图，用于说明关于在4Jcm-2的LTA的实施例的效果。
图2B是示出注入的和被激活的掺杂剂的垂直分布的示意图，用于说明关于在8Jcm-2的LTA的实施例的效果。
图3A是示出用通过能量过滤器的离子束照射半导体衬底的示意图，用于说明制造半导体装置的另外方法。
图3B是示出在图3A的半导体衬底中的注入的掺杂剂和被激活的掺杂剂的垂直分布的示意图。
图4A是示出通过单一损伤注入生成晶格空位，根据一个实施例的晶格空位的垂直分布的示意图。
图4B是示出通过至少两损伤注入生成晶格空位，根据一个实施例的晶格空位的垂直分布的示意图。
图4C是示出通过单一注入掺杂剂原子生成晶格空位，其中，能量过滤器插入到注入光束中，根据一个实施例的晶格空位的垂直分布的示意图。
图4D是示出通过掺杂剂原子的至少两注入生成晶格空位，根据一个实施例的晶格空位的垂直分布的示意图。
图5A是示出关于含有晶格空位的预处理区中的靠近工艺表面的注入的掺杂剂的范围末端峰，根据一个实施例的晶格空位、注入的掺杂剂和被激活的掺杂剂的垂直分布的示意图。
图5B是示出关于含有晶格空位的预处理区的垂直中心中的注入的掺杂剂的范围末端峰，根据一个实施例的晶格空位、注入的掺杂剂和被激活的掺杂剂的垂直分布的示意图。
图5C是示出关于靠近含有晶格空位的预处理区的埋边的注入的掺杂剂的范围末端峰，根据一个实施例的晶格空位、注入的掺杂剂和被激活的掺杂剂的垂直分布的示意图。
图6A是根据一个实施例的包括由LTA形成的掺杂目标区域的半导体装置的一部分的示意性剖视图，其中，掺杂目标区域与工艺表面直接相邻。
图6B是示出沿图6A的线B-B的晶格空位、注入的掺杂剂和被激活的掺杂剂的垂直分布的示意图。
图6C是根据一个实施例的包括由LTA形成的掺杂目标区域的半导体装置的一部分的示意性剖视图，其中，掺杂目标区域距工艺表面一定的距离。
图6D是示出沿图6C的线B-B的晶格空位、注入的掺杂剂和被激活的掺杂剂的垂直分布的示意图。
图7A是关于具有盒形垂直掺杂剂分布的场停止层，根据一个实施例的半导体二极管的一部分的示意性垂直剖视图。
图7B是示出在图7A的半导体二极管的背面之上的垂直掺杂剂分布的示意图。
图8A是关于具有盒形垂直掺杂剂分布的场停止层，根据一个实施例的IGBT(绝缘栅双极型晶体管：insulated gate bipolar transistor)的一部分的示意性垂直剖视图。
图8B是示出在图8A的IGBT的背面之上的垂直掺杂剂分布的示意图。
图9A是关于具有盒形垂直掺杂剂分布的CIBH(背侧空穴的受控注射：controlledinjection of backside holes)结构，根据一个实施例的半导体二极管的一部分的示意性垂直剖视图。
图9B是示出在图9A的半导体二极管的背面之上的垂直掺杂剂分布的示意图。
图10A是关于具有盒形垂直掺杂剂分布的CIBH结构，根据一个实施例的IGBT的一部分的示意性垂直剖视图。
图10B是示出在图10A的IGBT的背面之上的垂直掺杂剂分布的示意图。
图11A是关于具有深注入的背侧发射极的半导体二极管，根据一个实施例的半导体的一部分的示意性垂直剖视图。
图11B是示出在图11A的半导体二极管的背面之上的垂直掺杂剂分布的示意图。
图12A是关于具有盒形垂直掺杂剂分布的集电极层，根据一个实施例的IGBT的一部分的示意性垂直剖视图。
图12B是示出在图12A的IGBT的背面之上的垂直掺杂剂分布的示意图。
图13A是关于载流子补偿区，根据一个实施例的半导体二极管的一部分的示意性垂直剖视图。
图13B是示出在图13A的半导体二极管的背面之上的垂直掺杂剂分布的示意图。
具体实施方式
在下文的详细描述中，参考形成其一部分的附图，并且通过图示的方式示出了可实践本发明的具体实施例。应当理解，在不背离本发明的范围的情况下，可利用其他实施例并可做出结构或逻辑上的改变。例如，可将对一个实施例说明或描述的特征使用于其他实施例或与其他实施例结合起来，以产生又一另外的实施例。意图是本发明包括这样的修改和变化。示例是使用特定语言进行描述的，其不应被解释为限制所附权利要求的范围。附图未按比例绘制，仅用于说明的目的。如果没有另外说明，则不同附图中相应的元件由相同附图标记表示。
术语“具有”、“含有”、“包括”、“包含”等是开放性的，并且这些术语表示所陈述的结构、元件或特征的存在，而并不排除附加的元件或特征。除非上下文另有明确说明，否则词语“一”、“一个”和“所述”旨在包括复数以及单数。
术语“电连接”描述了电连接元件之间的永久低欧姆连接，例如相关元件之间的直接接触或通过金属和/或高度掺杂的半导体的低欧姆连接。术语“电耦合”包括的是可在电耦合元件之间提供适于信号传输的一个或一个以上中间元件，例如可控制的元件，以暂时提供第一状态下的低欧姆连接和第二状态下的高欧姆电退耦。
附图通过在掺杂类型“n”或“p”旁边指示“-”或“+”来说明相对掺杂浓度。例如，“n-”表示低于“n”掺杂区域的掺杂浓度的掺杂浓度，而“n+”掺杂区域具有与“n”掺杂区域相比更高的掺杂浓度。具有相同的相对掺杂浓度的掺杂区域不一定具有相同的绝对掺杂浓度。例如，两个不同的“n”掺杂区域可具有相同或不同的绝对掺杂浓度。
图1A至1D是指半导体衬底700a的表面层中的掺杂剂原子的激活。
半导体衬底700a包括或由晶体半导体材料、例如硅(Si)、锗(Ge)、硅锗(SiGe)、碳化硅(SiC)或AIIIBV半导体的半导体层700组成。半导体衬底700a的至少一部分可由晶锭，例如通过锯切形成。例如，半导体层700可以是由半导体基底之上的从晶锭获得的外延附生形成的外延层，其中，在形成半导体层700之后，半导体基底被薄化或被完全去除。
除半导体层700之外，半导体衬底700a可包括绝缘体材料、半导体材料和/或导电材料的另外的层。例如，半导体衬底700a可以是具有形成在第一侧的电子元件的预处理硅晶片。
半导体衬底700a在第一侧具有平面工艺表面701和在相反侧的与工艺表面701平行的支撑表面702。工艺表面701的法线规定垂直方向。与垂直方向正交的方向是水平方向。
晶格空位在晶体半导体层700的预处理区710中形成，其中，预处理区710直接邻接工艺表面701。预处理区710的垂直延伸尺度v1为至少500nm，例如至少750nm或至少1μm，其中，预处理区710的垂直延伸尺度v1可被限定为到工艺表面701的具有以下特征的距离，即晶格空位密度下降到小于80％或小于预处理区710中的最大空位密度与半导体层700的在预处理区710之外的且直接邻接预处理区710的部分中的平均空位密度之间的差值的一半。晶格空位包括未占据的规则的晶格位置。
可例如通过一个或一个以上损伤注入来生成晶体空位。注入的原子可以是诸如磷、硼、砷、硒或硫原子的掺杂剂原子，或者可以是助剂，即非掺杂原子，诸如硅、锗或稀有气体，即氢、氖、氩、氪和氙的原子。替代地或此外，可通过使用偏压等离子体或用电子照射来生成晶格空位。
可将掺杂剂原子注入到半导体层700中，其中，掺杂剂原子通过预处理区710的至少一部分。例如，注入的掺杂剂原子的范围末端峰811在预处理区710内，在预处理区710的掩埋的边缘或超过预处理区710。如图1A和图1B所示的实施例中，范围末端峰811与工艺表面701之间的注入峰距离p1小于预处理区710的垂直延伸尺度v1。
掺杂剂原子可在生成晶格空位之前或在生成晶格空位之后被注入。注入掺杂剂原子可有助于生成晶格空位。注入另外的杂质将晶格空位的密度提高到显著高于由单独注入被提供用来被激活的掺杂剂所生成的水平。
通常，所得到的增强的最大局部空位浓度超过1E13cm-3，例如至少1E14cm-3，至少1E15cm-3，或至少1E16cm-3。根据一个实施例，最大局部空位浓度至少为1E17cm-3。
图1A示出半导体衬底700a的半导体层700的预处理区710。预处理区710的垂直延伸尺度v1可以为至少500nm，例如至少750nm或至少800nm。注入的掺杂剂原子集中在与预处理区710部分重叠的掺杂区域720中或者主要或完全在预处理区710内的掺杂区域720中。掺杂剂浓度NDA在距第一表面701的峰距离p1处具有峰值Npk。
图1B示出根据一个实施例的，由单一损伤注入产生的垂直晶格空位分布901和注入的掺杂剂原子的垂直注入掺杂剂分布902，其中，晶格缺陷部分地由注入掺杂剂原子形成，部分地由注入非掺杂的助剂，例如轻原子形成。
当助剂的离子，如氢离子(质子)的轻离子，通过非沟道式注入而穿过工艺表面701被注入时，轻离子中的大多数最终在峰距离Paux处，以晶体损伤，例如晶格空位为代价而停止移动，这是加速度能量的函数。只有很少的离子更深地渗透到晶格中，使得超过峰距离Paux处，晶格空位密度NV(x)突然降低。在由轻离子穿越的区域中，垂直晶格空位分布901可近似恒定，或随着穿透深度的增加而略微增加。
总晶格空位分布904示出由损伤注入和由掺杂剂注入生成的晶格空位的总和。在两注入的范围末端峰到工艺表面701具有不同的距离的情况下，总晶格空位分布904可包括两个极点。
根据一个实施例，预处理区710不是无定形的，即在LTA之前仍然存在完整晶格的理论上的键的一半以上。用于在预处理区710中生成晶格缺陷的总掺杂剂剂量是阈值的三分之一以下或甚至比阈值低一个数量级，在所述阈值以上，通常认为晶体是无定形的。
垂直注入掺杂剂分布902可包括在预处理区710内的掺杂剂原子的范围末端峰，其中，峰值Npk在距第一工艺表面701的峰距离p1处。垂直注入掺杂剂分布902的从工艺表面701避开的拖尾斜坡可近似高斯分布，其中，对于硼(B)，垂直注入掺杂剂分布902可从峰值Npk在100nm以内下降一个数量级。垂直注入掺杂剂分布902的面向工艺表面701的上升斜坡可比拖尾斜坡缓。
在工艺表面701与范围末端峰之间，通过的掺杂剂离子可进一步增加晶体空位的密度。
然后将激光束施加到工艺表面701，以将结晶半导体层700的一部分熔化下至熔化深度v3。在图1C和图1D中，熔化深度v3大于预处理部分710的垂直延伸尺度v1，在图1E和图1F中，熔化深度v3比预处理区的垂直延伸尺度v1浅。
图1C示出撞击到工艺表面701并直接加热半导体层70 0的熔化区712的激光束850。熔化区712可至少部分地包括预处理区710。在熔化区712中，激光束850将预处理区710加热至至少1450℃的温度，例如至少1410℃的温度，使得半导体材料液化至少100μs且至多10ms。
因此，在该实施例中，熔化区712的垂直延伸尺度或熔化深度v3等于或大于预处理区710的第一垂直延伸尺度v1，使得由损伤注入和掺杂剂注入而生成的晶体损伤中的大部分被退火。
激光束850可具有从150nm至1100nm的范围内的，例如308nm的波长，和至少1Jcm-2，例如4Jcm-2的能量密度。除了在熔炉中的热处理之外，LTA不直接显著加热半导体衬底700a的与预处理区710相距一定距离的，例如在半导体层700的相反侧处的部分。
在未损伤的晶格之处，由激光束施加的能量的一部分将晶体原子从其规则的晶格位置转移，在施加LTA时已经存在于预处理区710中的晶格空位可允许立即将掺杂剂原子从间隙位置转移到规则的晶格位置。将掺杂剂原子转移到空闲晶格位置比用掺杂剂原子替代被占据的晶格位置消耗更少的能量。因此，由用激光束850照射而引发的热浪可比在没有晶体空位的半导体层中，在预处理区710的更大深度中，甚至超过熔化深度地激活注入的离子。
在通常能量密度为4Jcm-2的典型的308nm激光束850激活仅下至约 500nm的深度的掺杂剂的情况下，预先损伤晶格促进了更大的熔化深度并允许由能量密度为4Jcm-2的308nm激光束激活掺杂剂下至至少500nm，例如至少750nm。
图1D示出被激活的掺杂剂的垂直活跃掺杂剂分布903。掺杂剂仅在工艺表面701与熔化深度v3之间的熔化区712中被激活。熔化区712之外的注入的掺杂剂如由阴影区域指示的那样，主要保持在它们的晶格内位置处，在所述位置处，它们电不活跃并且不提供电子或空穴。
用于功率半导体二极管、功率IGFET、和IGBT的半导体芯片例如通过锯切或激光切片从半导体衬底700a获得。
LTA可将范围末端峰811与工艺表面701之间的注入分布扩大到某种程度，但是到低于炉中的热处理的程度。
垂直活跃掺杂剂分布903的拖尾斜坡相对陡峭，例如在小于50nm以内下降至少一个、例如两个数量级，这比在任何热处理之前的注入分布的通常的拖尾斜坡都显著地陡峭。
在没有任何抗反射涂层的情况下实现效果使得，在硅中，308nm激光束的激光束能量的至少60％被反射。通过形成晶格空位来增加激光束的有效深度可通过使用抗反射涂层而与增强LTA的穿透深度的方法相结合。
在图1E和图1F中，熔化深度v3小于预处理区710的第一垂直延伸尺度v1。与前述实施例相比，可以晶体质量为代价形成更陡峭的结。
根据图1F，被激活的掺杂剂的垂直活性掺杂剂分布903在或接近熔化深度v3处急剧下降。
根据另一个实施例，超过熔化区712，掺杂剂也被激活，例如穿过预处理区710的整个垂直延伸尺度v1或它的至少50％。在与图1F中的相同的垂直注入掺杂剂分布902和相同的总晶格空位分布904的情况下，所得到的垂直活性掺杂剂分布903对于0≤x≤v3，可与图1F所示相同，对于v3＜x≤v1，跟随垂直注入掺杂剂分布902，并且在x＝v1周围急剧下降。
图2A和2B示出晶体空位对熔化深度的影响。
掺杂剂原子、例如硼(B)原子以大约相同的剂量在六种不同的加速度能量级别下注入。所得到的垂直注入的掺杂剂分布912近似为“盒”，在从x＝0处的工艺表面延伸到约2.5μm的距离的掺杂区域中具有相对均匀的掺杂剂浓度。垂直注入掺杂剂分布912还给出了垂直晶格空位分布的形状的近似，其中，晶格空位密度对于0<x<2.5μm可关于平均晶格空位密度波动。
图2A中的垂直活跃掺杂剂分布913仅在与工艺表面701相距约1.0μm的距离处下落，并且示出波长为308nm且能量为4Jcm-2的LTA熔化预处理区，并将注入的掺杂剂激活下至约1.0μm的深度。相同LTA施加到半导体层的垂直有源掺杂剂分布914(其晶格不被损坏或仅被提供用于被激活的掺杂剂的注入而损坏)，示出波长为308nm且能量为4Jcm-2的LTA熔化半导体层，所述半导体层没有显示出显著的晶体损伤，除了由被激活的掺杂剂的注入而引起的下至仅400nm的深度的损伤。
图2B中的垂直有源掺杂剂分布915示出在308nm的波长和8Jcm-2的能量下的LTA熔化半导体层并将注入的掺杂剂完全激活下至约1.75μm的深度，并将注入的掺杂剂部分地激活下至约2.75μm的深度。
晶格空位密度NV的垂直分布与用于生成晶体空位的方法有关。图3A和图3B是指使用插入到注入光束中的能量过滤器的用于改变垂直晶格空位分布和最终垂直注入掺杂剂分布的方法。
图3A示出基于一种或一种以上材料的能量过滤器单元870，所述材料形成在以下厚度下足够稳定的结构，在所述厚度下，材料对于用于生成晶体空位而用于注入掺杂剂原子或辅助原子所使用的粒子束流具有足够的可渗透性。
例如，能量过滤器单元870基于形成稳定、薄衬底的材料。能量过滤器单元870可主要基于厚度在从100nm至20μm的范围内的晶体硅的层，其可涂覆有含金属层以改善稳定性、耐久性和/或散射性质。能量过滤器单元870的可渗透部分可使通过的颗粒的能量衰减。
能量过滤器单元870可以是具有可以是平面的暴露表面871的薄衬底、膜或箔。与暴露表面871相反，图案化表面872可包括凹槽和台面，其中，凹槽和台面的平均平面平行于暴露表面871。图案化表面872可通过蚀刻、研磨、锯切、或通过使用模板或铸造的工艺，例如通过铸造、通过压模或通过冲压来图案化。
图案化表面872包括延伸到能量过滤器单元870中的凹部875以及相邻凹部875之间的突起876。凹部875可具有相同的垂直和水平延伸尺度或不同的垂直和/或水平延伸尺度。根据一个实施例，凹部875可具有从100nm至10μm的范围内，例如在从0.2μm至8μm的范围内的垂直延伸尺度。
凹部875和突起876的垂直横截面可以是具有或不具有圆形或斜边边缘的矩形，具有或不具有平坦顶部的三角形或具有圆形或半圆形顶部的柱形物。
包含非掺杂辅助原子、或掺杂剂原子、或至少两种不同离子束(它们中的一种含有非掺杂辅助原子，另一种含有掺杂剂原子)的离子束880，通过能量过滤器单元870并撞击半导体层700的工艺表面701。所示出的实施例是指具有包含掺杂剂原子的第一离子束880和在具有垂直延伸尺度v1的预处理区710中生成足够数量的晶格空位的第二离子束的实施例，其中，第一离子束、第二离子束或两者都可通过能量过滤器单元870。例如，能量过滤器单元(870)用于形成具有平滑掺杂剂分布的梯度场停止层。
如图3B所示，图3A的能量过滤器单元870改变掺杂剂的沿垂直于工艺表面701的垂直方向的分布，使得跨过一定垂直范围，其是凹部875的垂直延伸尺度的函数，垂直注入掺杂剂分布922对于0<x<v1大约是均匀的。对于0<x<v1，垂直晶格空位分布921也可以是相对均匀的或至少在阈值以上。
图3B还示出在LTA在熔化区中有效之后的垂直活性掺杂剂分布923，所述熔化区具有小于、等于或大于预处理区的垂直延伸尺度v1的垂直延伸尺度v3。
图4A至4D总结通过一个或一个以上注入而获得的不同的空位分布NV(X)，其可以是使用辅助剂的掺杂注入物或非掺杂损伤注入物，其中，x是到工艺表面701的距离。
图4A中，垂直晶格空位分布931由具有加速度能量的一个单一损伤注入产生，导致在x＝paux处的助剂的范围末端峰超过、等于或小于期望的熔化深度。在范围末端峰附近，晶格空位的分布可近似高斯分布。在由注入的原子穿过的部分中，垂直晶格空位分布931可近似均匀，或者可在工艺表面701处或其附近从最小空位密度NV0略微上升。
图4B中，使用两损伤注入，其中，第一范围末端峰在x＝paux1处，第二范围末端峰在x＝paux2处，与目标熔化深度相比距离工艺表面更近，以增加由注入的离子穿过的部分中的晶体空位密度NV(x)。由两注入产生的总垂直晶格空位分布941，可接近晶格空位的几乎均匀的分布，直到超过或接近预期的熔化深度的距离。
图4C中的垂直晶格空位分布951可通过使用逐渐改变注入的辅助剂或掺杂剂原子的能量的能量过滤器来注入辅助剂或掺杂剂原子，使得注入的离子的范围末端峰的范围扩展穿过例如通过能量过滤器的突起中的凹部的垂直尺寸来限定的深度。因此，垂直晶格空位分布951也不显示明显的峰或仅显示浅峰。能量过滤器可被设计成用来提供距工艺表面701的第一距离x01与第二距离x02之间的注入的离子的穿透深度的近似均匀的晶格空位分布，其中，x01可以为0。能量过滤器可补偿晶体空位的垂直分布梯度，使得可在预期的熔化深度的大部分上实现沿垂直方向的晶格空位的相对均匀的分布。
图4D中，由两掺杂剂注入产生的总晶格空位分布961，其中，掺杂剂注入中的至少一种在超过熔化深度v3的第二峰距离p2处具有范围末端峰，使得晶格空位的密度可与被激活的掺杂剂解耦。
在所讨论的替代方案的每个中，可掩蔽有助于形成晶格空位的任何注入，使得垂直掺杂剂分布可在至少两个具有不同穿透深度的不同分布之间局部地改变。该方法可用于背侧发射极特性的横向变化，例如在LEBE(局部增强背侧发射极：local enhancedbackside emitter)概念或HDR(高动态稳固性：high dynamic robustness)概念的框架中。
图5A至5C将大约盒形的晶格空位分布971与对于掺杂剂的不同注入能量结合，其中，作为示例，掺杂剂原子可以是硼(B)、磷(P)、砷(As)、硫(S)、或硒(Se)原子。
图5A中，掺杂剂在接近工艺表面的峰距离p1处注入范围末端峰。注入的掺杂剂的注入的掺杂剂密度972在靠近x＝0处的工艺表面的预处理区710内具有范围末端峰。通过施加波长为308nm和能量密度为4Jcm-2的LTA，预先形成的晶体空位允许由激光束生成的热波相对于工艺表面直到熔化深度v3有效。激光束熔化在x＝0处的工艺表面与熔化深度v3之间的熔化区。在相对较短的熔化时间内，注入的掺杂剂被装配到规则的晶格位置并且可在垂直方向上扩散到一定程度。垂直被激活的掺杂剂分布973在 x＝v3处急剧下降。超过熔化深度v3的掺杂剂保持电不活跃。
图5B是指注入掺杂剂，其中范围末端峰大约在预处理区710的中心中。与注入的掺杂剂分布974相比，被激活的掺杂剂分布975在熔化深度v3处可更浅并且突然减少。阴影区域表示掺杂剂的部分保持电不活跃。
图5C中，注入的掺杂剂分布976具有范围末端峰，其中，峰距离p1接近熔化深度v3。所得到的被激活的掺杂剂分布977从几乎最大值具有急剧的下降。
先前形成的晶格空位的存在允许将掺杂剂激活下至熔化深度v3，在除了通过注入目标掺杂剂生成的晶格空位，晶体不包含任何晶格空位或仅相对较低数量的晶格空位的情况下，所述熔化深度v3大于对于同一工艺的熔化深度。
上述方法可用于在距半导体芯片的前侧处或背侧之上的芯片表面500nm，例如达到1.5μm的距离中形成陡峭浓度转变，以形成尖锐的单极结或尖锐的pn结。
图6A和6B是指包括以下的半导体器件500，包括诸如硅(Si)、锗(Ge)、硅锗(SiGe)、碳化硅(SiC)或任何AIIIBV半导体的晶体半导体材料的半导体部分100。半导体部分100具有位于前侧或在背面之上的平面芯片表面105。上述方法可应用于形成靠近前侧、靠近背侧的掺杂区域，或同时应用于在前侧处的掺杂区域和在背侧之上的掺杂区域。掺杂区域可以是穿过整个芯片表面105而形成的空白层。根据其它实施例，掺杂区域仅局部地在芯片表面105的部分中形成。
图6A中，半导体部分100包括直接邻接芯片表面105的掺杂层180。掺杂层180与相邻层190形成可以是pn结或单极结的结j。
结j与芯片表面105之间的距离可以为至少500nm，例如至少600nm或至少800nm。根据一个实施例，结j具有至芯片表面105的至少1μm的结深度a0。
在pn结的情况下，结深度a0限定在距芯片表面105的距离处，其中，两个互补掺杂剂类型彼此补偿。对于单极结，结深度a0由掺杂层180的部分与直接邻接结j的相邻层190中的平均掺杂剂浓度之间的平均值来限定。
图6B示出在结深度a0处，被激活的掺杂剂的净掺杂剂浓度NDA(x) 每50nm下降至少两个数量级。图6C和图6D是指具有直接邻接芯片表面105的第一掺杂层181和第二互补的掺杂层182的半导体装置500，所述第二互补的掺杂层182与第一掺杂层181形成第一结j1并且与相邻层190形成第二结j2。第一和第二结j1、j2中的一个或两者可以是pn结。第一和第二结j1、j2都陡峭，每50nm至少有一个数量级的变化。
第一和第二结j1、j2可以两阶段工艺接连地形成。在第一阶段中，通过生成晶格空位、注入掺杂剂并执行熔化深度相应于第二结深度a2的第一LTA，来形成中间掺杂层。
在第二阶段中，在与芯片表面105邻接的中间层的一部分中，生成晶格空位，注入掺杂剂，并且第二LTA将半导体熔化下至第一结深度a1以形成第一掺杂层181，其中，中间层的剩余部分形成第二掺杂层182。
图6D示出由第一和第二掺杂剂注入产生的所得到的垂直被激活的掺杂剂分布983、984。垂直被激活的掺杂剂分布983、984在两个结点j1、j2处显示出陡峭的边缘。用于第一掺杂层181的掺杂剂的注入几乎不影响第二掺杂层182中的第一掺杂剂的被激活的掺杂剂分布983。
上述方法可应用于半导体芯片的前侧处或背面之上的掺杂区域或掺杂层。以下实施例涉及形成在半导体芯片的背面之上的掺杂层。
图7A和图7B是指半导体二极管501。例如晶体硅的半导体部分100包括直接邻接半导体部分100的第一表面101的阳极区域120和直接邻接与第一表面101相反的第二表面102的重掺杂的阴极结构138。金属阳极电极311可直接邻接阳极区域120，所述阳极区域120与背侧结构130形成水平pn结，所述背侧结构130包括掺杂浓度为ND0的轻掺杂的漂移区131。场停止层135可以夹在轻掺杂的漂移区131与重掺杂的阴极结构138之间，并在第一结深度a1处与阴极结构138形成第一结j1，在第二结深度a2处与漂移区131形成第二结j2。场停止层135中的平均掺杂剂浓度
Figure BDA0001368366600000141
可在1E14cm-3与1E16cm-3之间，其中，掺杂剂浓度可为近似均匀的。例如，场阻挡层135可由通过能量过滤器单元的注入束形成。
第一结深度a1可以在从几个10nm至约800nm的范围内。第二结深度a2可以在从100nm至3.0μm的范围内，例如在从500nm至1.5μm的范围内。
如图7B所示，垂直供体浓度985可以为在两个结深度a1>x>a2之间的盒形，其中，在场停止层135内，供体浓度ND偏离平均供体浓度
Figure BDA0001368366600000151
不超过平均供体浓度
Figure BDA0001368366600000152
的50％的偏差NDV。
对于0<x<a1，垂直供体分布985可以是大致均匀的，例如在由薄化重掺杂的基底衬底而产生的阴极结构138的情况下。根据其他实施例，阴极结构138中的垂直供体分布985、968的部分可以是高斯的，或者可由几个高斯分布的叠加产生。根据其他实施例，垂直供体分布985、986可由上述方法中的任何方法产生。
根据垂直供体分布986，阴极结构138和场阻止层135都通过以不同加速能量下的六注入形成，其中，最靠近第二表面102的三注入比更远的三注入具有更高的剂量。在场停止层135的大致盒形掺杂剂分布的情况下，对于给定量的电活跃掺杂剂，用于开拓耗尽区以穿过重掺杂的阴极结构138扩展到金属阴极321的方向中，场停止层135的垂直延伸尺度v4可设置地更短。场停止层135越薄，开关损耗越小，使得盒形垂直分布985、986导致开关损耗的降低。与形成场停止层135的其它方法相比，如上所述的方法允许场阻挡层135到第二表面102的更大距离，使得阴极结构138更厚并且更不容易受到由例如宇宙辐射引起的不利影响。
图8A和8B是指在轻掺杂的漂移区131与更重掺杂的集电极结构139之间具有场停止层135的IGBT 502，所述更重掺杂的集电极结构139沿第二表面102与金属集电极322形成欧姆接触。漂移区131与沿第一表面101形成的晶体管单元TC的主体区域125形成第一pn结pn0。晶体管单元TC可以是增强型的IGFET(绝缘栅型场效应晶体管：insulated gate fieldeffecttransistor)单元，其栅极电极电连接到栅极端子G，其源区电连接到发射极端子E。
图8B中，垂直供体分布987在停止层135的区域中可以是盒形的。集电极结构139与场停止层135之间的第一pn结pn1的相对于第二表面102的第一结深度a1可以在从10nm至800nm的范围内。场停止层135与漂移区131之间的单极结j2的相对于第二表面102的第二结深度a2可以在从500nm至5μm的范围内。在单极结j2处，被激活的掺杂剂的浓度可每50nm变化至少两个数量级。
集电极结构139中的垂直受体分布988可以是如图所示的盒形的或高斯形的。根据其他实施例，如果用于集电极结构139和场停止层135的注入物在相同的LTA中被激活，则垂直受体分布988可由几个在熔体中扩散导致的高斯分布的叠加而产生。垂直受体分布988在两个分开的LTA用于场停止层135和集电极结构139的情况下，可在第一结深度a1处具有陡峭的拖尾边缘，或者在由重掺杂的基底衬底产生的集电极结构139的情况下，对于0>x>a1可以是均匀的，所述重掺杂的基底衬底在注入供体用于形成场停止层135之前被薄化。
将其中可形成陡峭结的范围转换到更深的结深度，为半导体部分100的靠近背面的部分中的掺杂区域的图案化提供了更多的自由度。
图9A和9B是指利用CIBH(背侧空穴的受控注射)概念的半导体二极管501。为此，半导体二极管501包括在场停止层135中或夹在场停止层135与阴极结构138之间的反掺杂区域136，例如p岛、p带或p栅格，其中，p岛、p带或p栅格可形成CIBH(背侧空穴的受控注射)结构中的一部分。在反向恢复期间，反掺杂区域136将空穴注入漂移区131并避免高电场峰沿阴极结构138的演变。注入的空穴使得载流子等离子体在靠近阴极结构138的区域中保持较高，减缓从漂移区131去除等离子体，并且以这种方式支持软反向恢复。
在图9A和图9B的半导体二极管501中，场停止层135可如上所述那样形成。在LTA或在分开的LTA之前，在形成场停止层135之后，可通过使用LTA同先前形成晶格空位来形成反掺杂区域136和/或阴极结构138。
图9B示出第一结深度a1与第三结深度a3之间的反掺杂区域136的盒形垂直受体分布990以及至少在第三结深度a3与第二结深度a2之间的场停止层135的盒形垂直施体分布989。
图10A和10B将CIBH概念扩展到IGBT，其中，反掺杂区域136相对于第二表面102形成在第三与第四结深度a3、a4之间的场停止层135内。
图10B示出垂直受体分布992，其包括第三与第四结深度a3、a4之间的反掺杂区域136的盒形部分和集电极结构139的高斯部分，以及至少在第一结深度a1与第二结深度a2之间的场停止层135的盒形垂直供体分布991。
图11A和图11B是指具有至少500nm、例如至少600nm的阴极结构138的垂直延伸尺度的半导体二极管501，其中，阴极结构138可通过使用如上述方法中的一种形成。半导体二极管501具有半导体部分100，所述半导体部分100具有至多100μm的第一与第二表面101、102之间的厚度th1。漂移区131中的平均掺杂剂浓度至少为1E13cm-3，并且可至多为1E14cm-3。漂移区131可通过在重掺杂的基底衬底之上的外延生长而形成，所述重掺杂的基底衬底随后被去除。在去除重掺杂的基底衬底之后，重掺杂的阴极结构138由穿过第二表面102的注入形成。通过应用如上所述方法中的一种，重掺杂注入的阴极结构138的垂直延伸尺度a1可是大于500nm，例如大于750nm。较厚的阴极结构138较不易于产生由例如宇宙辐射引起的缺陷。
图11B中的垂直供体分布993示出在相对较深的结深度a1处的相对较陡的结。
图12A和图12B对IGBT 502的注入的场停止层135进行同等的考虑。
图13A的半导体二极管包括夹在漂移区131与阴极结构138之间的载流子补偿区137，作为靠近第二表面102的掺杂梯度的特殊成形的另外示例。
载流子补偿区137中的掺杂剂浓度高于典型的场停止层中的掺杂剂浓度。当例如宇宙辐射通过碰撞电离触发时，用载流子和电子局部地充满漂移区131的局部雪崩击穿移动到阴极电极321的方向，载流子补偿区中的电离的供体原子补偿电子并衰减局部电场，使得不会在背侧处触发另外的载流子形成。载流子补偿区137中的最小掺杂剂浓度在2E16cm-3与1E17cm-3之间，最大掺杂剂浓度在从1E18至5E18cm-3的范围内。
根据图13B，在载流子补偿区137内，在第二表面102的方向上的垂直供体分布995的梯度ΔND/Δx至多为2E21cm-4。载流子补偿区137可在IGBT中实现，其中，p掺杂集电极结构替代n掺杂阴极结构138。
尽管这里已经示出和描述了具体实施例，但是本领域普通技术人员将会理解，在不背离本发明的范围的情况下，各种替代的和/或等效的实施方式可代替所示和所描述的具体实施例。本申请旨在涵盖本文讨论的具体实施例的任何修改或变化。因此，本发明旨在仅由权利要求及其等同方案来限定。

Claims (20)

1.一种制造半导体装置的方法，所述方法包括：
在半导体层(700)的与工艺表面(701)紧邻的预处理区(710)中生成晶格空位，其中，所述预处理区的垂直延伸尺度为至少500nm，所述垂直延伸尺度被限定为到所述工艺表面的具有以下特征的距离，即晶格空位密度下降到小于80％或小于预处理区中的最大空位密度与半导体层的在预处理区之外的且直接邻接预处理区的部分中的平均空位密度之间的差值的一半；
将掺杂剂注入到所述预处理区(710)中以形成掺杂层；和
通过用激光束(850)照射所述工艺表面(701)，来加热所述半导体层(700)的熔化区(712)，激活在所述熔化区(712)中的注入的掺杂剂。
2.根据权利要求1所述的方法，其中
所述注入的掺杂剂被注入而使范围末端峰(811)在所述预处理区(710)内。
3.根据权利要求1所述的方法，其中
所述注入的掺杂剂被注入而使范围末端峰(811)在所述预处理区(710)外。
4.根据权利要求1至3中任一项所述的方法，其中
通过将杂质穿过所述工艺表面(701)注入所述半导体层(700)来生成所述晶格空位。
5.如权利要求4所述的方法，其中
所述杂质是另外的掺杂剂。
6.根据权利要求4所述的方法，其中
注入所述杂质包括注入非掺杂助剂。
7.根据权利要求4所述的方法，其中
注入所述杂质包括在不同加速度能量下的至少两次注入。
8.根据权利要求4所述的方法，其中
所述注入的杂质包括选自以下组的离子：锗、硅、氩、氖、氙、氪、氦和氢离子。
9.根据权利要求4所述的方法，其中
所述注入的杂质包括选自以下组的离子：硼、磷、砷、硒和硫。
10.根据权利要求4所述的方法，其中
所述注入的杂质在到达所述半导体层(700)之前通过能量过滤器单元(870)。
11.根据权利要求10所述的方法，其中
所述能量过滤器单元(870)用于形成梯度场停止层(135)。
12.根据权利要求1至3中任一项所述的方法，其中
通过施加偏压等离子体或通过用电子束照射来生成所述晶格空位。
13.根据权利要求1至3、5至11中任一项所述的方法，其中
所述熔化区(712)具有大于或等于所述预处理区(710)的垂直延伸尺度(v1)的垂直延伸尺度(v3)。
14.根据权利要求1至3、5至11中任一项所述的方法，其中
所述熔化区(712)具有小于所述预处理区(710)的垂直延伸尺度(v1)的垂直延伸尺度(v3)。
15.根据权利要求14所述的方法，其中
通过用激光束(850)照射所述工艺表面(701)来加热所述半导体层(700)的熔化区(712)，还激活所述预处理区(710)的超过所述熔化区(712)的部分中的注入的掺杂剂。
16.根据权利要求14所述的方法，其中
通过用激光束(850)照射所述工艺表面(701)来加热所述半导体层(700)的熔化区(712)，激活整个预处理区(710)中的所述注入的掺杂剂。
17.根据权利要求1至3、5至11、15至16中任一项所述的方法，其中
所述激光束(850)的波长在从150nm到1100nm的范围内。
18.根据权利要求1至3、5至11、15至16中任一项所述的方法，其中
所述激光束(850)的能量密度为至少1Jcm-2。
19.根据权利要求1至3、5至11、15至16中任一项所述的方法，其中
所述熔化区(712)的垂直延伸尺度(v3)至少为0.5μm。
20.根据权利要求1至3、5至11、15至16中任一项所述的方法，其中
所述预处理区(710)不是无定形的。
CN201710652352.9A 2016-08-02 2017-08-02 包括激活掺杂剂的制造方法和具有陡峭结的半导体装置 Active CN107680905B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016114264.6A DE102016114264A1 (de) 2016-08-02 2016-08-02 Herstellungsverfahren einschliesslich einer aktivierung von dotierstoffen und halbleitervorrichtungen mit steilen übergängen
DE102016114264.6 2016-08-02

Publications (2)

Publication Number Publication Date
CN107680905A CN107680905A (zh) 2018-02-09
CN107680905B true CN107680905B (zh) 2021-06-25

Family

ID=60996516

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710652352.9A Active CN107680905B (zh) 2016-08-02 2017-08-02 包括激活掺杂剂的制造方法和具有陡峭结的半导体装置

Country Status (3)

Country Link
US (2) US10475881B2 (zh)
CN (1) CN107680905B (zh)
DE (1) DE102016114264A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298512B (zh) * 2016-09-22 2024-05-14 全球能源互联网研究院 一种快恢复二极管及其制备方法
JP7099541B2 (ja) 2018-11-16 2022-07-12 富士電機株式会社 半導体装置および製造方法
CN115336007B (zh) * 2020-03-17 2023-08-18 日立能源瑞士股份公司 用于更软的反向恢复且有载流子的逐渐注入的半导体器件
DE102021125290A1 (de) 2021-09-29 2023-03-30 Infineon Technologies Ag Verfahren zum herstellen einer ein vergrabenes schädigungsgebiet enthaltenden halbleitervorrichtung

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6074937A (en) * 1997-12-18 2000-06-13 Advanced Micro Devices, Inc. End-of-range damage suppression for ultra-shallow junction formation
US20050003638A1 (en) * 2001-11-30 2005-01-06 Stolk Peter Adriaan Method of manufacturing a semiconductor device
US20090087971A1 (en) * 2007-09-27 2009-04-02 Chartered Semiconductor Manufacturing, Ltd. Method for fabricating semiconductor devices with reduced junction diffusion
CN101572233A (zh) * 2008-04-28 2009-11-04 英飞凌科技奥地利有限公司 包括激光退火的半导体器件制造方法
US20090286373A1 (en) * 2008-05-16 2009-11-19 Chartered Semiconductor Manufacturing, Ltd. Method for fabricating semiconductor devices with shallow diffusion regions
US20100124809A1 (en) * 2008-11-14 2010-05-20 Kuang Kian Ong Method for forming a shallow junction region using defect engineering and laser annealing

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10361136B4 (de) * 2003-12-23 2005-10-27 Infineon Technologies Ag Halbleiterdiode und IGBT
DE102004039209B4 (de) 2004-08-12 2009-04-23 Infineon Technologies Austria Ag Verfahren zur Herstellung einer n-dotierten Feldstoppzone in einem Halbleiterkörper und Halbleiterbauelement mit einer Feldstoppzone
EP1979934B1 (de) * 2006-01-20 2010-04-21 Infineon Technologies Austria AG Verfahren zur behandlung eines sauerstoff enthaltenden halbleiterwafers und halbleiterbauelement
DE102006046845B4 (de) 2006-10-02 2013-12-05 Infineon Technologies Austria Ag Halbleiterbauelement mit verbesserter Robustheit
JP5286046B2 (ja) * 2007-11-30 2013-09-11 株式会社半導体エネルギー研究所 光電変換装置の製造方法
DE102008027521B4 (de) * 2008-06-10 2017-07-27 Infineon Technologies Austria Ag Verfahren zum Herstellen einer Halbleiterschicht
US7977216B2 (en) * 2008-09-29 2011-07-12 Magnachip Semiconductor, Ltd. Silicon wafer and fabrication method thereof
US20110049664A1 (en) * 2009-09-01 2011-03-03 Sumco Corporation Epitaxial substrate for back-illuminated image sensor and manufacturing method thereof
JP2013074181A (ja) * 2011-09-28 2013-04-22 Toyota Motor Corp 半導体装置とその製造方法
JP6067585B2 (ja) 2011-12-28 2017-01-25 富士電機株式会社 半導体装置および半導体装置の製造方法
EP2980856B1 (en) * 2013-03-25 2020-07-22 Fuji Electric Co., Ltd. Semiconductor device and method of manufacturing the same
US9123828B2 (en) * 2013-11-14 2015-09-01 Infineon Technologies Ag Semiconductor device and method for forming a semiconductor device
US9570576B2 (en) * 2013-12-10 2017-02-14 Infineon Technologies Ag Method for forming a semiconductor device having insulating parts or layers formed via anodic oxidation
JP6320799B2 (ja) * 2014-03-07 2018-05-09 住友重機械工業株式会社 半導体装置の製造方法
US9887125B2 (en) * 2014-06-06 2018-02-06 Infineon Technologies Ag Method of manufacturing a semiconductor device comprising field stop zone
US9312338B2 (en) * 2014-06-30 2016-04-12 Infineon Technologies Ag Semiconductor device containing chalcogen atoms and method of manufacturing
US9349799B2 (en) * 2014-08-14 2016-05-24 Infineon Technologies Ag Adjusting the charge carrier lifetime in a bipolar semiconductor device
US9312120B2 (en) * 2014-08-29 2016-04-12 Infineon Technologies Ag Method for processing an oxygen containing semiconductor body
DE102016120771B3 (de) * 2016-10-31 2018-03-08 Infineon Technologies Ag Verfahren zum Herstellen von Halbleitervorrichtungen und Halbleitervorrichtung, die wasserstoff-korrelierte Donatoren enthält

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6074937A (en) * 1997-12-18 2000-06-13 Advanced Micro Devices, Inc. End-of-range damage suppression for ultra-shallow junction formation
US20050003638A1 (en) * 2001-11-30 2005-01-06 Stolk Peter Adriaan Method of manufacturing a semiconductor device
US20090087971A1 (en) * 2007-09-27 2009-04-02 Chartered Semiconductor Manufacturing, Ltd. Method for fabricating semiconductor devices with reduced junction diffusion
CN101572233A (zh) * 2008-04-28 2009-11-04 英飞凌科技奥地利有限公司 包括激光退火的半导体器件制造方法
US20090286373A1 (en) * 2008-05-16 2009-11-19 Chartered Semiconductor Manufacturing, Ltd. Method for fabricating semiconductor devices with shallow diffusion regions
US20100124809A1 (en) * 2008-11-14 2010-05-20 Kuang Kian Ong Method for forming a shallow junction region using defect engineering and laser annealing

Also Published As

Publication number Publication date
CN107680905A (zh) 2018-02-09
US20190378895A1 (en) 2019-12-12
US10475881B2 (en) 2019-11-12
US20180040691A1 (en) 2018-02-08
DE102016114264A1 (de) 2018-02-08
US10998402B2 (en) 2021-05-04

Similar Documents

Publication Publication Date Title
CN107680905B (zh) 包括激活掺杂剂的制造方法和具有陡峭结的半导体装置
JP5104314B2 (ja) 半導体装置およびその製造方法
EP2045844A1 (en) Semiconductor Module
US8501548B2 (en) Method for producing a semiconductor device using laser annealing for selectively activating implanted dopants
EP2657958B1 (en) Method of manufacturing semiconductor device
US7728409B2 (en) Semiconductor device and method of manufacturing the same
JP3684962B2 (ja) 半導体装置の製造方法
US7491629B2 (en) Method for producing an n-doped field stop zone in a semiconductor body and semiconductor component having a field stop zone
EP2793267B1 (en) Semiconductor device and semiconductor device manufacturing method
CN104157569A (zh) 快恢复二极管制造工艺方法
KR102478873B1 (ko) 디이프 접합 전자 소자 및 그의 제조 공정
KR101875287B1 (ko) 반도체 디바이스를 형성하는 방법
US20130340819A1 (en) Emitter structure based on silicon components to be used in a photovoltaic converter and a method for production of the photovoltaic device
JP2003224281A (ja) 半導体装置およびその製造方法
TW201222674A (en) Controlling laser annealed junction depth by implant modification
JPH0248147B2 (zh)
US8993372B2 (en) Method for producing a semiconductor component
CN104183668A (zh) 太阳能电池单元的制造方法
TWI642092B (zh) 深接面電子裝置及其製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant