CN107657115A - 一种提高cmp形貌的金属冗余图形绘制方法 - Google Patents

一种提高cmp形貌的金属冗余图形绘制方法 Download PDF

Info

Publication number
CN107657115A
CN107657115A CN201710882923.8A CN201710882923A CN107657115A CN 107657115 A CN107657115 A CN 107657115A CN 201710882923 A CN201710882923 A CN 201710882923A CN 107657115 A CN107657115 A CN 107657115A
Authority
CN
China
Prior art keywords
metal
redundant
metal redundant
logical operation
area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710882923.8A
Other languages
English (en)
Inventor
张美丽
张逸中
于世瑞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN201710882923.8A priority Critical patent/CN107657115A/zh
Publication of CN107657115A publication Critical patent/CN107657115A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提出一种提高CMP形貌的金属冗余图形绘制方法，包括：获取金属、通孔、和所有避让层的完整设计版图；通过版图逻辑运算绘制出允许添加金属冗余图形的不规则区域，对这些不规则区域分别作扩展成矩形区域；以每个允许添加区域的左下点为起点，添加固定尺寸和相对位置的金属冗余图形，形成等待后处理的金属冗余图形的临时图形；对金属冗余图形的临时图形进行后处理，包括禁止添加区域退边或删除、合并，短边延长、去除违反设计规则的小尺寸图形、过长图形截断等逻辑运算过程；以上后处理逻辑运算过程经过多次循环执行，经设计规则检查无误后得到最终的金属冗余图形版图。本发明能够更好的解决金属密度不足导致的表面均匀性差和平整度不良的问题。

Description

一种提高CMP形貌的金属冗余图形绘制方法
技术领域
本发明涉及半导体集成电路制造领域，且特别涉及一种提高CMP形貌的金属冗余图形绘制方法。
背景技术
集成电路版图除了要体现电路的逻辑或功能以确保版图原理图(LVS check，Layout Versus Schematic Check)验证正确外，还要增加一些与LVS验证无关的图形，以减小过程的偏差，这些图形我们称之为冗余图形(dummy)。通常情况下，考虑到刻蚀时出现刻蚀不足或者刻蚀过度导致的表面均匀性以及化学气相研磨(CMP)工艺之后晶圆表面的平整度差的情况，金属密度(metal density)一定要满足设计规则中规定的密度要求。金属冗余图形(metal dummy)的添加被广泛用来调节局部区域金属的密度，从而改善版图图案的均匀性和晶圆表面的平整度，提升良率。目前业界普遍采用的金属冗余图形被设计成一种或者几种固定的尺寸通过几次循环添加的方式进行添加，对于一般的版图，经过冗余图形添加之后密度以及密度梯度分布一般都可以达到设计规则的最低要求。
但是随着集成电路尺寸的不断缩小，很多客户的电路设计中会用到设计规则中规定的最小的金属连线宽度，同时金属连线之间的距离也很小，在这些区域一般最多只能加入一两行金属冗余图形，如果我们用传统的方法进行金属冗余图形的添加，添加之后的金属密度往往还是无法满足设计规则的最低密度要求从而导致刻蚀或CMP工艺之后表面平整度不好，进而影响芯片的良率。
若能在金属连线的空隙之间根据它们本身的尺寸逻辑运算产生金属冗余图形，尽可能的绘制出尺寸足够大的金属冗余图形，必能大大提高低金属密度区域的金属密度和密度梯度分布均匀性，改善晶圆表面的平整度。
发明内容
本发明提出一种提高CMP形貌的金属冗余图形绘制方法，能够更好的解决金属密度不足导致的表面均匀性差和平整度不良的问题。
为了达到上述目的，本发明提出一种提高CMP形貌的金属冗余图形绘制方法，包括下列步骤：
获取金属、通孔、和所有避让层的完整设计版图；
通过版图逻辑运算绘制出允许添加金属冗余图形的不规则区域，对这些不规则区域分别作扩展，把这些区域分别扩展成矩形区域；
以每个允许添加区域的左下点为起点，开始添加固定尺寸和相对位置的金属冗余图形，添加完成形成等待后处理的金属冗余图形的临时图形；
对金属冗余图形的临时图形进行后处理，包括禁止添加区域退边或删除、合并，短边延长、去除违反设计规则的小尺寸图形、过长图形截断等逻辑运算过程；
将以上后处理逻辑运算过程经过多次循环执行，经设计规则检查无误后得到最终的金属冗余图形版图。
进一步的，所述避让层为需要与金属冗余图形保持一定相对位置的层次或标记层次，防止金属冗余图形的加入改变原始的设计电路性能。
进一步的，所述禁止添加区域退边或删除的逻辑运算为：把所有进入禁止添加区域的金属冗余图形的边退到禁止添加区域以外或者直接删除。
进一步的，所述合并的逻辑运算为：将两条及两条以上金属冗余图形的临时图形进行合并，合并完金属冗余图形的尺寸大小取决于技术节点设计规则的要求和光刻工艺能力的要求。
进一步的，所述短边延长的逻辑运算为：把所有金属冗余图形的临时图形的短边延长，延长的原则是延长部分不得进入禁止添加区域。
进一步的，所述去除违反设计规则的小尺寸图形的逻辑运算为：去除面积小于a、长度小于l、宽度小于w的金属冗余图形的临时图形部分，其中，w、a和l的值取决于技术节点设计规则的要求和光刻工艺的能力的要求。
进一步的，所述过长图形截断的逻辑运算为：将所有长度大于L的金属冗余图形的临时图形截断，截断生成的部分之间最小距离为s，其中，L和s的值取决于技术节点设计规则的要求和光刻工艺的能力。
本发明提出的提高CMP形貌的金属冗余图形绘制方法，通过版图逻辑运算自动绘制出的多金属冗余图形，其宽度，长度，面积，相互之间的距离，到金属和通孔之间的距离满足技术节点和光刻工艺的需要，与避让层之间的相对位置足够安全而不影响电路版图设计的初衷，对器件性能不产生不良影响。这种绘制金属冗余图形的方法能够在原始版图金属密度较低尤其是在比较狭长的金属冗余图形添加区域尽可能的绘制出尽可能大面积以及尽可能多的金属冗余图形，提高低金属密度区域的金属密度和密度梯度分布均匀性，改善晶圆表面的平整度，提升良率。
附图说明
图1所示为本发明较佳实施例的提高CMP形貌的金属冗余图形绘制方法流程图。
图2所示为允许添加金属冗余图形的区域示意图。
图3所示为未经后处理的金属冗余图形临时图形示意图。
图4所示为禁止添加区域退边或删除的逻辑运算原理示意图。
图5所示为合并的逻辑运算原理示意图。
图6所示为金属冗余图形最终图形示意图。
具体实施方式
以下结合附图给出本发明的具体实施方式，但本发明不限于以下的实施方式。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。
金属冗余图形(metal dummy)的添加能够能有效减小金属线宽受刻蚀和化学气相研磨(CMP)的工艺负载效应的影响，提高金属线宽均匀性，提升密度和密度梯度分布，改善CMP之后的晶圆表面形貌。本发明通过版图逻辑运算自动绘制出金属冗余图形，其宽度，长度，面积，相互之间的距离均满足技术节点设计规则要求以及光刻和CMP工艺的需要，与避让层之间的相对位置足够安全而不影响电路版图设计的初衷，对器件性能不产生不良影响。这种绘制金属冗余图形的方法能够更好的解决金属密度不足导致的表面均匀性差和平整度不良的问题。
请参考图1，图1所示为本发明较佳实施例的提高CMP形貌的金属冗余图形绘制方法流程图。本发明提出一种提高CMP形貌的金属冗余图形绘制方法，包括下列步骤：
步骤S100：获取金属、通孔、和所有避让层的完整设计版图；
步骤S200：通过版图逻辑运算绘制出允许添加金属冗余图形的不规则区域，对这些不规则区域分别作扩展，把这些区域分别扩展成矩形区域；
步骤S300：以每个允许添加区域的左下点为起点，开始添加固定尺寸和相对位置的金属冗余图形，添加完成形成等待后处理的金属冗余图形的临时图形；
步骤S400：对金属冗余图形的临时图形进行后处理，包括禁止添加区域退边或删除、合并，短边延长、去除违反设计规则的小尺寸图形、过长图形截断等逻辑运算过程；
步骤S500：将以上后处理逻辑运算过程经过多次循环执行，经设计规则检查无误后得到最终的金属冗余图形版图。
本发明首先获取金属(metal)、通孔(CT、VIA)、和所有避让层(keep off layers)的完整设计版图，所述避让层为需要与金属冗余图形保持一定相对位置的层次或标记层次，防止金属冗余图形的加入改变原始的设计电路性能。
图2所示为允许添加金属冗余图形的区域示意图。通过版图逻辑运算绘制出允许添加金属冗余图形的不规则区域，这些不规则区域一般是由很多大大小小的不规则区域组成，对这些不规则区域分别作扩展，把这些区域分别扩展成一个个矩形区域。以每个长方形区域的左下点为起点，开始添加固定尺寸(长方形：长度line，宽度width)和相对位置(space)的金属冗余图形，添加完成形成等待后处理的金属冗余图形的临时图形。图3所示为未经后处理的金属冗余图形临时图形示意图。
所述禁止添加区域退边或删除的逻辑运算为：把所有进入禁止添加区域的金属冗余图形的边退到禁止添加区域以外或者直接删除。图4所示为禁止添加区域退边或删除的逻辑运算原理示意图。
所述合并的逻辑运算为：将两条及两条以上金属冗余图形的临时图形进行合并，合并完金属冗余图形的尺寸大小取决于技术节点设计规则的要求和光刻工艺的能力的要求。图5所示为合并的逻辑运算原理示意图。
所述短边延长的逻辑运算为：把所有金属冗余图形的临时图形的短边延长，延长的原则是延长部分不得进入禁止添加区域。
所述去除违反设计规则的小尺寸图形的逻辑运算为：去除面积小于a、长度小于l、宽度小于w的金属冗余图形的临时图形部分，其中，w、a和l的值取决于技术节点设计规则的要求和光刻工艺的能力的要求。
所述过长图形截断的逻辑运算为：将所有长度大于L的金属冗余图形的临时图形截断，截断生成的部分之间最小距离为s，其中，L和s的值取决于技术节点设计规则的要求和光刻工艺的能力。
经多次循环执行添加和后处理，经设计规则检查无误后得到最终的金属冗余图形版图。图6所示为金属冗余图形最终图形示意图。
综上所述，本发明提出的提高CMP形貌的金属冗余图形绘制方法，通过版图逻辑运算自动绘制出的金属冗余图形，其宽度，长度，面积，相互之间的距离，到金属和通孔之间的距离满足技术节点和光刻工艺的需要，与避让层之间的相对位置足够安全而不影响电路版图设计的初衷，对器件性能不产生不良影响。这种绘制金属冗余图形的方法能够在原始版图金属密度较低尤其是在比较狭长的金属冗余图形添加区域尽可能的绘制出尽可能大面积以及尽可能多的金属冗余图形，提高低金属密度区域的金属密度和密度梯度分布均匀性，改善晶圆表面的平整度，提升良率。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明。本发明所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰。因此，本发明的保护范围当视权利要求书所界定者为准。

Claims (7)

1.一种提高CMP形貌的金属冗余图形绘制方法，其特征在于，包括下列步骤：
获取金属、通孔、和所有避让层的完整设计版图；
通过版图逻辑运算绘制出允许添加金属冗余图形的不规则区域，对这些不规则区域分别作扩展，把这些区域分别扩展成矩形区域；
以每个允许添加区域的左下点为起点，开始添加固定尺寸和相对位置的金属冗余图形，添加完成形成等待后处理的金属冗余图形的临时图形；
对金属冗余图形的临时图形进行后处理，包括禁止添加区域退边或删除、合并，短边延长、去除违反设计规则的小尺寸图形、过长图形截断等逻辑运算过程；
将以上后处理逻辑运算过程经过多次循环执行，经设计规则检查无误后得到最终的金属冗余图形版图。
2.根据权利要求1所述的提高CMP形貌的金属冗余图形绘制方法，其特征在于，所述避让层为需要与金属冗余图形保持一定相对位置的层次或标记层次，防止金属冗余图形的加入改变原始的设计电路性能。
3.根据权利要求1所述的提高CMP形貌的金属冗余图形绘制方法，其特征在于，所述禁止添加区域退边或删除的逻辑运算为：把所有进入禁止添加区域的金属冗余图形的边退到禁止添加区域以外或者直接删除。
4.根据权利要求1所述的提高CMP形貌的金属冗余图形绘制方法，其特征在于，所述合并的逻辑运算为：将两条及两条以上金属冗余图形的临时图形进行合并，合并完金属冗余图形的尺寸大小取决于技术节点设计规则的要求和光刻工艺的能力的要求。
5.根据权利要求1所述的提高CMP形貌的金属冗余图形绘制方法，其特征在于，所述短边延长的逻辑运算为：把所有金属冗余图形的临时图形的短边延长，延长的原则是延长部分不得进入禁止添加区域。
6.根据权利要求1所述的提高CMP形貌的金属冗余图形绘制方法，其特征在于，所述去除违反设计规则的小尺寸图形的逻辑运算为：去除面积小于a、长度小于l、宽度小于w的金属冗余图形的临时图形部分，其中，w、a和l的值取决于技术节点设计规则的要求和光刻工艺的能力的要求。
7.根据权利要求1所述的提高CMP形貌的金属冗余图形绘制方法，其特征在于，所述过长图形截断的逻辑运算为：将所有长度大于L的金属冗余图形的临时图形截断，截断生成的部分之间最小距离为s，其中，L和s的值取决于技术节点设计规则的要求和光刻工艺的能力。
CN201710882923.8A 2017-09-26 2017-09-26 一种提高cmp形貌的金属冗余图形绘制方法 Pending CN107657115A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710882923.8A CN107657115A (zh) 2017-09-26 2017-09-26 一种提高cmp形貌的金属冗余图形绘制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710882923.8A CN107657115A (zh) 2017-09-26 2017-09-26 一种提高cmp形貌的金属冗余图形绘制方法

Publications (1)

Publication Number Publication Date
CN107657115A true CN107657115A (zh) 2018-02-02

Family

ID=61116000

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710882923.8A Pending CN107657115A (zh) 2017-09-26 2017-09-26 一种提高cmp形貌的金属冗余图形绘制方法

Country Status (1)

Country Link
CN (1) CN107657115A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109614705A (zh) * 2018-12-12 2019-04-12 上海华力集成电路制造有限公司 金属层器件辅助图形的生成方法
CN111199132A (zh) * 2019-12-30 2020-05-26 上海集成电路研发中心有限公司 一种金属冗余图形的添加方法
CN115000060A (zh) * 2022-07-19 2022-09-02 合肥晶合集成电路股份有限公司 半导体器件版图结构及其形成方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102495925A (zh) * 2011-11-30 2012-06-13 中国科学院微电子研究所 一种实现冗余金属填充模板的方法及其系统
CN103886150A (zh) * 2014-03-20 2014-06-25 上海华力微电子有限公司 一种冗余图形的填充方法
CN103902789A (zh) * 2014-04-22 2014-07-02 上海华力微电子有限公司 一种冗余图形的填充方法
CN104376186A (zh) * 2014-12-02 2015-02-25 中国科学院微电子研究所 一种冗余金属的填充方法及其系统
CN106094424A (zh) * 2016-07-22 2016-11-09 上海华力微电子有限公司 带次分辨率辅助图形的冗余图形添加方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102495925A (zh) * 2011-11-30 2012-06-13 中国科学院微电子研究所 一种实现冗余金属填充模板的方法及其系统
CN103886150A (zh) * 2014-03-20 2014-06-25 上海华力微电子有限公司 一种冗余图形的填充方法
CN103902789A (zh) * 2014-04-22 2014-07-02 上海华力微电子有限公司 一种冗余图形的填充方法
CN104376186A (zh) * 2014-12-02 2015-02-25 中国科学院微电子研究所 一种冗余金属的填充方法及其系统
CN106094424A (zh) * 2016-07-22 2016-11-09 上海华力微电子有限公司 带次分辨率辅助图形的冗余图形添加方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
卢普生 等: "《一种能提高DRC友好性和CMP形貌的冗余金属填充方法》", 《中国集成电路》 *
武文琦: "《光刻友好型冗余金属填充方法研究》", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109614705A (zh) * 2018-12-12 2019-04-12 上海华力集成电路制造有限公司 金属层器件辅助图形的生成方法
CN109614705B (zh) * 2018-12-12 2023-06-16 上海华力集成电路制造有限公司 金属层器件辅助图形的生成方法
CN111199132A (zh) * 2019-12-30 2020-05-26 上海集成电路研发中心有限公司 一种金属冗余图形的添加方法
CN115000060A (zh) * 2022-07-19 2022-09-02 合肥晶合集成电路股份有限公司 半导体器件版图结构及其形成方法

Similar Documents

Publication Publication Date Title
CN107657115A (zh) 一种提高cmp形貌的金属冗余图形绘制方法
CN1897247B (zh) 半导体元件的制造方法
CN103886153B (zh) 一种多晶硅层器件辅助图形的绘制方法
US7343580B2 (en) Automated method for the hierarchical and selective insertion of dummy surfaces into the physical design of a multilayer integrated circuit
CN109614705B (zh) 金属层器件辅助图形的生成方法
CN103886150A (zh) 一种冗余图形的填充方法
CN108122267B (zh) 一种冗余金属的填充方法及装置
CN103902789A (zh) 一种冗余图形的填充方法
CN106094424A (zh) 带次分辨率辅助图形的冗余图形添加方法
CN104698747A (zh) 一种提高二维图形解析度的工艺方法
CN104749900B (zh) 辅助图形的形成方法和曝光目标图形的修正方法
CN103309150A (zh) 版图数据的处理方法
US9292645B2 (en) Layout optimization for integrated circuit design
JP4768500B2 (ja) 半導体集積回路の配線レイアウト装置、配線レイアウト方法、及び配線レイアウトプログラム
US20150161321A1 (en) Polygon-based optical proximity correction
CN100592494C (zh) 修正接触孔金属覆盖层布图设计的方法
JP6054596B2 (ja) 半導体装置および半導体装置設計方法
CN107908072A (zh) 一种降低连接孔层程式运行时间的opc修正方法
CN112415847A (zh) 光学邻近校正方法
CN107481925B (zh) 一种浅离子注入层的opc修正方法
JP4799858B2 (ja) 半導体集積回路の自動設計方法
US10275562B2 (en) Method of decomposing a layout for multiple-patterning lithography
US10061884B2 (en) Dummy pattern filling method
KR102230450B1 (ko) 반도체 장치의 설계 방법 및 설계 시스템
KR102274757B1 (ko) 집적 회로 설계 방법, 그 방법을 실행하기 위한 시스템 및 집적 회로 검증 시스템

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180202

RJ01 Rejection of invention patent application after publication