CN107645297A - 控制解码处理的方法、计算设备及移动装置 - Google Patents

控制解码处理的方法、计算设备及移动装置 Download PDF

Info

Publication number
CN107645297A
CN107645297A CN201710022738.1A CN201710022738A CN107645297A CN 107645297 A CN107645297 A CN 107645297A CN 201710022738 A CN201710022738 A CN 201710022738A CN 107645297 A CN107645297 A CN 107645297A
Authority
CN
China
Prior art keywords
path metric
value
value related
final
decoder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710022738.1A
Other languages
English (en)
Other versions
CN107645297B (zh
Inventor
姜贤求
殷裕昌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN107645297A publication Critical patent/CN107645297A/zh
Application granted granted Critical
Publication of CN107645297B publication Critical patent/CN107645297B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/413—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors tail biting Viterbi decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/23—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using convolutional codes, e.g. unit memory codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/3738—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35 with judging correct decoding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3961—Arrangements of methods for branch or transition metric calculation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4107—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing add, compare, select [ACS] operations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4138—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors soft-output Viterbi algorithm based decoding, i.e. Viterbi decoding with weighted decisions
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/41—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors
    • H03M13/4161—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes using the Viterbi algorithm or Viterbi processors implementing path management
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6502—Reduction of hardware complexity or efficient processing
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6577—Representation or format of variables, register sizes or word-lengths and quantization
    • H03M13/658—Scaling by multiplication or division
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/65—Purpose and implementation aspects
    • H03M13/6577—Representation or format of variables, register sizes or word-lengths and quantization
    • H03M13/6583—Normalization other than scaling, e.g. by subtraction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0046—Code rate detection or code type detection
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H04L1/0052—Realisations of complexity reduction techniques, e.g. pipelining or use of look-up tables
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0059—Convolutional codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W72/00—Local resource management
    • H04W72/20—Control channels or signalling for resource management
    • H04W72/23—Control channels or signalling for resource management in the downlink direction of a wireless link, i.e. towards a terminal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W84/00—Network topologies
    • H04W84/02—Hierarchically pre-organised networks, e.g. paging networks, cellular networks, WLAN [Wireless Local Area Network] or WLL [Wireless Local Loop]
    • H04W84/04—Large scale networks; Deep hierarchical networks
    • H04W84/042—Public Land Mobile systems, e.g. cellular systems

Landscapes

  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Error Detection And Correction (AREA)

Abstract

控制解码处理的方法、计算设备及移动装置。所述移动装置包括：显示器；移动通信调制解调器，包括被配置为对咬尾卷积码(TBCC)编码的数据进行解码的维特比解码器(VD)；存储器，结合到移动通信调制解调器；无线天线，结合到移动通信调制解调器并接收物理下行链路控制通道(PDCCH)。VD被配置为：接收通过TBCC编码的数据；选择候选以启动训练区间；确定在训练区间的最后步骤的可能状态的最终路径度量(PM)值；基于可能状态的最终PM值来确定与PM相关的值；基于与PM相关的值来确定针对候选的解码的提前终止。

Description

控制解码处理的方法、计算设备及移动装置
本申请要求于2016年7月22日提交的第10-2016-0093644号韩国专利申请的优先权和权益，所述韩国专利申请为了所有目的通过引用如充分阐述地合并于此。
技术领域
示例性实施例涉及一种基于路径度量值来控制解码处理的方法，更具体地讲，涉及一种基于路径度量值来终止控制信道的解码处理并减少盲解码过载的方法。
背景技术
长期演进(LTE)系统使用物理下行链路控制信道(PDCCH)作为下行链路控制信道的格式。下行链路表示从基站(诸如，演进的节点B(eNodeB))到移动装置(诸如，支持移动通信(例如，LTE标准技术)的用户设备(UE))的无线电通信。PDCCH包括下行链路控制信息(DCI)和一个或多个UE的各种格式的DCI传输控制信息。在LTE系统中，通过咬尾卷积码(TBCC)对DCI进行编码。
UE可使用维特比(Viterbi)解码算法来通过盲解码方案对接收的PDCCH进行解码。根据维特比解码算法的盲解码通常包括随后有最大似然路径查找的一个以上的训练操作以及用于确定信息比特的回溯操作，其中，信息比特是从发送器发送的最可能的比特。通过循环冗余校验(CRC)来校验确定的信息比特并且基于CRC校验结果来确定信息比特的有效性。
在LTE系统的盲解码中，与编码的数据对应的控制信道单元(CCE)数量和聚合等级是未知的。因此，盲解码器(诸如，维特比解码器)确定根据各种聚合等级和可能的CCE数量等而确定的PDCCH数据(“可能的候选”)的各种可能的集合。从映射在某个公共搜索空间和UE特定的搜索空间中的接收数据确定的PDCCH数据的可能集合是盲解码的候选。盲解码操作的数量可根据聚合等级的数量和载波的数量而变化。在LTE系统中，盲解码尝试的数量很大，并且因为应用了不正确地假设的参数(诸如，不正确的聚合等级)，很多盲解码尝试产生无用的结果。对于这些不正确的解码尝试，解码器浪费大量的时间和电池电力。因此，该盲解码处理在解码速度和功耗方面是低效的。
在背景技术部分中公开的以上信息仅用于增强对本发明构思的背景技术的理解，因此，以上信息可以包含不形成对于本领域的普通技术人员已知的现有技术的信息。
发明内容
一个或多个示例性实施例提供一种用于控制控制信息的盲解码处理的方法和设备。
将在随后的详细描述中阐述另外的方面，并且部分地，通过本公开，另外的方面将是清楚的，或者可通过本发明构思的实践而得知。
根据一个或多个示例性实施例，一种计算设备包括：维特比解码器(VD)，被配置为对咬尾卷积码(TBCC)编码的数据进行解码。VD被配置为：接收通过TBCC编码的数据，选择候选以启动训练区间，确定在训练区间的最后步骤的可能状态的最终路径度量(PM)值，基于可能状态的最终PM值来确定与PM相关的值，并基于与PM相关的值来确定针对候选的解码的提前终止。
根据一个或多个示例性实施例，提供一种在解码器中控制咬尾卷积码(TBCC)编码的数据的解码处理的方法，解码器被配置为对TBCC编码的数据进行解码。所述方法包括：在卷积解码器接收通过TBCC编码的数据，选择候选以启动训练区间，确定在训练区间的最后步骤的可能状态的最终路径度量(PM)值，基于可能状态的最终PM值来确定与PM相关的值，并基于与PM相关的值来确定针对候选的解码的提前终止。
根据一个或多个示例性实施例，一种用于对咬尾卷积码(TBCC)编码的数据进行解码的解码器包括：接收器，用于接收通过TBCC编码的数据；分支度量处理器，用于确定分支度量；路径度量处理器，用于确定在训练区间的最后步骤的可能状态的最终路径度量(PM)值；路径度量分析器，用于基于可能状态的最终PM值来确定与PM相关的值，并且基于与PM相关的值和与PM相关的阈值来确定针对候选的解码的提前终止。
根据一个或多个示例性实施例，一种移动装置包括：显示器；移动通信调制解调器，包括被配置为对咬尾卷积码(TBCC)编码的数据进行解码的维特比解码器(VD)；存储器，连接到移动通信调制解调器；无线天线，连接到移动通信调制解调器，无线天线被配置为接收物理下行链路控制信道(PDCCH)。VD被配置为：接收通过TBCC编码的数据，选择候选以启动训练区间，确定在训练区间的最后步骤的可能状态的最终路径度量(PM)值，基于可能状态的最终PM值来确定与PM相关的值，并基于与PM相关的值来确定针对候选的解码的提前终止。
前面的总体描述和下面的详细描述是示例性和说明性的，并且意在提供对要求保护的主题的进一步解释。
附图说明
被包括以提供对本发明构思的进一步理解并且被并入且构成本说明书的一部分的附图示出本发明构思的示例性实施例，附图连同描述一起用于解释本发明构思的原理。
图1示出包括卷积编码器和用于对卷积编码器的输出进行解码的解码器的系统的示意性示图。
图2是用于对PDCCH中包括的DCI进行解码的示例设备的框图。
图3示出在LTE系统中定义的卷积编码器。
图4是示出包括维特比解码器的接收器的示例的框图。
图5是具有约束长度5的卷积码的网格图的示例。
图6是示出根据示例性实施例的维特比解码器的框图。
图7是示出维特比蝶形运算的示图。
图8是示出根据示例性实施例的通过维特比解码器针对40比特码的解码处理的示图。
图9是示出当训练深度等于2时的维特比解码器的解码流程的示图。
图10示出由卷积解码器操作的第一训练区间中的网格图的一部分。
图11是示出根据示例性实施例的维特比解码的提前终止处理的流程图。
图12是示出当在维特比解码器中配置两个训练时的图11的处理的示图。
图13示出针对两个不同的归一化的PM阈值设置的丢弃的候选的比率。
图14示出图13的仿真的FER性能。
图15是示出根据另一个示例性实施例的当在维特比解码器中配置两个训练时的图11的处理的示图。
图16示出根据示例性实施例的由卷积解码器操作的训练区间中的网格图的一部分。
图17是示出根据一个或多个示例性实施例的包括应用处理器的移动站的框图。
具体实施方式
在下面的描述中，为了解释的目的，阐述了许多具体细节以便提供对各种示例性实施例的深入理解。然而，应该清楚，可在没有这些具体细节的情况下，或者在具有一个或多个等同的布置的情况下，实践各种示例性实施例。在其他情况下，为了避免不必要地模糊各种示例性实施例，以框图的形式示出公知的结构和装置。
除非另有说明，否则示出的示例性实施例将被理解为提供各种示例性实施例的变化的细节的示例性特征。因此，除非另有说明，否则在不脱离公开的示例性实施例的情况下，可另外组合、分离、互换和/或重新布置各种图示的特征、块、组件、模块、元件和/或方面。此外，在附图中，为了清楚和描述的目的，块、组件、模块、元件等的大小和相对大小可被夸大。另外，相同的参考标号可以表示相同或相似的元件。
当元件被称为“连接到”或“结合到”另一元件时，其可直接连接到或结合到所述另一元件，或者可存在中间元件。然而，当元件或层被称为“直接连接到”或“直接结合到”另一元件时，不存在中间元件。为了本公开的目的，“X、Y和Z中的至少一个”和“从X、Y和Z组成的组中选择的至少一个”可被理解为仅X、仅Y、仅Z或X、Y和Z中的两个或更多个的任意组合(诸如，XYZ、XYY、YZ和ZZ)。相同的标号始终表示相同的元件。如在此使用的，术语“和/或”包括一个或多个相关联的所列项的任意和所有组合。
按照本发明构思的领域内的传统，根据功能块、单元和/或模块，描述并在附图中示出实施例。本领域的技术人员将理解，这些块、单元和/或模块通过电子(或光学)电路(诸如，逻辑电路、分立组件、微处理器、硬连线电路、存储器元件、线路连接等)被物理实现，所述电子(或光学)电路可使用基于半导体的制造技术或其他制造技术来形成。在块、单元和/或模块通过微处理器或类似器件实现的情况下，可使用软件(例如，微码)对它们进行编程来执行在此讨论的各种功能，并可通过固件和/或软件选择性地驱动它们。可选地，每个块、单元和/或模块可通过专用的硬件来实现或被实现为用于执行一些功能的专用硬件和用于执行其他功能的处理器(例如，一个或多个编程的微处理器和相关联的电路)的组合。另外，在不脱离本发明构思的范围的情况下，实施例中的每个块、单元和/或模块可被物理分成两个或更多个相互作用的且分立的块、单元和/或模块。此外，在不脱离本发明构思的范围的情况下，实施例的块、单元和/或模块可被物理地组合成更复杂的块、单元和/或模块。
图1示出包括卷积编码器和用于对卷积编码器的输出进行解码的解码器的系统的示意性示图。输出码字(即，编码比特)[C0…Ch-2Ch-1]是由使用包括v级移位寄存器(未示出)的编码器110的脉冲响应的输入比特序列[A0…Ag-2Ag-1]的卷积的结果。在示例中，将被编码的比特的总数为g(g为自然数)，编码比特的总数为h(h取决于码率和数量g)。在特定的时间点，n比特的序列(即，n比特码字)[C0…Cn-2Cn-1]被生成为m个输入比特[A0…Am-2Am-1]与移位寄存器中存储的v个比特的函数。例如，当m＝1和n＝3时，卷积编码器接收并处理一个输入比特并且输出三个编码的比特，然后接收下一个1比特作为输入比特并且输出另外三个编码的比特。编码器110的约束长度L被限定为m+v，码率被确定为m/n，其中，n>m。发送的卷积编码的比特序列或码字[C0…Ch-2Ch-1]在解码器120被接收为[R0…Rh-2Rh-1]。在理想的环境中，由编码器110发送的编码比特的序列[C0…Ch-2Ch-1]与在解码器120接收的编码比特[R0…Rh-2Rh-1]相同，但实际上，由于传输误差、噪声和/或干扰，它们不相同。为了将卷积码解码回原始的输入比特序列[A0...Ag-2Ag-1]，最常使用维特比算法，然而，可以使用其他算法。
在第三代合作伙伴计划(3GPP)标准方案(诸如，长期演进(LTE)、LTE高级(LET-A)等)中，控制信道被用于从网络组件(诸如，基站或基节点)发送关于移动装置(可被称为用户设备、移动站等)的控制信息。本领域的技术人员将理解，在此使用的术语移动装置可表示移动站、用户设备(在E-UTRA系统中)或者能够与无线网络进行通信的任何其他移动无线装置。如在此提及的，网络组件包括接入节点。术语接入节点可表示基站(BS)、基节点、演进的基节点(eBN)、中继节点或者其他类似的无线网络无线电接收器/发送器组件。在LTE/E-UTRA或LTE-A/E-UTRA系统中，接入节点可以是eBN或者中继节点。为了简单起见，LTE/E-UTRA和LTE-A/E-UTRA系统二者在此可被称为LTE系统。术语移动装置、网络组件和接入节点被一般地表示并且不将实施例限制于任意特定的无线网络。
控制信息可包括关于资源分配、调制和编码方案、功率控制、预编码的信息和/或用于控制移动装置或移动装置的组的操作的其他信息。在LTE和LTE-A标准中，物理下行链路控制信道(PDCCH)包括由网络组件发送的被称为下行链路控制信息(DCI)消息的消息。在上面的标准中定义各种DCI格式。可在子帧中发送一个或多个PDCCH和DCI。子帧可以是如上面标准中定义的1ms，一个无线帧可包括从具有子帧号0的子帧到具有子帧号9的子帧布置的10个子帧。在多用户系统中，可发送意在用于小区内的所有用户的DCI。其他DCI可仅用于特定的移动站。不同的DCI格式可被用于承载不同类型的控制信息。
基站可使用各种控制信道格式。移动装置在接收控制信息之前不会知道包含控制信息(诸如，3GPP标准中定义的DCI)的控制信道的格式。移动装置可使用盲解码方案，并且移动装置可基于从基站接收的数据根据各种的控制信道格式尝试对若干假设的控制信道或控制信道候选进行解码。可能已经根据控制信道格式在控制信道的候选上发送的控制信息可被称为候选控制信息。
移动装置可通过检查附加到控制信息的循环冗余校验(CRC)来确定是否正确地接收控制信息。CRC可由16比特组成。在示例中，可利用预期的移动身份(诸如，如LTE或LTE-A标准中定义的无线电网络临时身份(RNTI))对CRC进行加扰。RNTI可被配置为标识期望控制信息的移动装置。存在可为了不同的目的而附接到DCI的不同类型的RNTI。例如，DCI格式1A可以附接用于用户数据通信的C-RNTI或者附接用于系统信息的SI-RNTI。不同类型的RNTI的一些示例包括：随机接入RNTI(RA-RNTI)、小区RNTI(C-RNTI)、半静态调度C-RNTI(SPS-RNTI)、系统信息RNTI(SI-RNTI)、寻呼RNTI(P-RNTI)、发射功率控制-物理上行链路控制信道-RNTI(TPC-PUCCH-RNTI)以及发射功率控制-物理上行链路共享信道-RNTI(TPC-PUSCH-RNTI)。
在LTE系统中，移动装置可监视可能的或“候选”PDCCH的集合。多聚合等级(例如，1、2、4、8)由“搜索空间”定义，每一个搜索空间具有候选PDCCH的集合。每一个候选PDCCH可包括定义的控制信道单元(CCE)的组，每个CCE依次包括定义的资源元素(RE)的组。在LTE系统中定义公共搜索空间和移动装置特定搜索空间二者。在LTE系统中，对于每一个子帧，盲解码器可尝试解码最多22个候选PDCCH。对于候选PDCCH中的每一个，两个不同的DCI净荷大小是可能的，因此，盲解码器可针对每一个子帧进行最多44次尝试来解码DCI。
图2是用于对PDCCH中包括的DCI进行解码的示例设备的框图。该实施例中的控制信道是LTE系统中定义的PDCCH。设备200包括PDCCH缓冲器210和DCI解码器220。PDCCH缓冲器210包括用于PDCCH搜索空间中的所有控制信道单元(CCE)的缓冲器数据。缓冲器数据可以是通过软判决解码方案生成的软比特或者通过硬判决解码方案生成的硬比特。接收器可产生与发送器已发送的奇偶校验比特对应的电压样本的序列。表示从发送器发送的数据的电压可被数字化为形成接收比特序列。如果该接收比特序列被解码，则解码处理被称为硬判决解码或“硬解码”。如果在对电压样本进行数字化之前对它们直接解码，则解码处理被称为软判决解码或“软解码”。DCI解码器220包括PDCCH盲解码器221和多个CRC校验模块224。对于每一个CRC校验模块224，设备200可包括各自的判决模块。
DCI解码器220可基于来自PDCCH缓冲器210的缓冲器数据来执行盲解码以生成可能的DCI。更具体地，DCI解码器220的PDCCH盲解码器221对缓冲器数据进行盲解码。在示例中，PDCCH盲解码器可包括搜索表222和维特比解码器223。搜索表222可包括候选DCI搜索空间的定义，候选DCI搜索空间包括各个聚合等级、开始CCE地址以及每一个可能的候选DCI的DCI格式。基于搜索表222中包括的信息，维特比解码器223进行多次尝试来对PDCCH缓冲器210中包含的缓冲器数据进行解码。对于搜索表中的给定候选DCI，缓冲器数据可被解码为以下信息：指示RNTI的类型和期望DCI的移动装置的标识的RNTI、聚合等级、PDCCH的开始CCE地址、DCI净荷和CRC。对于由PDCCH盲解码器221解码的每一个候选DCI，该信息被发送到各自的CRC校验模块224，其中，CRC校验模块224利用RNTI来校验解码的CRC比特以确定检测是否有效。在这个示例中，PDCCH盲解码器221可进行最多N次盲解码尝试，其中，每一次尝试针对不同的可能的候选DCI位置和DCI格式组合。例如，在LTE系统中，N可以是44。每一次尝试将生成图2中示出为DCI[0]、…、DCI[N-1]的可能的DCI中的相应的一个。在某些实施例中，可通过一个或多个CRC校验模块串行(顺序地)或并行地校验一些可能的DCI。在典型的系统中，大多数盲解码尝试可能不产生通过CRC校验的可能的DCI。因此，盲解码处理的低效率和由盲解码处理引起的低效的功耗是将要解决的问题。
维特比解码器(例如，图2的维特比解码器223)可从二进制卷积码接收输入比特。二进制卷积码可以是咬尾卷积码。LTE标准使用比率为三分之一(1/3)、约束长度为七(K＝7)的咬尾卷积码来对PDCCH中发出的控制信息进行编码。由于约束长度为七，所以在下面讨论的网格图中存在64个状态。消息由16比特CRC来保护，16比特CRC可与目标移动装置的介质访问控制(MAC)标识符或RNTI进行异或(XOR)。在发送器中，卷积编码的数据可以是速率匹配的。速率匹配描述交织(interleaving)和打孔(puncturing)的技术，例如，省略编码比特或通过复制现有比特来插入编码比特。维特比解码算法采用最大似然(ML)序列估计。维特比解码器可预先考虑接收的码字的循环扩展并将循环扩展附加到码字，以对咬尾卷积码进行解码。在LTE系统中，接收器对计算的CRC和接收的CRC执行异或(XOR)运算并将结果与其本身的MAC-ID(例如，RNTI)进行比较。如果MAC-ID匹配，则接收器评估净荷。
图3示出LTE系统中定义的卷积编码器。编码器使用多项式G0＝133(八进制)、G1＝171(八进制)、G2＝165(八进制)。图3中示出的加法器表示XOR运算。六个延迟元件s0至s5各保持一个比特。对于咬尾，利用净荷的最后六比特来初始化延迟元件。针对每一个比特Ak，卷积编码器分别产生三个输出比特Ck(0)至Ck(2)。这些输出比特经过速率匹配和调制。在示例中，卷积编码器的状态在图5的左侧以二进制表示给出，其中，最低有效位在右侧。六个延迟元件的数量v与对应的维特比解码器的网格图中的可能状态的数量2v相关联。
图4是示出包括维特比解码器的接收器的示例的框图。
在接收器，可对接收的符号首先进行均衡和解映射。解映射处理生成包括似然性的软比特，根据上面讨论的软解码方案，具有似然性的接收比特是有效的。在示例中，正软比特值表示接收的逻辑一“1”，负软比特值表示逻辑零“0”，零值指示逻辑一或逻辑零的相等的似然性。在另一个示例中，负软比特值表示接收的逻辑一“1”，正软比特值表示逻辑零“0”，零值指示逻辑一或逻辑零的相等的似然性。从解映射处理产生的软比特在它们被输入到卷积解码器(诸如，维特比解码器)之前可进行速率解匹配。如上所述，在LTE系统中，维特比解码器使用与发送器的卷积编码器中的可能状态s0至s5对应的64个内部状态。维特比算法的迭代被称为网格步骤，并且图5中示出具有约束长度5的卷积码的网格图的示例。
图6是示出根据示例性实施例的维特比解码器的框图。
维特比解码器600包括分支度量处理器610、路径度量处理器620、路径度量分析器630以及回溯逻辑640。分支度量处理器610接收输入比特序列(诸如，软比特)并计算分支度量。输入比特序列包括多个比特，所述多个比特中的每一个比特表示接收的比特及其被接收的似然性。在示例中，可选择软比特的2的补码表示，其符号表示接收的比特，其绝对值表示被正确接收的比特的似然性。对于速率1/3卷积码，维特比解码器针对每个网格步骤消耗三个软比特。针对每一个三个一组的软比特，分支度量处理器610计算需要的网格步骤的所有的八个可能的分支度量。计算的分支度量被传送到路径度量处理器620。
路径度量处理器620计算从一个网格步骤到下一个网格步骤的网格的所有的路径度量。路径度量处理器620可包括存储每个网格步骤(未示出)的所有路径度量的路径度量寄存器和路径度量计算单元(未示出)。通常，路径度量计算单元可以是加法-比较-选择(ACS)单元，ACS单元对各个分支度量进行汇总以获得各个路径的路径度量。选择各个路径中的一个路径作为最佳路径，最佳路径为最大似然路径。新的路径度量取决于针对前一阶段(或“前一步骤”或“前一网格步骤”)计算的路径度量和与从前一状态到下一状态的转变对应的分支度量。在示例中，路径度量处理器620可包括用于约束长度7的卷积码的64个寄存器。路径度量计算单元可根据图7中示出的网格图的一部分来计算32次蝶形运算。对于每一个j＝0，1，…，31，可对前一网格步骤的路径度量状态PM[j]和PM[j+32]加上和减去蝶形运算的对应分支度量，来分别计算用于当前网格步骤的每一个路径度量的可能候选。在示例中，可选择最大的候选并将其用于更新PM[2j]和PM[2j+1]的路径度量寄存器中的状态。在不同的配置中，可选择最小的候选并将其用于更新PM[2j]和PM[2j+1]的路径度量寄存器中的状态。基于从下分支还是上分支选择候选的决定，在0和1之间确定决定比特。
回溯存储器(未示出)可在维特比解码器600中被配置为存储每一个网格步骤的所有64个决定比特。从第一网格步骤到最后网格步骤的分支度量和路径度量的计算可被称为一个训练区间。在完成一个训练区间之后，可操作另一个训练区间。对于每一个可能状态(例如，上面示例中的全部64个状态)，前一训练区间的最后网格步骤的路径度量值可被分别用作当前训练区间的第一网格步骤的初始路径度量值。对于第一训练区间，每一个可能状态的初始路径度量值可被设置为零。图9中示出在执行回溯操作之前执行两个训练区间的示例。
路径度量分析器630可确定与PM相关的值是否小于与PM相关的阈值。稍后将进一步描述由路径度量分析器630执行的操作的各种示例。
在一个或多个训练区间之后，回溯操作可通过回溯逻辑640开始。维特比解码器的回溯操作的各种示例在本领域中是公知的。因此，将省略其详细的描述。已知在回溯一定数量的迭代之后，回溯逻辑640能够在网格中找到最可能路径。在图9中，在完成两个训练区间之后执行回溯操作。训练深度表示在开始回溯操作之前的训练区间的总数。在图9的示例中，训练深度为2。
图8是示出根据示例性实施例的通过维特比解码器的40比特码的解码处理的示图。图8示出训练深度为1。参照图8，图1的输入比特进行从当前状态到下一状态的转变。基于码率m/n生成n个输出比特。从一个状态到下一个状态的转变称为“网格”。图8示出具有约束长度K＝3以及m＝1的卷积码的网格图的示例。如上所述，约束长度与编码处理中使用的比特的数量相关联。对于约束长度K＝3，基于与v个比特对应的全部状态(即对于K＝3(v＝2)，00、01、10、11)的数量来确定可能状态的数量。网格图示出从给定的状态到能够从给定状态到达的下一状态的所有可能的转变。当对于底数2配置m＝1时，存在两个离开状态的转变和两个进入状态的转变。对于每次m个输入比特，存在2m个离开和进入状态的转变。为了描述的简单，描述底数2的配置，然而，本领域的普通技术人员将认识到，在此描述的发明构思和示例性实施例可适用于底数4的配置、底数8的配置等。图8示出从状态j到状态j+1的所有可能的转变，其中，j＝0，1，…，g-1。在图8的示例中，g＝40。码率、约束长度、状态的数量等可根据编码器和解码器的不同配置而变化。
根据示例性配置，在最高有效位(MSB)移出最后移位寄存器的同时，输入比特移位到第一移位寄存器的最低有效位(LSB)。在该配置中，仅在MSB上不同的两个状态在输入比特被移位到LSB时收敛到相同的状态。然而，不同的配置是可能的。例如，在LSB移出最后移位寄存器的同时，输入比特移位到第一移位寄存器的MSB。
参照图8，对于基于TBCC编码的PDCCH的解码，可通过一个训练区间来更新每一个可能状态的路径度量值。训练区间的长度可对应于将被编码为控制信息的输入比特的数量。训练区间可不存储残存路径信息。例如，当在开始最大似然(ML)路径查找和回溯操作之前操作训练区间时，训练区间可在没有存储残存路径信息的情况下接收软比特并执行加法-比较-选择(ACS)操作以更新路径度量值。ML路径查找操作可将通过训练区间获得的每一个可能状态的最终路径度量值用作对应的状态的初始路径度量值，并且执行加法-比较-选择操作来更新路径度量值。ML路径查找操作可通过将通过训练区间获得的每一个可能状态的最终路径度量值设置为对应的状态的最初路径度量值，来执行在训练区间中执行的计算。此外，在ML路径查找操作期间可存储残存路径信息，使得残存路径信息可在ML路径查找操作之后的回溯操作中使用。
图9是示出当训练深度等于2时维特比解码器的解码流程的示图。根据图9中示出的示例性实施例，对于基于TBCC编码的PDCCH的解码，可通过一个或多个训练区间来更新每一个可能状态的路径度量值。一个训练区间的长度可对应于编码的控制信息的输入比特的数量。包括第一训练区间的一个或多个训练区间可不存储残存路径信息。例如，当在开始ML路径查找和回溯操作之前操作两个训练区间时，第一训练区间可在没有存储残存路径信息的情况下接收软比特并执行加法-比较-选择操作以更新路径度量值。第二训练区间可将通过前一个训练区间获得的每一个可能状态的最终路径度量值用作对应的状态的初始路径度量值，并执行加法-比较-选择操作来更新路径度量值。
图10示出通过卷积解码器操作的第一训练区间中的网格图的一部分。
参照图10，为了计算步骤k+1的路径度量值，通过将步骤k的路径度量值与分支度量值相加来执行加法操作，其中，分支度量值是输入数据与步骤k和步骤k+1之间的码字之间的相关值。如图10所示，步骤k+1的状态Sc的路径度量(PM)值是能够到达步骤k+1的状态Sc的两个路径中的一个路径。从步骤k的状态Sa通过第一路径计算路径度量值。步骤k的状态Sa的路径度量值是-50，通过等式1计算的步骤k的状态Sa与步骤k+1的状态Sc之间的分支度量(BM)值是-5。
等式1
其中，ri是通过解码器接收的接收比特的卷积编码序列，并且
如果从基站发送的码字为0，则ri可具有正值。如果从基站发送的码字为1，则ri可具有负值。在该配置中，当发送的比特的比特值对应于接收比特的比特值时(例如，由发送器发送的比特和与ci对应的比特都为“0”或都为“1”)，rici具有负值。
在不同的配置中，
在该配置中，当发送的比特的比特值对应于接收比特的比特值时(例如，由发送器发送的比特和与ci对应的比特都为“0”或都为“1”时)，rici具有正值。
状态Sk的残存路径的最后步骤如等式2来定义：
等式2
其中，是训练区间的最后步骤或ML路径查找操作的最后步骤的状态Sk的PM值。最后步骤是输入到TBCC编码器的信息比特的数量(例如，图1的数量‘g’)。是在状态Sk的残存路径上的步骤j的分支度量值，I＝码率×最后步骤(例如，图1的数量‘h’)。换句话讲，I是对于给定的候选从编码器输出(或输入到维特比解码器)的TBCC编码的比特的比特数量。
第一训练区间的最后步骤的每一个状态的最终PM值是表示ri与ci之间的相关值的如等式2所示的累积的BM值。
在图10的示例中，码率为3，BM等于(r0c0+r1c1+r2c2)。从步骤k的状态Sb通过第二路径计算另一个路径度量值。步骤k的状态Sb的路径度量值是-55，通过等式1计算的步骤k的状态Sb与步骤k+1的状态Sc之间的分支度量(BM)值为5。这里，步骤k的状态Sb与步骤k+1的状态Sc之间的码值ci和步骤k的状态Sa与步骤k+1的状态Sc之间的码值ci不同。根据卷积编码器和解码器配置，预先确定所有分支的码值ci。
在所述配置中，当发送的比特的比特值对应于接收比特的比特值时(例如，由发送器发送的比特和与ci对应的比特二者都为“0”或二者都为“1”时)，rici具有负值。没有数据错误的最小PM值如等式3来确定。
等式3
如果随机数据输入(诸如基于与用于在发送器对数据进行编码的实际聚合等级不匹配的错误聚合等级而提供给维特比解码器的接收数据)或者具有错误的数据输入被解码，则包括具有正值的rici项。因此，的值大于等式4示出当一个或多个rici项为正时的值。
等式4
在PDCCH盲解码中，如果针对解码器中的解码而设置的聚合等级与在发送器中的TBCC编码中实际设置的聚合等级不匹配，则解码数据显示出随机数据特性。因此，项增大，也增大。由于该特性，可被用于确定接收的数据是否正在利用恰当的假设(诸如，用于解码的假设的聚合等级)被正确地解码。
然而，如果接收的数据的平均输入等级为低，则可具有相对较低的值。如果接收的数据的平均输入等级为高，则可具有相对较高的值。为了更准确地预测接收的数据是否正在利用恰当的假设被正确地解码，可以通过使用归一化来消除平均输入等级的影响。例如，归一化的最小PM值可如等式5来定义。
等式5
没有数据错误的归一化的最小PM值被如等式6来确定。
等式6
如果数据错误存在，则归一化的最小PM值大于-1。
此外，为了评估和比较放置在归一化的最小PM值的小数点的右边的一个或多个数字，可将缩放参数与归一化的最小PM值相乘。等式7示出使用缩放参数2n的示例。
等式7
其中，该等式中的n是确定缩放度的整数。然而，缩放参数不限于此。
在当没有数据错误存在时PM值具有最大值的另一配置中，没有数据错误的最大PM值如等式8来确定。当rici在发送的比特的比特值对应于接收的比特的比特值时(例如，通过发送器发送的比特和与ci对应的比特都是“0”或者都是“1”时)具有正值时，可设置该配置。
等式8
如果随机数据输入(诸如，基于与用于在发送器对数据进行编码的实际聚合等级不匹配的错误聚合等级而提供给维特比解码器的接收数据)或者具有错误的数据输入被解码，则包括具有负值的rici项。因此，的值小于等式9示出当一个或多个rici项例如由于错误而为负时的值。
等式9
类似地，为了更准确地预测接收的数据是否正在利用恰当的假设被正确地解码，可通过使用归一化来消除平均输入等级的影响。例如，归一化的最大PM值可如等式10定义。
等式10
没有数据错误的归一化的最大PM值被如等式11来确定。
等式11
与等式7类似，缩放参数可与等式11相乘。等式12示出当应用缩放参数时的示例。
等式12
其中，该等式中的n是确定缩放度的整数。然而，缩放参数不限于此。
图11是示出根据示例性实施例的维特比解码的提前终止处理的流程图。
在操作S1110中，维特比解码器确定开始对于给定候选的盲解码。候选可以是关于一个或多个参数(例如，聚合等级、开始CCE数量等)的具有特定假设的控制信息。在LTE系统中，候选可以是包括DCI的PDCCH。
在操作S1120中，维特比解码器可通过计算BM值和PM值来执行训练，使得网格图的最后步骤的每一个可能状态具有最终PM值。然后，维特比解码器可从网格图的最后步骤的所有可能状态的最终PM值中确定最小PM值。最小PM值可以是等式13中定义的值。
等式13
其中，q＝2v；k＝1，2，...，q；并且v是TBCC编码器中的移位寄存器的数量(参见上面参照图1定义的“v”)。
例如，可具有所有可能状态的最终PM值中的最小值。在该示例中，在确定之后，可(例如，基于等式5或等式7)确定归一化的PM值。
在操作S1130中，维特比解码器可确定归一化的PM值是否小于归一化PM阈值T。在示例中，该操作可由图6的路径度量分析器630执行。如上所述，路径度量分析器630可确定与PM相关的值是否小于用于确定维特比解码处理的提前终止的与PM相关的阈值。在图11的示例中，与PM相关的值是“归一化的PM值”，其是在完成训练区间之后从网格图的最后步骤的所有可能状态的最终PM值中确定的最小PM值的归一化值。与PM相关的阈值是图11的示例中的归一化的PM阈值T。如果归一化的PM值不小于归一化的PM阈值T，则维特比解码器终止当前候选的解码并开始对下一候选进行盲解码(操作S1170)。
如果归一化的PM值小于归一化的PM阈值T，则如果多于一个训练被配置为被执行，那么维特比解码器保持在训练操作中(操作S1140)。在操作S1140中，维特比解码器可通过将每一个状态的最终PM值分别设置为对应状态的初始PM值来进一步执行训练操作。在完成操作S1140之后，由维特比解码器执行操作S1150。可选地，如果在维特比解码器的解码处理中针对每一个候选仅配置一个训练区间，则可以省略操作S1140，并且在操作S1150中，维特比解码器可通过将每一个状态的最终PM值分别设置为对应状态的初始PM值来执行ML路径查找和回溯操作。在操作S1160中，执行CRC校验以验证当前候选的解码。然后，针对下一个候选执行操作S1170。换句话讲，针对下一个候选重复操作S1110至S1170。
在另一示例中，如果不执行归一化，则可将最小PM值与没有归一化的PM阈值进行比较。在这种情况下，最小PM值可以是与PM相关的值，没有归一化的PM阈值可以是与PM相关的阈值。
图12是示出当在维特比解码器中配置两个训练时的图11的处理的示图。如图12所示，在完成一个训练区间之后，将归一化的PM值与归一化的PM阈值T进行比较(操作S1130)。基于所述比较，可确定当前候选的维特比解码的提前终止。如果没有决定提前终止，则对当前候选执行剩余的训练、ML路径查找和回溯操作。除了非常情况之外，因为在一个训练区间之后的最终PM值指示接收比特的特性和具有错误地假设的参数的接收比特的随机特性(例如，针对PDCCH候选的不正确地假设的聚合等级)，所以在一个训练区间之后计算的归一化的PM值是如图14和图15所示的用于确定提前终止的可靠参数。如果对大多数错误候选执行提前终止，则对于错误候选可省略进一步训练、ML路径查找和回溯操作。如果适当地设置与PM相关的阈值T，则可显著减少维特比解码器的总体解码时间，并且可显著减少用于解码的功耗。此外，已经计算了最终PM值，最小PM值的决定和阈值比较操作的添加不会显著增加处理过载。
归一化的PM阈值T的确定
等式4和等式5提出：是接收的比特ri与最佳路径的码字ci之间的相关值。在图12的示例中，解码失败率随着的值从-1增加到1而增加。例如，如果接收的比特特性显示：如果错误率为5％或更少则输入符号错误可被校正，则大于5％的错误将可能导致在CRC校验之后的解码失败。因此，在一次训练之后的进一步解码操作将浪费时间和其他资源。具体地，根据等式4，具有5％错误率的可被表示为
因此，为了在5％或更多错误时执行维特比解码器的提前终止，将要与比较的归一化的PM阈值T可被设置为-0.9(没有缩放)或-0.9×2n(具有缩放参数2n)。
如果针对当多于p％错误时的提前终止来设置归一化的PM阈值T，则归一化的PM阈值T可被设置为(没有缩放)或(具有缩放参数2n)。然而，缩放参数不限于此。此外，考虑到接收的数据的纠错特性和余量，归一化的PM阈值T可通过加上偏移(正值)(例如，或)而大于或
图13示出针对两个不同的归一化的PM阈值设置的丢弃的候选的比率。
在图13的仿真中，已经以聚合等级1对PDCCH进行编码，并且针对错误率2％阈值和错误率10％阈值分别执行盲解码处理。在图13中，“MOD_STOP_x”指示用于提前终止的归一化PM阈值T以(x×100)％符号错误率被设置。当用于提前终止的归一化的PM阈值T以2％符号错误率被设置时，约80％的盲解码候选已通过维特比解码的提前终止而被丢弃。
图14示出图13的仿真的FER性能。
在图14中，两个归一化的PM阈值没有显著地劣化维特比解码处理。因此，可在FER没有显著改变的同时通过提前终止来实现解码速度和功率降低。换句话讲，如果在PDCCH解码中适当地设置归一化的PM阈值，则可在没有显著地影响FER的情况下实现解码效率。
图15是示出根据另一个示例性实施例的当在维特比解码器中配置两个训练时的图11的处理的示图。
如图15所示，在完成一个训练区间之后，将归一化的PM值与归一化的PM阈值T进行比较(操作S1530)。在图15的示例中，可基于等式10或等式12来确定归一化的PM值。在该示例中，PM值在没有数据错误存在时具有最大值，根据等式8确定没有数据错误的最大PM值。当rici在发送的比特的比特值对应于接收比特的比特值时(例如，由发送器发送的比特和对应于ci的比特二者都为“0”或二者都为“1”时)具有正值时，可设置该配置。此外，可通过等式14确定网格图的最后步骤的最大PM值。
等式14
其中，q＝2v；k＝1，2，…，q；v是TBCC编码器中的移位寄存器的数量(参见上面参照图1定义的v)。可基于等式10确定归一化的PM值
基于操作S1530的比较，可确定当前候选的维特比解码的提前终止。如果没有决定提前终止，则对当前候选执行剩余训练、ML路径查找和回溯操作。
在图15的示例中，如果针对当多于p％错误时的提前终止来设置归一化的PM阈值T，则可将归一化的PM阈值T设置为(没有缩放)或(具有缩放参数2n)。然而，缩放参数不限于此。此外，考虑到接收的数据的纠错特性和余量，可将偏移(负值)添加到归一化的PM阈值T。
根据示例性实施例，与PM相关的阈值可被动态控制。在示例中，如果在子帧中确定多于一半的候选是错误候选，则可控制与PM相关的阈值以使得对剩余的候选执行较少的提前终止。此外，可通过比较与PM相关的值和对应的候选的有效性来评估与PM相关的阈值。例如，可在每一个无线帧内的特定的子帧中周期性地执行这样的评估。在特定的子帧内，可不执行提前终止，以精确地评估与PM相关的阈值。
图16示出根据示例性实施例的在由卷积解码器执行的训练区间中的网格图的一部分。
参照图16，步骤Klast可以是第一训练区间的最后步骤。在图16中，在可能的状态中，状态Sc具有最小PM值
对于具有最小PM值的状态Sc，可计算在步骤Klast达到状态Sc的最后路径的路径度量值之间的差。更具体地，在图16中，通过将路径度量值PM1＝(-55+10)＝-45和路径度量值PM2＝(-70-10)＝-80进行比较，在从步骤Klast-1的状态Sb到步骤Klast的状态Sc的路径与从步骤Klast-1的状态Sd到步骤Klast的状态Sc的路径之间确定到步骤Klast的状态Sc的残存路径。由于-80小于-45，所以从步骤Klast-1的状态Sd到步骤Klast的状态Sc的路径被确定为到步骤Klast的状态Sc的残存路径的最后分支。可将在步骤Klast具有最小PM值的状态的PM差θ(|PM1-PM2|)与PM差阈值Tθ进行比较，来确定维特比解码的提前终止。在该配置中，可将在步骤Klast具有最小PM值的状态的PM差θ与PM差阈值Tθ分别用作与PM相关的值和与PM相关的阈值。如果PM差小于PM差阈值Tθ(或者，在另一个示例中，小于等于Tθ)，则由于PM1与PM2之间的较小的差可导致CRC校验之后的解码失败，所以维特比解码器可确定维特比解码处理的提前终止。
在另一示例中，在步骤Klast具有下一最小PM值的状态的PM差异θ2也可与第二PM差阈值Tθ2进行比较。如果两个PM差分别小于PM差阈值Tθ和第二PM差阈值Tθ2，则可确定维特比解码的提前终止。此外，在确定维特比解码的提前终止中，可考虑多于两个的PM差。例如，最终PM值从最小值开始排序，并且可选择具有四个最低的最终PM值的四个状态。然后，可针对具有四个最低的最终PM值的四个状态计算PM差，并且可将计算的PM差中的每一个PM差与对应的PM差阈值分别进行比较，以确定维特比解码的提前终止。
图17是示出根据一个或多个示例性实施例的包括应用处理器的移动站的框图。例如，应用处理器可以是SoC。
参照图17，移动站1000包括应用处理器1100、外部存储器1200、存储器1300、显示器1500和用户接口1600。
应用处理器1100可控制外部存储器1200、存储器1300、显示器1500和用户接口1600的整体操作。根据一个或多个示例性实施例，应用处理器1100可被设置为SoC。应用处理器1100包括连接到天线的射频通信(RFC)模块1110。在另一示例中，RFC模块1110可被配置为通过通信接口(例如，总线连接)连接到应用处理器1100的单独的移动通信调制解调器芯片。
外部存储器1200可存储由应用处理器1100处理的数据和通过用户接口1600输入的数据。外部存储器1200可包括静态随机存取存储器(SRAM)、磁阻随机存取存储器(MRAM)、嵌入式动态RAM(嵌入式DRAM)等中的至少一个；然而，外部存储器1200的多个方面不限于此。
存储器1300可以是易失性存储器和非易失性存储器中的至少一个，非易失性存储器包括不管通电/断电条件而保持存储的数据的各种类型的存储器。例如，存储器1300包括诸如以下各种类型的装置中的至少一个：闪存、硬盘、只读存储器(ROM)、可编程ROM(PROM)、电可编程ROM(EPROM)、电可擦除可编程ROM(EEPROM)、相变RAM(PRAM)、磁性RAM(MRAM)、电阻式RAM(RRAM)、铁电RAM(FRAM)。存储器1300可以响应于应用处理器1100的控制而操作。
根据应用处理器1100的控制，显示器1500显示在移动站1000中处理的信息。应用处理器(AP)1100中的多个IP块中的一个可被设置为连接到显示器1500的显示控制器。
用户接口1600检测用于控制移动站1000的操作的用户输入，并且生成对应的输入数据。用户接口1600可包括检测来自用户的命令或信息的输入装置(诸如，键盘、鼠标、手指扫描传感器、圆顶开关、触摸板、滚轮等)。
RFC模块1110可包括遵守例如IEEE 802.11的无线局域网(WLAN)通信模块和遵守例如LTE、LTE-A等的蜂窝移动通信模块中的至少一个。
虽然已经在此描述了某些示例性实施例和实施方式，但是其他实施例和修改从该描述将是清楚的。因此，本发明构思不限于这样的实施例，而是限于提出的权利要求以及各种明显的修改和等同布置的更宽的范围。

Claims (20)

1.一种计算设备，包括：
维特比解码器，被配置为对咬尾卷积码编码的数据进行解码，
其中，维特比解码器被配置为：
接收通过咬尾卷积码编码的数据；
选择候选以启动训练区间；
确定在训练区间的最后步骤的可能状态的最终路径度量值；
基于可能状态的最终路径度量值，来确定与路径度量相关的值；
基于与路径度量相关的值，来确定针对候选的解码的提前终止。
2.根据权利要求1所述的计算设备，其中：
与路径度量相关的值是从可能状态的最终路径度量值之中选择的最小路径度量值或最大路径度量值；
其中，维特比解码器还被配置为：
将与路径度量相关的值和与路径度量相关的阈值进行比较；
基于所述比较，确定提前终止。
3.根据权利要求1所述的计算设备，其中，维特比解码器还被配置为：
从可能状态的最终路径度量值之中确定最小路径度量值；
通过最小路径度量值的归一化，来确定与路径度量相关的值；
将与路径度量相关的值与归一化的路径度量阈值进行比较；
响应于与路径度量相关的值大于归一化的路径度量阈值，确定提前终止。
4.根据权利要求3所述的计算设备，其中，归一化的路径度量阈值基于符号错误率来确定。
5.根据权利要求1所述的计算设备，其中，维特比解码器还被配置为：
从可能状态的最终路径度量值之中确定最大路径度量值；
通过最大路径度量值的归一化，来确定与路径度量相关的值；
将与路径度量相关的值与归一化的路径度量阈值进行比较；
响应于与路径度量相关的值小于归一化的路径度量阈值，确定提前终止。
6.根据权利要求1所述的计算设备，其中，维特比解码器还被配置为：
从可能状态的最终路径度量值之中确定最小路径度量值；
确定在最后步骤提供最小路径度量值的可能状态的路径度量差；
将路径度量差与路径度量差阈值进行比较；
响应于路径度量差小于路径度量差阈值，确定提前终止。
7.根据权利要求1所述的计算设备，其中，响应于确定不执行提前终止，维特比解码器还被配置为：
在下一个训练区间中或在最大似然路径查找操作中，将可能状态的最终路径度量值分别设置为对应的可能状态的初始路径度量值；
确定最大似然路径查找操作中的残存路径；
基于与残存路径相关联的数据比特，来执行16比特循环冗余校验；
基于16比特循环冗余校验，确定候选是否是正确的候选。
8.根据权利要求1所述的计算设备，其中，响应于确定执行提前终止，维特比解码器还被配置为：
停止针对候选的解码；
针对下一个候选启动训练区间。
9.根据权利要求1所述的计算设备，其中：
咬尾卷积码编码的数据对应于包括下行链路控制信息的物理下行链路控制信道；
维特比解码器被配置为针对聚合等级1、聚合等级2、聚合等级4和聚合等级8中的至少一个对多个候选执行盲解码。
10.一种在解码器中控制咬尾卷积码编码的数据的解码处理的方法，所述解码器被配置为对咬尾卷积码编码的数据进行解码，所述方法包括：
在卷积解码器，接收通过咬尾卷积码编码的数据；
选择候选以启动训练区间；
确定在训练区间的最后步骤的可能状态的最终路径度量值；
基于可能状态的最终路径度量值，来确定与路径度量相关的值；
基于与路径度量相关的值，来确定针对候选的解码的提前终止。
11.一种用于对咬尾卷积码编码的数据进行解码的解码器，所述解码器包括：
接收器，用于接收通过咬尾卷积码编码的数据；
分支度量处理器，用于确定分支度量；
路径度量处理器，用于确定在训练区间的最后步骤的可能状态的最终路径度量值；
路径度量分析器，用于：
基于可能状态的最终路径度量值，来确定与路径度量相关的值；
基于与路径度量相关的值和与路径度量相关的阈值，来确定针对候选的解码的提前终止。
12.根据权利要求11所述的解码器，其中，
与路径度量相关的值是从可能状态的最终路径度量值之中选择的最小路径度量值或最大路径度量值；
路径度量分析器被配置为：
将与路径度量相关的值和与路径度量相关的阈值进行比较；
基于所述比较，来确定提前终止。
13.根据权利要求11所述的解码器，其中，路径度量分析器还被配置为：
从可能状态的最终路径度量值之中，确定最小路径度量值；
通过最小路径度量值的归一化，来确定与路径度量相关的值；
将与路径度量相关的值和与路径度量相关的阈值进行比较；
当与路径度量相关的值大于与路径度量相关的阈值时，确定提前终止。
14.根据权利要求13所述的解码器，其中，与路径度量相关的阈值基于符号错误率来确定，符号错误率在0.001％到50％的范围内。
15.根据权利要求11所述的解码器，其中，路径度量分析器还被配置为：
从可能状态的最终路径度量值中，确定最大路径度量值；
通过最大路径度量值的归一化，来确定与路径度量相关的值；
将与路径度量相关的值和与路径度量相关的阈值进行比较；
响应于与路径度量相关的值小于与路径度量相关的阈值，确定提前终止。
16.根据权利要求11所述的解码器，其中，路径度量分析器还被配置为：
从可能状态的最终路径度量值之中，确定最小路径度量值；
确定在最后步骤提供最小路径度量值的可能状态的路径度量差；
将路径度量差与路径度量相关的阈值进行比较；
响应于路径度量差小于路径度量相关的阈值，确定提前终止。
17.根据权利要求11所述的解码器，其中，响应于确定不执行提前终止，解码器被配置为：
在下一个训练区间中或在最大似然路径查找操作中，将可能状态的最终路径度量值分别设置为对应的可能状态的初始路径度量值；
确定在最大似然路径查找操作中的残存路径；
基于与残存路径相关联的数据比特，来执行16比特循环冗余校验；
基于16比特循环冗余校验，来确定候选是否是正确的候选。
18.根据权利要求11所述的解码器，其中，响应于确定执行提前终止，解码器被配置为：
停止针对候选的解码；
针对下一个候选启动训练区间。
19.根据权利要求11所述的解码器，其中，
咬尾卷积码编码的数据对应于包括下行链路控制信息的物理下行链路控制信道；
解码器被配置为针对聚合等级1、聚合等级2、聚合等级4和聚合等级8中的至少一个对多个候选执行盲解码。
20.一种移动装置，包括：
显示器；
移动通信调制解调器，包括被配置为对咬尾卷积码编码的数据进行解码的维特比解码器；
存储器，结合到移动通信调制解调器；
无线天线，结合到移动通信调制解调器，无线天线被配置为接收物理下行链路控制信道，
其中，维特比解码器被配置为：
接收通过咬尾卷积码编码的数据；
选择候选以启动训练区间；
确定在训练区间的最后步骤的可能状态的最终路径度量值；
基于可能状态的最终路径度量值，来确定与路径度量相关的值；
基于与路径度量相关的值，来确定针对候选的解码的提前终止。
CN201710022738.1A 2016-07-22 2017-01-12 控制解码处理的方法、计算设备及移动装置 Active CN107645297B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0093644 2016-07-22
KR1020160093644A KR102547476B1 (ko) 2016-07-22 2016-07-22 경로 메트릭 값 기반의 디코딩 프로세스 제어 방법, 연산 장치 및 모바일 장치

Publications (2)

Publication Number Publication Date
CN107645297A true CN107645297A (zh) 2018-01-30
CN107645297B CN107645297B (zh) 2023-08-22

Family

ID=60988954

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710022738.1A Active CN107645297B (zh) 2016-07-22 2017-01-12 控制解码处理的方法、计算设备及移动装置

Country Status (3)

Country Link
US (1) US10439652B2 (zh)
KR (1) KR102547476B1 (zh)
CN (1) CN107645297B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200107972A (ko) 2018-01-16 2020-09-16 레노보 (싱가포르) 피티이. 엘티디. 리소스들 근방의 데이터 전송의 레이트-매칭
US10778259B2 (en) * 2018-11-28 2020-09-15 Samsung Electronics Co., Ltd. Wireless communication device and method of operating the same
US10992323B2 (en) 2019-02-01 2021-04-27 Micron Technology, Inc. Early decoding termination for a memory sub-system
EP4128542A1 (en) * 2020-03-23 2023-02-08 Telefonaktiebolaget Lm Ericsson (Publ) Accelerating bit error correction in layered ldpc decoding
CN114531161B (zh) * 2022-02-23 2023-04-28 电子科技大学 一种多模列表维特比实现方法及译码器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101047472A (zh) * 2006-03-31 2007-10-03 世意法（北京）半导体研发有限责任公司 使用搜索深度维特比算法对咬尾卷积码的解码方法
US20090103659A1 (en) * 2007-10-23 2009-04-23 Telefonaktiebolaget Lm Ericsson (Publ) Reduced-complexity decoding algorithms for tail-biting convolutional codes
CN102891690A (zh) * 2011-07-19 2013-01-23 上海无线通信研究中心 一种咬尾卷积码译码方法
US20160036465A1 (en) * 2014-07-29 2016-02-04 Intel IP Corporation Decoder and method for decoding an encoded sequence of bits
CN105356893A (zh) * 2015-11-24 2016-02-24 中国科学院计算技术研究所 一种尾码可配置的Viterbi解码方法及解码器

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3154679B2 (ja) 1996-10-18 2001-04-09 三菱電機株式会社 連接符号の誤り訂正復号装置及び復号方法
EP1603265A3 (en) 2004-06-02 2008-06-25 Samsung Electronics Co., Ltd. Apparatus and method for detecting a time division multiplexing frame in a mobile communication system
KR100630168B1 (ko) 2004-08-09 2006-09-29 삼성전자주식회사 이동통신 시스템에서 비터비 디코더의 공유 방법 및 장치
US20090285323A1 (en) * 2008-05-15 2009-11-19 Sundberg Carl-Erik W Adaptive soft output m-algorithm receiver structures
US8185811B2 (en) 2007-08-17 2012-05-22 Kan Ling Capital, L.L.C. Robust joint erasure marking viterbi algorithm decoder
US20090089648A1 (en) 2007-10-01 2009-04-02 The Hong Kong University Of Science And Technology Low power viterbi decoder using scarce state transition and path pruning
US8238475B2 (en) 2007-10-30 2012-08-07 Qualcomm Incorporated Methods and systems for PDCCH blind decoding in mobile communications
US8325840B2 (en) * 2008-02-25 2012-12-04 Ntt Docomo, Inc. Tree position adaptive soft output M-algorithm receiver structures
US20110167323A1 (en) 2010-01-07 2011-07-07 Mediatek Inc. Error-Correcting Apparatus and Method Thereof
US8433975B2 (en) 2010-08-13 2013-04-30 Nxp B.V. Bitwise reliability indicators from survivor bits in Viterbi decoders
TW201233070A (en) 2011-01-26 2012-08-01 Ind Tech Res Inst Pre-decoded tail-biting convolutional decoder and decoding method thereof
EP2717477B1 (en) 2011-05-27 2016-12-21 Shanghai Research Center For Wireless Communications Channel decoding method and decoder for tail-biting codes
US9564920B2 (en) * 2012-02-23 2017-02-07 Qualcomm Incorporated Method and apparatus for mitigation of false packet decodes due to early decoding
MX350054B (es) 2013-05-03 2017-08-23 Ibiquity Digital Corp Decodificación de correción de error hacia adelante iterativa para sistemas de radiodifusion fm en canal dentro de banda.
KR102375951B1 (ko) * 2015-07-29 2022-03-17 삼성전자주식회사 오류 감소를 위한 디코딩 장치 및 방법
US9686783B1 (en) * 2015-11-11 2017-06-20 Mbit Wireless, Inc. Method and apparatus for PDCCH detection

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101047472A (zh) * 2006-03-31 2007-10-03 世意法（北京）半导体研发有限责任公司 使用搜索深度维特比算法对咬尾卷积码的解码方法
US20090103659A1 (en) * 2007-10-23 2009-04-23 Telefonaktiebolaget Lm Ericsson (Publ) Reduced-complexity decoding algorithms for tail-biting convolutional codes
CN102891690A (zh) * 2011-07-19 2013-01-23 上海无线通信研究中心 一种咬尾卷积码译码方法
US20160036465A1 (en) * 2014-07-29 2016-02-04 Intel IP Corporation Decoder and method for decoding an encoded sequence of bits
CN105356893A (zh) * 2015-11-24 2016-02-24 中国科学院计算技术研究所 一种尾码可配置的Viterbi解码方法及解码器

Also Published As

Publication number Publication date
KR20180010849A (ko) 2018-01-31
US20180026662A1 (en) 2018-01-25
KR102547476B1 (ko) 2023-06-27
CN107645297B (zh) 2023-08-22
US10439652B2 (en) 2019-10-08

Similar Documents

Publication Publication Date Title
US10917112B2 (en) Apparatus and methods for error detection coding
CN107645297A (zh) 控制解码处理的方法、计算设备及移动装置
CN109478953B (zh) 用极化码进行盲检测的方法及系统
US20190260507A1 (en) Error detection in wireless communications using sectional redundancy check information
CN107667495B (zh) 用于解码消息的方法和装置
CN109716692A (zh) 用于并行极化码编码/解码的方法和设备
CN102624404B (zh) 一种咬尾卷积码译码校验方法及装置
KR102662470B1 (ko) 조기 종료를 위해 극성 코드에서 분산 crc를 인터리빙하는 시스템 및 방법
US8201031B2 (en) System and method for removing PDCCH detection errors in a telecommunications network
CN108574561A (zh) 极化码编码的方法和装置
CN103117753A (zh) 去尾回旋码的解码器及解码方法
CN110402553A (zh) 用于多级控制信息的编码技术
WO2012013211A1 (en) Decoding technique for tail-biting codes
CN105763286A (zh) 一种识别误检控制信息的方法及装置
US10581464B2 (en) Encoder device, decoder device, and methods thereof
CN112202530B (zh) 信道盲检测方法和装置以及通信装置和存储介质
CN114073024B (zh) 极性码的卷积预编码和解码
CN109314528A (zh) 极性码逐位取消列表解码
US8396031B2 (en) Method for allocating, by a telecommunication device, at least a channel element of a group of channel elements of a channel resource to a destination
WO2017016393A1 (zh) 一种无线通信方法和设备
US11128313B2 (en) Apparatus and method for decoding signal in wireless communication system
US9154238B2 (en) Methods and apparatus for reducing interference effect on data transmitted over a communication channel
CN111490797B (zh) 编码方法、装置及设备
TW202337163A (zh) 解碼方法和使用者設備
TWI491178B (zh) 去尾迴旋碼之解碼器及解碼方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant