CN108574561A - 极化码编码的方法和装置 - Google Patents

极化码编码的方法和装置 Download PDF

Info

Publication number
CN108574561A
CN108574561A CN201710150443.2A CN201710150443A CN108574561A CN 108574561 A CN108574561 A CN 108574561A CN 201710150443 A CN201710150443 A CN 201710150443A CN 108574561 A CN108574561 A CN 108574561A
Authority
CN
China
Prior art keywords
segmentation
segmented
upper level
information bit
sequence
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710150443.2A
Other languages
English (en)
Other versions
CN108574561B (zh
Inventor
皇甫幼睿
张公正
张朝龙
李榕
王俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Huawei Technologies Co Ltd
Original Assignee
Huawei Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Huawei Technologies Co Ltd filed Critical Huawei Technologies Co Ltd
Priority to CN201710150443.2A priority Critical patent/CN108574561B/zh
Priority to PCT/CN2018/078743 priority patent/WO2018166423A1/zh
Priority to EP18767786.9A priority patent/EP3584972A4/en
Publication of CN108574561A publication Critical patent/CN108574561A/zh
Priority to US16/569,301 priority patent/US11088709B2/en
Application granted granted Critical
Publication of CN108574561B publication Critical patent/CN108574561B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0057—Block codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/13—Linear codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/09—Error detection only, e.g. using cyclic redundancy check [CRC] codes or single parity bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/37—Decoding methods or techniques, not specific to the particular type of coding provided for in groups H03M13/03 - H03M13/35
    • H03M13/39—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes
    • H03M13/3944—Sequence estimation, i.e. using statistical methods for the reconstruction of the original codes for block codes, especially trellis or lattice decoding thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0061—Error detection codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level
    • H04L69/322—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions
    • H04L69/324—Intralayer communication protocols among peer entities or protocol data unit [PDU] definitions in the data link layer [OSI layer 2], e.g. HDLC
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/63—Joint error correction and other techniques
    • H03M13/635—Error control coding in combination with rate matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0064—Concatenated codes
    • H04L1/0066—Parallel concatenated codes

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Error Detection And Correction (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

本发明实施例提供了一种极化码编码方法和装置。该方法包括：获取基础序列，该基础序列为按照可靠度由高到低或者由低到高对极化信道的序号进行排序形成的序列,该基础序列的长度L1。根据接收设备支持的最大编码长度L2，确定比特数为K的信息比特序列编码后长度N的分段数M；根据该基础序列，对该M个分段进行Polar码编码。本发明实施例的极化码编码方法，使得编码设备在进行Polar码的构造时，只需要知道个数为min(N/M，L1)的极化信道的可靠度排序即可。能够有效减少嵌套序列的存储开销，并且，降低在线计算的复杂度。

Description

极化码编码的方法和装置
技术领域
本发明实施例涉及通信领域，并且更具体地，涉及极化码编码的方法和装置。
背景技术
极化(Polar)码是近年提出的高性能信道编码方案，具有高性能、较低复杂度，速率匹配方式灵活的特点，目前已经成为第三代伙伴计划协议(3rd GenerationPartnership Project，3GPP)新空口(New radio，NR)控制信息的编码方式。
Polar码是一种线性块码，其生成矩阵为GN,其编码过程为其中是Polar的母码，长度为N，是一个二进制的行矢量，其元素为母码码字，是一个二进制的行矢量，长度为N(即码长)；GN是一个N×N的矩阵，且码长N＝2n，n≥1。定义为log2N个矩阵F2的克罗内克(Kronecker)乘积。
其中，
Polar码的编码过程中，中的一部分比特用来携带信息，称为信息比特集合，这些比特的索引的集合记作另外的一部分比特设置为收发端预先约定的固定值，称之为固定比特集合或冻结比特集合(frozen bits)，其索引的集合用的补集表示。Polar码的编码过程相当于：这里，GN(A)是GN中由集合中的索引对应的那些行得到的子矩阵，GN(AC)是GN中由集合中的索引对应的那些行得到的子矩阵。为中的信息比特集合，数量为K；为中的固定比特集合，其数量为(N-K)，是已知比特。这些固定比特通常被设置为0，但是只要收发端预先约定，固定比特可以被任意设置。
从而，Polar码的编码输出可简化为：这里为中的信息比特集合，为长度K的行矢量，即·表示集合中元素的个数，K为信息块大小，是矩阵GN中由集合中的索引对应的那些行得到的子矩阵，是一个K×N的矩阵。
Polar码的构造过程即集合的选取过程，决定了Polar码的性能。Polar码的构造过程通常是，根据母码码长N确定共存在N个极化信道，分别对应编码矩阵的N个行，计算极化信道可靠度，将可靠度较高的前K个极化信道的索引作为集合的元素，剩余(N-K)个极化信道对应的索引作为固定比特的索引集合的元素。集合决定了信息比特的位置，集合决定了固定比特的位置。
因此，在Polar码的构造过程中，需要存储母码码长N的嵌套(nested)序列，造成存储开销大，在线计算过程复杂度等问题。
发明内容
本发明实施例提供了一种极化码编码方法和装置，能够有效减少嵌套序列的存储开销，降低在线计算的复杂度。
第一方面，提供了一种极化码编码方法，所述方法包括：
获取基础序列，所述基础序列为按照可靠度由高到低或者由低到高对极化信道的序号进行排序形成的序列，所述基础序列的长度为L1。
根据所述基础序列和接收设备支持的最大编码长度L2，确定比特数为K，编码后长度为N的信息比特序列的M个分段。
对所述M个分段分别以第一编码方式进行编码，得到编码后的M个分段。
对所述编码后的M个分段进行Polar码编码。
本发明实施例中，编码设备在进行Polar码的构造时，只需要知道个数为N/M的极化信道的可靠度即可。能够有效减少嵌套序列的存储开销，并且，降低在线计算的复杂度。
可选地，所述确定比特数为K，编码后长度为N的信息比特序列的M个分段，包括：
根据接收设备支持的最大编码长度L2，确定比特数为K，编码后长度为N的信息比特序列的分段数M；得到所述M个分段中每个分段的待发送信息，所述待发送信息包括信息比特和循环冗余校验CRC比特；根据所述基础序列和所述每个分段的待发送信息，设置相应分段的值。
在一些可能的实现方式中，所述得到信息比特序列的M个分段的待发送信息，包括：对所述信息比特序列按照如下方式进行逐级分段，直到得到所述M个分段：
根据上一级分段的码率和上一级分段的信息比特，确定所述上一级分段的两个下一级分段，所述下一级分段对应的编码长度为所述上一级分段对应的编码长度的一半。
在所述M个分段中，根据每个分段中的信息比特分别添加对应的循环冗余校验CRC码，得到所述M个分段中每个分段的待发送信息。
本发明实施例中，编码设备在对每个分段进行Polar构造时，会在级联CRC的同时，增加校验冻结比特，融合了PC Polar编码和CA Polar编码的方案，减少了每个分段中CRC个数，同时，具备早停的功能，达到较优的性能和校验能力。
可选地，在所述M小于或者等于N/L1时，所述方法还包括：
对所述M个分段按照如下方式进行逐级分段，直到得到所述N/L1个分段：
根据上一级分段的码率和上一级分段的信息比特，确定所述上一级分段的两个下一级分段，所述下一级分段对应的编码长度为所述上一级分段对应的编码长度的一半，以便根据所述基础序列和所述每个分段的待发送信息，设置相应分段的值。
在一些可能的实现方式中，在对所述信息比特序列进行逐级分段之前，所述方法还包括：
获取所述信息比特序列的循环冗余校验CRC码，所述CRC码的长度为J′；根据所述信息比特序列对应的编码长度N、所述K以及所述J′，计算所述信息比特序列的码率R。
更具体地，所述根据上一级分段的码率和上一级分段的信息比特，确定所述上一级分段的两个下一级分段，包括：
根据上一级分段的码率R上和上一级分段的信息比特数K上确定，第一下一级分段的码率R下1；根据所述R下1，确定第二下一级分段的码率R下2、所述第一下一级分段的信息比特数K下1以及所述第二下一级分段的信息比特数K下2。
其中，K下1＝R下1N上/2，K下2＝K上-K下1，所述N上为所述上一级分段对应的编码长度。
可选地，所述M等于所述N/L2，所述得到信息比特序列的M个分段的待发送信息，包括：
对所述信息比特序列按照如下方式进行逐级分段，直到得到M个分段：
根据上一级分段的信息比特和所述上一级分段的交织表，确定所述上一级分段的两个下一级分段的信息比特，所述下一级分段对应的编码长度为所述上一级分段对应的编码长度的一半，所述上一级分段的交织表为按照可靠度由高到低或者由低到高对下一级分段的极化信道进行排序形成的序列，所述上一级分段的交织表中极化信道的总数与所述上一级分段对应的编码长度相等；
在所述M个分段中，根据每个分段中的信息比特分别添加对应的循环冗余校验CRC码，得到所述M个分段中每个分段的待发送信息。
可选地，在所述M小于等于所述N/L1时，所述方法还包括：
对所述M个分段按照如下方式进行逐级分段，直到得到N/L1个分段：
根据上一级分段的信息比特和所述上一级分段至下一级分段的交织表，确定所述上一级分段的两个下一级分段的信息比特，所述下一级分段对应的编码长度为所述上一级分段对应的编码长度的一半，所述上一级分段的交织表为按照可靠度由高到低或者由低到高对下一级分段的极化信道进行排序形成的序列，所述上一级分段的交织表中极化信道的总数与所述上一级分段对应的编码长度相等，以便根据所述基础序列和所述每个分段的待发送信息，设置相应分段的值。
具体地，所述根据上一级分段的信息比特和所述上一级分段至下一级分段的交织表，确定所述上一级分段的两个下一级分段的信息比特，包括：
根据所述上一级的交织表中的序列数值，按照可靠度由高到低，将所述信息比特序列交替分配给所述上一级分段的两个下一级分段。
在一些可能的实现方式中，所述根据所述基础序列，对所述M个分段进行Polar码编码，包括：
根据所述M个分段中每个分段的待发送信息数，在所述基础序列中由高到低依次选择极化信道的位置放置待发送信息；在所述M个分段中的每个分段添加冻结比特和校验冻结比特。
在一些可能的实现方式中，所述获取基础序列，包括：
获取所述多个极化信道的可靠度；按照可靠度从低到高或从高到低的顺序，对所述多个极化信道的序号进行排序，生成所述基础序列。
在一些可能的实现方式中，所述第一编码方式包括以下编码方式中的至少一项：
极化Polar码、低密度奇偶校验LDPC码、咬尾卷积TBCC码，以及并行级联卷积Turbo码。
在一些可能的实现方式中，在所述第一编码方式为Polar码编码方式时，所述N为2的正整数幂；在所述第一编码方式不是Polar码编码方式时，所述N为正整数。
第二方面，提供了一种Polar码编码的装置，所述装置包括：
获取单元，用于获取基础序列，所述基础序列为按照可靠度由高到低或者由低到高对极化信道的序号进行排序形成的序列，所述基础序列的长度为L1；
处理单元，所述处理单元用于：
根据所述基础序列和接收设备支持的最大编码长度L2，确定比特数为K，编码后长度为N的信息比特序列的M个分段；
对所述M个分段分别以第一编码方式进行编码，得到编码后的M个分段；
对所述编码后的M个分段进行Polar码编码。
第三方面，提供了一种实体装置，所述实体装置包括：
收发器，用于获取基础序列，所述基础序列为按照可靠度由高到低或者由低到高对极化信道的序号进行排序形成的序列，所述基础序列的长度为L1；
处理器，所述处理器用于：
根据接收设备支持的最大编码长度L2，确定比特数为K，编码后长度为N的信息比特序列的M个分段；
根据所述基础序列，对所述M个分段分别以第一编码方式进行编码，得到编码后的M个分段；
对所述编码后的M个分段进行Polar码编码。
第四方面，提供了一种计算机可读存储介质，所述计算机可读存储介质存储有程序，所述程序使得网络设备执行第一方面或第一方面的任一种可能的实现方式中的方法。
第五方面，提供了一种包含指令的计算机程序产品，当其在计算机上运行时，使得计算机执行上述各方面所述的方法。
附图说明
图1是根据本发明实施例的CA Polar码的构造示图。
图2是根据本发明实施例的PC Polar码的构造示图。
图3是根据本发明实施例的Polar码分段的示意图。
图4是根据本发明实施例的Polar码分段的另一示意图。
图5是根据本发明实施例的基础序列的示意性结构图。
图6是根据本发明实施例的Polar码编码的方法的示意性流程图。
图7是根据本发明实施例的基于交织表的信息比特分段的方法的示意图。
图8是本发明实施例的Polar码构造示图。
图9为本发明实施例的装置的逻辑结构图。
图10为本发明实施例的装置的实体结构图。
具体实施方式
下面将结合附图，对本发明实施例中的技术方案进行描述。
本发明实施例的技术方案可以应用于各种通信系统。例如，全球移动通讯(GlobalSystem of Mobile communication，GSM)系统、码分多址(Code Division MultipleAccess，CDMA)系统、宽带码分多址(Wideband Code Division Multiple Access，WCDMA)系统、通用分组无线业务(General Packet Radio Service，GPRS)、5G通信系统、长期演进(Long Term Evolution，LTE)、LTE频分双工(Frequency Division Duplex，FDD)系统、LTE时分双工(Time Division Duplex，TDD)、通用移动通信系统(Universal MobileTelecommunication System，UMTS)以及下一代5G移动通信系统的三大应用场景增强移动宽带(enhanced Mobile Broadband，eMBB)，超可靠低延时通信(Ultra Reliable LowLatency Communications，URLLC)和大规模物联网通信(massive Machine TypeCommunications，mMTC)。
其中，网络设备可以是基站或者具有基站功能的网络侧设备。例如，网络设备可以是GSM系统或CDMA中的基站(Base Transceiver Station，BTS)，也可以是WCDMA系统中的基站(NodeB，NB)，还可以是LTE系统中的演进型基站(Evolved Node B，eNB或eNodeB)，或者网络设备可以为中继站、接入点、车载设备、可穿戴设备以及未来5G网络中的网络设备等。
另外，终端设备也可称为接入终端、用户设备(User Equipment，UE)、用户单元、用户站、移动站、移动台、远方站、远程终端、移动设备、用户终端、终端、无线通信设备、用户代理或用户装置。接入终端可以是蜂窝电话、无绳电话、会话启动协议(Session InitiationProtocol，SIP)电话、无线本地环路(Wireless Local Loop，WLL)站、个人数字线性处理(Personal Digital Assistant，PDA)、具有无线通信功能的手持设备、计算设备或连接到无线调制解调器的其它线性处理设备、车载设备、可穿戴设备等等。
为了提升Polar码的性能，通常对信息比特集合先进行校验预编码，再进行Polar编码。有两种常见的校验预编码方式，即环冗余校验(Cyclic Redundancy Check，CRC)级联Polar编码，或是奇偶校验(Parity Check，PC)级联Polar编码。
下面对CA Polar编码和PC Polar编码进行简单说明。
图1是CA Polar编码的示意性流程图。
如图1所示，在编码设备将K比特(bits)信息分为四段，每段的信息比特数分别为K0，K1，K2，K3，级联CRC后，每段编码为N/4长度，四段再编码为N长度。对于CA Polar编码，采用CRC协助的串行抵消列表(CRC-Aided Successive Cancellation List，CA-SCL)译码算法。CA-SCL译码算法通过CRC校验在SCL译码输出的候选路径中选择CRC通过的路径作为译码输出。
其中，在CA Polar编码过程中，CRC的值由信息比特集合得到。
例如，假设图1中的N/4由{u1,u2,u3,u4,u5,u6,u7,u8}组成，{u1,u2}设置为固定比特集合，{u3,u4,u5,u6}设置为信息比特集合，{u7,u8}为CRC比特集合。其中，{u7,u8}的值由{u3,u4,u5,u6}做CRC得到。
图2是PC Polar编码的示意性流程图。
如图2所示，在编码设备将K比特(bits)信息分为四段，每段的信息比特数分别为K0，K1，K2，K3，基于PC构建序列和速率匹配，每段编码为N/4长度，四段再编码为N长度。对于PC Polar编码，译码算法基于SCL译码算法，利用PC固定比特集合在译码过程中完成排序、剪枝的过程，最终输出最可靠的路径。
例如，假设图2中的N/4由{u1,u2,u3,u4,u5,u6,u7}组成，其中，{u1,u2,u5}设置为固定比特集合，{u3,u4,u6,u7}设置为信息比特集合，{u7}为PC固定比特集合。其中，{u7}的值由{u3,u6}异或得到。
虽然上述两种编码方式，在通常对信息比特集合先进行校验预编码的过程中都进行了分段处理，但是，进行Polar编码时，仍然需要存储N长的嵌套(nested)序列。
此外，单独CA-Polar分段的CRC个数影响性能，限制CRC个数则校验能力有限；单独的PC-Polar分段必须通过对完整的N进行Polar码的构造，缺乏早停的功能；其构造性能和校验能力有待提高。
本发明实施例引入了基础序列的概念，通过对传输的信息比特进行分段，并对分段后的信息比特进行Polar码的构造，能够有效减少嵌套序列的存储开销，并且，降低在线计算的复杂度。
在本发明实施例中，译码器的译码时，译码路径不停扩展，译码器保留幸存路径，例如，8个幸存路径。对PC Polar而言，8个幸存路径会按照路径度量值进行排序，译码器最后输出路径度量值最小的路径，并对路径度量(Path Metric，PM)值最小的路径做CRC校验。对CA Polar而言，8个幸存路径会按照路径度量值进行排序，译码器输出8条幸存路径，按照路径度量值从小到大进行CRC校验，直到通过为止，如果8条幸存路径都不通过，则返回路径度量值最小的幸存路径。
需要说明的是，编码序列的数目可以为4或者8，只要编码子序列数目不超过译码器的宽度限制。
图3和图4是本发明实施例的信息比特的分段的示意性框图。
根据Polar编译码的特点可以看出，原始Polar码(母码)的码长为2的整数次幂，在实际应用中需要通过速率匹配实现任意码长的Polar码。也就是说，长度为N的Polar码可以分解为2m个长度N/2m的Polar码，其中m为第几级分解。
例如，如图3所示，一个长度为8的Polar码，当m＝1时，分解为2个长度为4的Polar码(sub-graph of length 4)，以此类推，当m＝2时，将2个长度为4的Polar码分解为4个长度为2的Polar码，当m＝3时，将4个长度为2的Polar码分解为8个长度为1的Polar码。
需要说明的是，在本发明实施例中，译码设备可以通过获得对数似然比(LogLikelihood Ratio，LLR)序列，并且，基于该LLR序列进行盲检测。具体地，进行Polar译码和CRC校验，若CRC校验通过，则成功得到信息比特序列，盲检测过程结束，若CRC校验未通过，则继续进行盲检。
又例如，如图4所示，长度为K的信息比特序列，如果一次行编码，其编码长度为N，将其进行第一级分解，生成2个长度为K+和K-的信息比特序列，这两个信息比特序列对应的编码长度为N/2，依此类推，进行多级分段之后，可以形成M个分段，其对应的每个分段对应的编码长度为N/M。
由此，在进行Polar码的构造时，只需要知道个数为N/M的极化信道的可靠度。能够有效减少嵌套序列的存储开销，并且，降低在线计算的复杂度。
本发明实施例中，将个数为N/M的极化信道的序号，按照可靠度由高至低或者由低至高排好序的序列称为基础序列。并在基础序列的基础上对信息比特序列进行分段。本发明实施例的方法可以由编码设备执行。
例如，该编码设备可以为移动台，也可以为实现相关功能的专用集成电路(Application Specific Integrated Circuit，ASIC)或者数字信号处理器(DigitalSignal Processor，DSP)或者芯片。
具体的，如图6该，该方法100包括：
110，获取基础序列，该基础序列为按照可靠度由高到低或者由低到高对极化信道的序号进行排序形成的序列。
具体而言，编码设备获取按照可靠度由高到低或者由低到高对极化信道的序号进行排序形成的序列。
例如，基础序列N8＝[7,6,5,3,4,2,1,0]表示可靠度由高至低或者由低至高排好序的极化信道的序号。具体地，假如基础序列是按照可靠度由高至低排序形成的，N8＝[7,6,5,3,4,2,1,0]表示8个极化信道中，极化信道7的可靠度最高，依次为6,5,3,4,2,1,0。也就是说，极化信道0的可靠度最低。
如图5所示，图5中示出了16个极化信道，按照极化信道从可靠到不可靠的顺序将这16个比特信道进行排序。
其中，图5中示出的巴特查里亚参数是用于表征比特信道的可靠度的参数，详细说明可以参考现有技术，这里不作赘述。还应理解，这里的巴特查里亚参数仅是示例性说明，不应对本发明的保护范围造成限定。
可选地，获取该多个极化信道的可靠度；按照可靠度从低到高或从高到低的顺序，对该多个极化信道的序号进行排序，生成该基础序列。
120，根据接收设备支持的最大编码长度为L2，确定比特数为K的信息比特序列的M个分段。
具体而言，根据接收设备支持的最大编码长度L2，确定比特数为K，编码后长度为N的信息比特序列的分段数M；得到该M个分段中每个分段的待发送信息，该待发送信息包括信息比特和循环冗余校验CRC比特；根据该基础序列和该每个分段的待发送信息，设置相应分段的值。
应注意，编码设备预存一个基础序列，这个序列是按照可靠度排好序的，极化信道的个数为L1。假设需要进行Polar码的构造的信息比特数为K，其对应的编码长度为N，则当N小于等于L1时，由于基础序列是嵌套(nested)序列，只需要按照N，K的长度从基础序列中读取相应序列即可，下面主要针对N大于L1的情况进行说明。
在本发明实施例中，M为信息比特数为最终分成的段数，L2为接收设备支持的最大编码长度。本发明实施例中，M为大于或者等于NL2的正整数。
例如，假设为L1为64，N为256，L2为128，若按照接收设备支持的最大编码长度L2进行分段，则分为两段，即M＝2，若按照基础序列的长度L1进行分段，则分为4段，即M＝4。
下面分别针对该M大于该NL1的情况和该M小于或等于该NL1的情况下，编码设备确定每个分段值的实现方式进行说明。
在一个实施例中，该M大于该NL1的情况，可以对该信息比特序列按照如下方式进行逐级分段，直到得到M个分段：
根据上一级分段的码率和上一级分段的信息比特，确定该上一级分段的两个下一级分段，该下一级分段对应的编码长度为该上一级分段对应的编码长度的一半。
在该M个分段中，根据每个分段中的信息比特分别添加对应的循环冗余校验CRC码，得到该M个分段中每个分段的待发送信息。
换句话说，编码设备通过计算已经达到基础序列的分段数，但还没有到译码设备支持的分段数。此时不需要计算，继续分段到译码设备支持的分段数，再给每个分段的信息比特分别级联CRC，得到每段的加CRC后的信息比特数。
在每一次分级的计算过程中，根据上一级分段的码率R上和上一级分段的信息比特数K上确定，第一下一级分段的码率R下1；根据该R下1，确定第二下一级分段的码率R下2、该第一下一级分段的信息比特数K下1以及该第二下一级分段的信息比特数K下2；其中，K下1＝R下1N上/2，K下2＝K上-K下1，该N上为该上一级分段对应的编码长度。
换句话说，假设上一级分段为码率Ri,j，上一级分段中的比特信息数为Ki,j，根据上一级各个分段的码率Ri,j和上一级各个分段中的比特信息序列的比特数Ki,j，将该上一级各个分段中比特信息序列分成两个分段，这两个分段中的信息比特数分别为Ki+1,1，Ki+1,2，该下一级分段对应的编码长度为该上一级分段对应的编码长度的一半，其中，该i表示分级次数，该j用于表示第i级的分段数；依此类推，直到分段数达到M个，或者说，直到该下一级各个分段对应的编码长度为该N与该M之间的比值N/M。
具体地，R下1可以通过互信息传递公式计算得到。
例如，假设长度为K01的信息比特序列相对与该信息比特序列对应的编码长度N0，其码率为R01，对该信息比特序列进行第一分级后，形成第一分段和第二分段，根据该K01和R01可以计算出第一分段的码率R11；并根据该R11，确定第二分段的码率R12、第一分段中信息比特序列的比特数K11以及第二分段中信息比特序列的比特数K12，该第一分段和该第二分段对应的编码长度均为N0/2；其中，K11＝R01N/2，K12＝K01-K11。
可选地，本发明实施例中，在对该信息比特序列进行逐级分段之前，该方法还包括：
获取该信息比特序列的循环冗余校验CRC码，该CRC码的长度为J′；根据该信息比特序列对应的编码长度N、该K以及该J′，计算该信息比特序列的码率R。
应理解，本发明实施例中，CRC的比特数随K值不同可以不同。例如当K1＝0时，J1＝0；由于最后一个分段已经有J′用于纠错，此时最后一个分段的CRC的比特数可能等于0，或者等于log2(最后一段的list size)。可选地，小K对应小J，大K对应大J。
在另一个实施例中，在该M小于或者等于N/L1时，编码设备在将信息比特序列确定该M个分段之后，还需要进行以下操作，以便根据该基础序列和该每个分段的待发送信息，设置相应分段的值。
对该M个分段按照如下方式进行逐级分段，直到得到该N/L1个分段：
根据上一级分段的码率和上一级分段的信息比特，确定该上一级分段的两个下一级分段，该下一级分段对应的编码长度为该上一级分段对应的编码长度的一半。
换句话说，编码设备通过计算确定已经达到预设的分段数M，但还没有到基础序列的分段数。此时，给多个分段的信息比特分别级联CRC，得到每段的加CRC后的信息比特数。用新的信息比特数继续计算直到分段数达到基础序列的分段数。
针对每一次分级的计算过程与上一个实施例类似，为避免重复，在此不作赘述。
上面介绍了编码设备根据上一级分段的码率和上一级分段的信息比特，确定该上一级分段的两个下一级分段，下面介绍编码设备根据上一级分段的信息比特和该上一级分段的交织表，确定该上一级分段的两个下一级分段的实现方式。
在一个实施例中，该M大于该N/L1的情况，该120包括：
对该信息比特序列按照如下方式进行逐级分段，直到得到M个分段：
根据上一级分段的信息比特和该上一级分段的交织表，确定该上一级分段的两个下一级分段的信息比特，该下一级分段对应的编码长度为该上一级分段对应的编码长度的一半，该上一级分段的交织表为按照可靠度由高到低或者由低到高对下一级分段的极化信道进行排序形成的序列，该上一级分段的交织表中极化信道的总数与该上一级分段对应的编码长度相等。
在该M个分段中，根据每个分段中的信息比特分别添加对应的循环冗余校验CRC码，得到该M个分段的待发送信息。
换句话说，编码设备通过计算已经达到基础序列的分段数，但还没有到译码设备支持的分段数。此时不需要计算，继续分段到译码设备支持的分段数，再给每个分段的信息比特分别级联CRC，得到每段的加CRC后的信息比特数。
具体地，根据该上一级的交织表中的序列数值，按照可靠度由高到低，将该信息比特序列交替分配给该上一级分段的两个下一级分段。
本发明实施例中的交织表可以是预先设置的，也可以是配置在译码设备和编码设备的系统信息，该交织表是基础序列通过交织的方式扩展得到的，并且，按照可靠度由高到低或者由低到高对极化信道的个数进行排序形成的序列。
也就是说，编码设备在根据上一级分段的信息比特和该上一级分段的交织表，确定该上一级分段的两个下一级分段时，不仅保存一个基础序列，还保存基础序列的长度L1扩展到2*L1的交织表，以及2*L1扩展到4*L1的交织表，以此类推，直到Nmax。
假设交织表的形式如下表1所示：
表1
N＝8→N＝16 [4,3,1]→[4,1,3,3,1,4]
N＝16→N＝32 [5,5,1,1,2,1,1]→[5,1,5,1,1,2,1,1,2,1,1,5,1,5]
N＝32→N＝64 [7,7,1,2,1,3,1,2,1,1,1,1,1,1,1,1]→[…]
… …
表1中，基础序列长度为8，将基础序列通过逆序列交织的方式，通过第一行的对应关系将其交织到按照可靠度由高到低对极化信道的个数进行排序形成的序列。具体地，扩展后的16个极化信道的可靠度分为6个层次，即[4,1,3,3,1,4]，序列中的数字表示极化信道的个数，序列的顺序表示可靠度的顺序。
图7示示例性地出了本发明实施例的根据交织表确定该上一级分段的两个下一级分段的框图。
结合表1，如图7所示，对于N＝32,K＝14的信息比特序列，根据表1中N＝32对应的[5,1,5,1,1,2,1,1,2,1,1,5,1,5]，将K＝14的信息比特序列划分为两段时，由左向右交替分配给该上一级分段的后半段和上一分级的前半段。
具体而言，分别给上一分级的后半段分5bit信息，给上一分级的前半段分1bit的信息，给上一分级的后半段分5bit信息，给上一分级的前半段分1bit的信息，给上一分级的后半段分1bit信息。最终，将K＝14的信息比特序列划分为后半段11bit和前半段3bit。
应理解，表1和图1仅仅是示例性的对本发明实施例的交织表和基于交织表将上一级划分为两个该上一级的分段的方法进行了说明，本领域技术人员应该意识到，该交织表的具体体现形式，和基于交织表进行分段的实现方式不仅局限于此。
例如，该交织表亦可以按照可靠度由低至高进行排序。
又例如，编码设备和接收段可以配置有其它为上一级的两个分段分配信息比特的实现方式等等。
在另一个实施例中，在该M小于或者等于N/L1时，编码设备在将信息比特序列确定该M个分段之后，还需要进行以下操作，以便根据该基础序列和该每个分段的待发送信息，设置相应分段的值。：
对该M个分段按照如下方式进行逐级分段，直到得到该N/L1个分段：
根据上一级分段至下一级分段的交织表和上一级分段的信息比特，确定该上一级分段的两个下一级分段，该下一级分段对应的编码长度为该上一级分段对应的编码长度的一半，该上一级分段的交织表为按照可靠度由高到低或者由低到高对下一级分段的极化信道进行排序形成的序列，该上一级分段的交织表中极化信道的总数与该上一级分段对应的编码长度相等。
换句话说，编码设备通过计算确定已经达到预设的分段数M，但还没有到基础序列的分段数。此时，给多个分段的信息比特分别级联CRC，得到每段的加CRC后的信息比特数。用新的信息比特数继续计算直到分段数达到基础序列的分段数。
针对每一次分级的计算过程与上一个实施例类似，为避免重复，在此不作赘述。
编码设备通过上述实施例，能够确定出M个分段中每个分段的待发送信息数，并根据该M个分段中每个分段的待发送信息数，在该基础序列中由高到低依次选择极化信道的位置放置待发送信息；在该M个分段中的每个分段添加冻结比特和校验冻结比特。
换句话说，编码设备根据该M个分段中每个分段的比特信息，在该基础序列中由高到低依次选择极化信道的序号；在该M个分段中的每个分段添加冻结比特和校验冻结比特，并进行Polar码编码。
不失一般性的，终端接收符号序列，该符号序列是基站对控制信息采用Polar码编码并且调制映射后得到。该终端对该符号序列进行解映射解调后得到编码序列。从该编码序列选取两个编码子序列。对该两个编码子序列进行Polar译码，得到信息比特集合，该信息比特集合包括信息比特序列和循环冗余校验CRC序列。使用终端标识对该CRC序列进行解扰，并且，对该信息比特序列做CRC校验，若CRC校验通过，则得到该信息比特序列。
换句话说，本发明实施例中，编码设备对每个分段的信息比特根据相应的CRC个数做CRC编码，对全部信息比特K做J′的CRC编码，放置信息比特到相应位置。设置冻结比特的值。根据校验方程设置校验冻结比特的值。
图8是本发明实施例的Polar码构造示图。
如图8所示，假设编码设备根据基础序列和译码设备支持的最大译码长度，确定将长度为K的信息比特序列划分成4个分段。并且，可以根据上述实施例在划分过程中进行CRC编码。最终，通过计算码率或者查询交织表，可以确定每个分段中对应的信息比特数，具体地，确定该4个分段的信息比特数分别为K1+J1,N/4、K2+J2,N/4、K3+J3,N/4和K4+J4,N/4。
由此，编码设备可以根据K1+J1,N/4、K2+J2,N/4、K3+J3,N/4和K4+J4,N/4，分别在基础序列中按照可靠度由高至低，依次确定信息比特的位置。
编码设备在确定出信息比特的位置后，进一步的确定冻结比特位置和值。同时，基于SCL译码算法，利用PC固定比特集合确定校验冻结比特的位置和值。由于，本发明实施例中，在对每个分段进行Polar构造时，会在级联CRC的同时，增加校验冻结比特，因此，本发明实施例中，在对每个分段进行Polar构造时，融合了PC Polar编码和CA Polar编码的方案，减少了每个分段中CRC个数，同时，具备早停的功能，达到较优的性能和校验能力。
130，根据该基础序列,对该M个分段分别以第一编码方式进行编码,得到编码后的M个分段。
本发明实施例中，该第一编码方式包括以下编码方式中的至少一项：
极化(Polar)码、低密度奇偶校验低密度奇偶校验码(Low Density Parity CheckCode，LDPC)、咬尾卷积码(Tail Biting CC，TBCC)，以及并行级联卷积Turbo码。为了便于描述，本发明实施例仅以Polar码作为示例性说明。
140，对该编码后的M个分段进行Polar码编码。
具体而言，编码设备确定出每个分段的值后。对该M个分段分别进行第一编码方式编码。再对该第一编码方式编码后的M个分段做极化Polar码编码。
上面结合图1至图8对本发明实施例的Polar的编码方法做了说明，下面结合附图对本发明实施例的设备进行介绍。
图9是本发明实施例的Polar编译码的装置200的逻辑结构图。例如，该装置200可以为移动台，也可以为实现相关功能的专用集成电路(Application Specific IntegratedCircuit，ASIC)或者数字信号处理器(Digital Signal Processor，DSP)或者芯片。
如图9所示，该装置200具体包括：
可选地，该装置包括：
获取单元210，用于获取基础序列，该基础序列为按照可靠度由高到低或者由低到高对极化信道的序号进行排序形成的序列，该基础序列的长度为L1。
处理单元220，该处理单元220用于：
根据该基础序列和接收设备支持的最大编码长度L2，确定比特数为K，编码后长度为N的信息比特序列的M个分段；对该M个分段分别以第一编码方式进行编码，得到编码后的M个分段；对该编码后的M个分段进行Polar码码编码。
可选地，该处理单元220具体用于：
根据接收设备支持的最大编码长度L2，确定比特数为K，编码后长度为N的信息比特序列的分段数M；得到该M个分段中每个分段的待发送信息，该待发送信息包括信息比特和循环冗余校验CRC比特；根据该基础序列和该每个分段的待发送信息，设置相应分段的值。
可选地，该处理单元220具体用于：
对该信息比特序列按照如下方式进行逐级分段，直到得到M个分段：
根据上一级分段的码率和上一级分段的信息比特，确定该上一级分段的两个下一级分段，该下一级分段对应的编码长度为该上一级分段对应的编码长度的一半。
在该M个分段中，根据每个分段中的信息比特分别添加对应的循环冗余校验CRC码，得到该M个分段的待发送信息。
可选地，在该M小于或者等于N/L1时，该处理单元220还用于：
对该M个分段按照如下方式进行逐级分段，直到得到该N/L1个分段：
根据上一级分段的码率和上一级分段的信息比特，确定该上一级分段的两个下一级分段，该下一级分段对应的编码长度为该上一级分段对应的编码长度的一半，以便根据该基础序列和该每个分段的待发送信息，设置相应分段的值。
可选地，在该处理单元220对该信息比特序列进行逐级分段之前，该获取单元210还用于：
获取该信息比特序列的循环冗余校验CRC码，该CRC码的长度为J′；根据该信息比特序列对应的编码长度N、该K以及该J′，计算该信息比特序列的码率R。
可选地，该处理单元220具体用于：
根据上一级分段的码率R上和上一级分段的信息比特数K上确定，第一下一级分段的码率R下1；根据该R下1，确定第二下一级分段的码率R下2、该第一下一级分段的信息比特数K下1以及该第二下一级分段的信息比特数K下2。
其中，K下1＝R下1N上/2，K下2＝K上-K下1，该N上为该上一级分段对应的编码长度。
可选地，该处理单元220具体用于：
对该信息比特序列按照如下方式进行逐级分段，直到得到M个分段：
根据上一级分段的信息比特和该上一级分段的交织表，确定该上一级分段的两个下一级分段的信息比特，该下一级分段对应的编码长度为该上一级分段对应的编码长度的一半，该上一级分段的交织表为按照可靠度由高到低或者由低到高对下一级分段的极化信道进行排序形成的序列，该上一级分段的交织表中极化信道的总数与该上一级分段对应的编码长度相等。
在该M个分段中，根据每个分段中的信息比特分别添加对应的循环冗余校验CRC码，得到该M个分段的待发送信息。
可选地，在该M小于或者等于N/L1时，该处理单元220还用于：
对该M个分段按照如下方式进行逐级分段，直到得到该N/L1个分段：
根据上一级分段的信息比特和该上一级分段至下一级分段的交织表，确定该上一级分段的两个下一级分段的信息比特，该下一级分段对应的编码长度为该上一级分段对应的编码长度的一半，该上一级分段的交织表为按照可靠度由高到低或者由低到高对下一级分段的极化信道进行排序形成的序列，该上一级分段的交织表中极化信道的总数与该上一级分段对应的编码长度相等，以便根据该基础序列和该每个分段的待发送信息，设置相应分段的值。
可选地，该处理单元220具体用于：
根据该上一级的交织表中的序列数值，按照可靠度由高到低，将该信息比特序列交替分配给该上一级分段的两个下一级分段。
可选地，该处理单元220具体用于：
根据该M个分段中每个分段的待发送信息数，在该基础序列中由高到低依次选择极化信道的位置放置待发送信息；在该M个分段中的每个分段添加冻结比特和校验冻结比特。
可选地，该获取单元210具体用于：
获取该多个极化信道的可靠度；按照可靠度从低到高或从高到低的顺序，对该多个极化信道的序号进行排序，生成该基础序列。
可选地，该第一编码方式包括以下编码方式中的至少一项：
极化Polar码、低密度奇偶校验LDPC码、咬尾卷积TBCC码，以及并行级联卷积Turbo码。
可选地，在该第一编码方式为Polar码编码方式时，该N为2的正整数幂；在该第一编码方式不是Polar码编码方式时，该N为正整数。
应注意，本发明实施例中，获取单元210可由收发器实现，处理单元220可以由处理器实现。
如图10所示，装置300可以包括处理器310、收发器320和存储器330。其中，存储器330可以用于存储指示信息，还可以用于存储处理器310执行的代码、指令等。
作为示例而非限定，处理器310、收发器320、存储器330之间通过例如，总线等方式实现通信连接。
需要说明的是，处理器310执行的方法与前述方法实施例的内容一致，不再赘述。
应注意，上述方法实施例可以应用于处理器中，或者由处理器实现。处理器可能是一种集成电路芯片，具有信号的处理能力。在实现过程中，上述方法实施例的各步骤可以通过处理器中的硬件的集成逻辑电路或者软件形式的指令完成。上述的处理器可以是通用处理器、数字信号处理器(Digital Signal Processor，DSP)、专用集成电路(ApplicationSpecific Integrated Circuit，ASIC)、现成可编程门阵列(Field Programmable GateArray，FPGA)或者其他可编程逻辑器件、晶体管逻辑器件、分立硬件组件。可以实现或者执行本发明实施例中的公开的各方法、步骤及逻辑框图。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。结合本发明实施例公开的方法的步骤可以直接体现为硬件译码处理器执行完成，或者用译码处理器中的硬件及软件模块组合执行完成。软件模块可以位于随机存储器，闪存、只读存储器，可编程只读存储器或者电可擦写可编程存储器、寄存器等本领域成熟的存储介质中。该存储介质位于存储器，处理器读取存储器中的信息，结合其硬件完成上述方法的步骤。
可以理解，本发明实施例中，存储器330可以是易失性存储器或非易失性存储器，或可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(Read-Only Memory，ROM)、可编程只读存储器(Programmable ROM，PROM)、可擦除可编程只读存储器(Erasable PROM，EPROM)、电可擦除可编程只读存储器(Electrically EPROM，EEPROM)或闪存。易失性存储器可以是随机存取存储器(Random Access Memory，RAM)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的RAM可用，例如，静态随机存取存储器(Static RAM，SRAM)、动态随机存取存储器(Dynamic RAM，DRAM)、同步动态随机存取存储器(Synchronous DRAM，SDRAM)、双倍数据速率同步动态随机存取存储器(Double Data RateSDRAM，DDR SDRAM)、增强型同步动态随机存取存储器(Enhanced SDRAM，ESDRAM)、同步连接动态随机存取存储器(Synch Link DRAM，SLDRAM)和直接内存总线随机存取存储器(DirectRambus RAM，DR RAM)。应注意，本文描述的系统和方法的存储器旨在包括但不限于这些和任意其它适合类型的存储器。
应理解，在本发明实施例和所附权利要求书中使用的术语是仅仅出于描述特定实施例的目的，而非旨在限制本发明实施例。
例如，本发明实施例中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系。具体地，A和/或B可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
又例如，在本发明实施例和所附权利要求书中所使用的单数形式的“一种”、“所述”和“该”也旨在包括多数形式，除非上下文清楚地表示其他含义。
又例如，在本发明实施例中可能采用术语第一、第二、第三等来描述各种消息、请求和终端，但这些消息、请求和终端不应限于这些术语。这些术语仅用来将消息、请求和终端彼此区分开。例如，在不脱离本发明实施例范围的情况下，第一终端也可以被称为第二终端，类似地，第二终端也可以被称为第一终端。
又例如，取决于语境，如在此所使用的词语“如果”或“若”可以被解释成为“在……时”或“当……时”或“响应于确定”或“响应于检测”。类似地，取决于语境，短语“如果确定”或“如果检测(陈述的条件或事件)”可以被解释成为“当确定时”或“响应于确定”或“当检测(陈述的条件或事件)时”或“响应于检测(陈述的条件或事件)”。
本领域普通技术人员可以意识到，结合本文中所公开的实施例描述的各示例的单元及算法步骤，能够以电子硬件、或者计算机软件和电子硬件的结合来实现。这些功能究竟以硬件还是软件方式来执行，取决于技术方案的特定应用和设计约束条件。专业技术人员可以对每个特定的应用来使用不同方法来实现所描述的功能，但是这种实现不应认为超出本发明实施例的范围。
所属领域的技术人员可以清楚地了解到，为描述的方便和简洁，上述描述的系统、装置和单元的具体工作过程，可以参考前述方法实施例中的对应过程，在此不再赘述。
在本发明实施例所提供的几个实施例中，应该理解到，所揭露的系统、装置和方法，可以通过其它的方式实现。例如，以上所描述的装置实施例仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本发明实施例的目的。
另外，在本发明实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读取存储介质中。基于这样的理解，本发明实施例的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。
以上内容，仅为本发明实施例的具体实施方式，但本发明实施例的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明实施例揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明实施例的保护范围之内。因此，本发明实施例的保护范围应所述以权利要求的保护范围为准。

Claims (26)

1.一种极化Polar码编码的方法，其特征在于，所述方法包括：
获取基础序列，所述基础序列为按照可靠度由高到低或者由低到高对极化信道的序号进行排序形成的序列，所述基础序列的长度为L1；
根据所述基础序列和接收设备支持的最大编码长度L2，确定比特数为K，编码后长度为N的信息比特序列的M个分段；
对所述M个分段分别以第一编码方式进行编码，得到编码后的M个分段；
对所述编码后的M个分段进行Polar码编码。
2.根据权利要求1所述的方法，其特征在于，所述确定比特数为K，编码后长度为N的信息比特序列的M个分段，包括：
根据接收设备支持的最大编码长度L2，确定比特数为K，编码后长度为N的信息比特序列的分段数M；
得到所述M个分段中每个分段的待发送信息，所述待发送信息包括信息比特和循环冗余校验CRC比特；
根据所述基础序列和所述每个分段的待发送信息，设置相应分段的值。
3.根据权利要求2所述的方法，其特征在于，所述得到信息比特序列的M个分段的待发送信息，包括：
对所述信息比特序列按照如下方式进行逐级分段，直到得到所述M个分段：
根据上一级分段的码率和上一级分段的信息比特，确定所述上一级分段的两个下一级分段，所述下一级分段对应的编码长度为所述上一级分段对应的编码长度的一半；
在所述M个分段中，根据每个分段中的信息比特分别添加对应的循环冗余校验CRC码，得到所述M个分段中每个分段的待发送信息。
4.根据权利要求3所述的方法，其特征在于，在所述M小于或者等于N/L1时，所述方法还包括：
对所述M个分段按照如下方式进行逐级分段，直到得到所述N/L1个分段：
根据上一级分段的码率和上一级分段的信息比特，确定所述上一级分段的两个下一级分段，所述下一级分段对应的编码长度为所述上一级分段对应的编码长度的一半，以便根据所述基础序列和所述每个分段的待发送信息，设置相应分段的值。
5.根据权利要求3或4所述的方法，其特征在于，在对所述信息比特序列进行逐级分段之前，所述方法还包括：
获取所述信息比特序列的循环冗余校验CRC码，所述CRC码的长度为J′；
根据所述信息比特序列对应的编码长度N、所述K以及所述J′，计算所述信息比特序列的码率R。
6.根据权利要求3至5中任一项所述的方法，其特征在于，所述根据上一级分段的码率和上一级分段的信息比特，确定所述上一级分段的两个下一级分段，包括：
根据上一级分段的码率R上和上一级分段的信息比特数K上确定，第一下一级分段的码率R下1；
根据所述R下1，确定第二下一级分段的码率R下2、所述第一下一级分段的信息比特数K下1以及所述第二下一级分段的信息比特数K下2；
其中，K下1＝R下1N上/2，K下2＝K上-K下1，所述N上为所述上一级分段对应的编码长度。
7.根据权利要求2所述的方法，其特征在于，所述得到信息比特序列的M个分段的待发送信息，包括：
对所述信息比特序列按照如下方式进行逐级分段，直到得到M个分段：
根据上一级分段的信息比特和所述上一级分段的交织表，确定所述上一级分段的两个下一级分段的信息比特，所述下一级分段对应的编码长度为所述上一级分段对应的编码长度的一半，所述上一级分段的交织表为按照可靠度由高到低或者由低到高对下一级分段的极化信道进行排序形成的序列，所述上一级分段的交织表中极化信道的总数与所述上一级分段对应的编码长度相等；
在所述M个分段中，根据每个分段中的信息比特分别添加对应的循环冗余校验CRC码，得到所述M个分段中每个分段的待发送信息。
8.根据权利要求7所述的方法，其特征在于，在所述M小于等于所述N/L1时，所述方法还包括：
对所述M个分段按照如下方式进行逐级分段，直到得到N/L1个分段：
根据上一级分段的信息比特和所述上一级分段至下一级分段的交织表，确定所述上一级分段的两个下一级分段的信息比特，所述下一级分段对应的编码长度为所述上一级分段对应的编码长度的一半，所述上一级分段的交织表为按照可靠度由高到低或者由低到高对下一级分段的极化信道进行排序形成的序列，所述上一级分段的交织表中极化信道的总数与所述上一级分段对应的编码长度相等，以便根据所述基础序列和所述每个分段的待发送信息，设置相应分段的值。
9.根据权利要求7或8所述的方法，其特征在于，所述根据上一级分段的信息比特和所述上一级分段至下一级分段的交织表，确定所述上一级分段的两个下一级分段的信息比特，包括：
根据所述上一级的交织表中的序列数值，按照可靠度由高到低，将所述信息比特序列交替分配给所述上一级分段的两个下一级分段。
10.根据权利要求2至9中任一项所述的方法，其特征在于，所述根据所述基础序列和所述每个分段的待发送信息，设置相应分段的值，包括：
根据所述M个分段中每个分段的待发送信息数，在所述基础序列中由高到低依次选择极化信道的位置放置待发送信息；
在所述M个分段中的每个分段添加冻结比特和校验冻结比特。
11.根据权利要求1至10中任一项所述的方法，其特征在于，所述获取基础序列，包括：
获取所述多个极化信道的可靠度；
按照可靠度从低到高或从高到低的顺序，对所述多个极化信道的序号进行排序，生成所述基础序列。
12.根据权利要求1至11中任一项所述的方法，其特征在于，所述第一编码方式包括以下编码方式中的至少一项：
极化Polar码、低密度奇偶校验LDPC码、咬尾卷积TBCC码，以及并行级联卷积Turbo码。
13.根据权利要求12所述的方法，其特征在于，在所述第一编码方式为Polar码编码方式时，所述N为2的正整数幂；在所述第一编码方式不是Polar码编码方式时，所述N为正整数。
14.一种极化Polar码编码的装置，其特征在于，所述装置包括：
获取单元，用于获取基础序列，所述基础序列为按照可靠度由高到低或者由低到高对极化信道的序号进行排序形成的序列，所述基础序列的长度为L1；
处理单元，所述处理单元用于：
根据所述基础序列和接收设备支持的最大编码长度L2，确定比特数为K，编码后长度为N的信息比特序列的M个分段；
对所述M个分段分别以第一编码方式进行编码，得到编码后的M个分段；
对所述编码后的M个分段进行Polar码编码。
15.根据权利要求14所述的装置，其特征在于，所述处理单元具体用于：
根据接收设备支持的最大编码长度L2，确定比特数为K，编码后长度为N的信息比特序列的分段数M；
得到所述M个分段中每个分段的待发送信息，所述待发送信息包括信息比特和循环冗余校验CRC比特；
根据所述基础序列和所述每个分段的待发送信息，设置相应分段的值。
16.根据权利要求15所述的装置，其特征在于，所述处理单元具体用于：
对所述信息比特序列按照如下方式进行逐级分段，直到得到所述M个分段：
根据上一级分段的码率和上一级分段的信息比特，确定所述上一级分段的两个下一级分段，所述下一级分段对应的编码长度为所述上一级分段对应的编码长度的一半；
在所述M个分段中，根据每个分段中的信息比特分别添加对应的循环冗余校验CRC码，得到所述M个分段的待发送信息。
17.根据权利要求16所述的装置，其特征在于，在所述M小于或者等于N/L1时，所述处理单元还用于：
对所述M个分段按照如下方式进行逐级分段，直到得到所述N/L1个分段：
根据上一级分段的码率和上一级分段的信息比特，确定所述上一级分段的两个下一级分段，所述下一级分段对应的编码长度为所述上一级分段对应的编码长度的一半，以便根据所述基础序列和所述每个分段的待发送信息，设置相应分段的值。
18.根据权利要求16或17所述的装置，其特征在于，在所述处理单元对所述信息比特序列进行逐级分段之前，所述获取单元还用于：
获取所述信息比特序列的循环冗余校验CRC码，所述CRC码的长度为J′；
根据所述信息比特序列对应的编码长度N、所述K以及所述J′，计算所述信息比特序列的码率R。
19.根据权利要求16至18中任一项所述的装置，其特征在于，所述处理单元具体用于：
根据上一级分段的码率R上和上一级分段的信息比特数K上确定，第一下一级分段的码率R下1；
根据所述R下1，确定第二下一级分段的码率R下2、所述第一下一级分段的信息比特数K下1以及所述第二下一级分段的信息比特数K下2；
其中，K下1＝R下1N上/2，K下2＝K上-K下1，所述N上为所述上一级分段对应的编码长度。
20.根据权利要求14所述的装置，其特征在于，所述处理单元具体用于：
对所述信息比特序列按照如下方式进行逐级分段，直到得到M个分段：
根据上一级分段的信息比特和所述上一级分段的交织表，确定所述上一级分段的两个下一级分段的信息比特，所述下一级分段对应的编码长度为所述上一级分段对应的编码长度的一半，所述上一级分段的交织表为按照可靠度由高到低或者由低到高对下一级分段的极化信道进行排序形成的序列，所述上一级分段的交织表中极化信道的总数与所述上一级分段对应的编码长度相等；
在所述M个分段中，根据每个分段中的信息比特分别添加对应的循环冗余校验CRC码，得到所述M个分段的待发送信息。
21.根据权利要求20所述的装置，其特征在于，在所述M小于或者等于N/L1时，所述处理单元还用于：
对所述M个分段按照如下方式进行逐级分段，直到得到所述N/L1个分段：
根据上一级分段的信息比特和所述上一级分段至下一级分段的交织表，确定所述上一级分段的两个下一级分段的信息比特，所述下一级分段对应的编码长度为所述上一级分段对应的编码长度的一半，所述上一级分段的交织表为按照可靠度由高到低或者由低到高对下一级分段的极化信道进行排序形成的序列，所述上一级分段的交织表中极化信道的总数与所述上一级分段对应的编码长度相等，以便根据所述基础序列和所述每个分段的待发送信息，设置相应分段的值。
22.根据权利要求20或21所述的装置，其特征在于，所述处理单元具体用于：
根据所述上一级的交织表中的序列数值，按照可靠度由高到低，将所述信息比特序列交替分配给所述上一级分段的两个下一级分段。
23.根据权利要求15至22中任一项所述的装置，其特征在于，所述处理单元更具体用于：
根据所述M个分段中每个分段的待发送信息数，在所述基础序列中由高到低依次选择极化信道的位置放置待发送信息；
在所述M个分段中的每个分段添加冻结比特和校验冻结比特。
24.根据权利要求14至23中任一项所述的装置，其特征在于，所述获取单元具体用于：
获取所述多个极化信道的可靠度；
按照可靠度从低到高或从高到低的顺序，对所述多个极化信道的序号进行排序，生成所述基础序列。
25.根据权利要求14至24中任一项所述的装置，其特征在于，所述第一编码方式包括以下编码方式中的至少一项：
极化Polar码、低密度奇偶校验LDPC码、咬尾卷积TBCC码，以及并行级联卷积Turbo码。
26.根据权利要求25所述的装置，其特征在于，在所述第一编码方式为Polar码编码方式时，所述N为2的正整数幂；在所述第一编码方式不是Polar码编码方式时，所述N为正整数。
CN201710150443.2A 2017-03-14 2017-03-14 极化码编码的方法和装置 Active CN108574561B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201710150443.2A CN108574561B (zh) 2017-03-14 2017-03-14 极化码编码的方法和装置
PCT/CN2018/078743 WO2018166423A1 (zh) 2017-03-14 2018-03-12 极化码编码的方法和装置
EP18767786.9A EP3584972A4 (en) 2017-03-14 2018-03-12 POLAR CODE ENCODING METHOD AND APPARATUS
US16/569,301 US11088709B2 (en) 2017-03-14 2019-09-12 Polar code encoding method and apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710150443.2A CN108574561B (zh) 2017-03-14 2017-03-14 极化码编码的方法和装置

Publications (2)

Publication Number Publication Date
CN108574561A true CN108574561A (zh) 2018-09-25
CN108574561B CN108574561B (zh) 2020-11-17

Family

ID=63522796

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710150443.2A Active CN108574561B (zh) 2017-03-14 2017-03-14 极化码编码的方法和装置

Country Status (4)

Country Link
US (1) US11088709B2 (zh)
EP (1) EP3584972A4 (zh)
CN (1) CN108574561B (zh)
WO (1) WO2018166423A1 (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110430012A (zh) * 2019-07-11 2019-11-08 中国人民解放军陆军工程大学 低复杂度的极化码最小码重分布估计方法
CN111277276A (zh) * 2018-12-05 2020-06-12 深圳市中兴微电子技术有限公司 一种排序方法及装置
WO2021000531A1 (zh) * 2019-07-03 2021-01-07 深圳大学 一种基于llr的分段翻转极化码译码方法和智能终端
US11038532B2 (en) * 2017-01-09 2021-06-15 Zte Corporation Data processing method and device
CN113196671A (zh) * 2018-12-13 2021-07-30 华为技术有限公司 用于获得级联码结构的装置和方法及其计算机程序产品
WO2023051172A1 (zh) * 2021-09-30 2023-04-06 华为技术有限公司 编码方法、译码方法及装置
US11799498B2 (en) 2017-01-09 2023-10-24 Zte Corporation Data processing method and device

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019095330A1 (en) * 2017-11-17 2019-05-23 Zte Corporation Predetermined master information block coding
CN113708887B (zh) * 2020-05-20 2022-10-04 中国电信股份有限公司 极化码编码及译码方法和装置、信息传输系统
CN111934693B (zh) * 2020-07-28 2024-04-12 国网湖北省电力有限公司信息通信公司 一种基于分段双crc校验的极化码编译码方法
CN114079533A (zh) * 2020-08-19 2022-02-22 华为技术有限公司 编码方法及装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103209057A (zh) * 2012-01-17 2013-07-17 华为技术有限公司 使用码本进行数据传输的方法和设备
CN103516476A (zh) * 2012-06-29 2014-01-15 华为技术有限公司 编码方法和设备
CN103684477A (zh) * 2012-09-24 2014-03-26 华为技术有限公司 混合极性码的生成方法和生成装置
CN104918063A (zh) * 2015-06-01 2015-09-16 中国农业大学 一种基于Polar码技术的可抗差错图像传输方法
EP2922227A1 (en) * 2012-11-16 2015-09-23 Huawei Technologies Co., Ltd. Data processing method and device
EP3113387A1 (en) * 2014-03-21 2017-01-04 Huawei Technologies Co., Ltd Polar code rate-matching method and rate-matching device

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6105158A (en) * 1998-04-03 2000-08-15 Lucent Technologies, Inc. Screening for undetected errors in data transmission systems
FI106416B (fi) * 1999-02-09 2001-01-31 Nokia Mobile Phones Ltd Menetelmä ja laite dekoodatun symbolisarjan luotettavuuden määrittämiseksi
US8442163B2 (en) * 2009-08-24 2013-05-14 Eric Morgan Dowling List-viterbi hard iterative decoder for multilevel codes
US8995834B2 (en) * 2011-12-22 2015-03-31 Alcatel Lucent Blind equalization for polarization-switched QPSK optical communications
CN103368583B (zh) * 2012-04-11 2016-08-17 华为技术有限公司 极性码的译码方法和译码装置
US8347186B1 (en) * 2012-04-19 2013-01-01 Polaran Yazilim Bilisim Danismanlik Ithalat Ihracat Sanayi Ticaret Limited Sirketi Method and system for error correction in transmitting data using low complexity systematic encoder
US9642138B2 (en) * 2012-07-16 2017-05-02 Qualcomm Incorporated Systems and methods for frequency interleaving for whitespace transmission
KR102157667B1 (ko) * 2014-05-15 2020-09-18 삼성전자주식회사 천공 장치 및 그의 천공 방법
US10193578B2 (en) * 2014-07-10 2019-01-29 The Royal Institution For The Advancement Of Learning / Mcgill University Flexible polar encoders and decoders

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103209057A (zh) * 2012-01-17 2013-07-17 华为技术有限公司 使用码本进行数据传输的方法和设备
CN103516476A (zh) * 2012-06-29 2014-01-15 华为技术有限公司 编码方法和设备
CN103684477A (zh) * 2012-09-24 2014-03-26 华为技术有限公司 混合极性码的生成方法和生成装置
EP2922227A1 (en) * 2012-11-16 2015-09-23 Huawei Technologies Co., Ltd. Data processing method and device
EP3113387A1 (en) * 2014-03-21 2017-01-04 Huawei Technologies Co., Ltd Polar code rate-matching method and rate-matching device
CN104918063A (zh) * 2015-06-01 2015-09-16 中国农业大学 一种基于Polar码技术的可抗差错图像传输方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
INTEL CORPORATION: "Tradeoffs in Polar coding for control channels", 《3GPP TSG RAN WG1 MEETING #88》 *
QUALCOMM INCORPORATED: "Polar code information bit allocation and nested extension construction", 《3GPP TSG-RAN WG1 ADHOC》 *

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11038532B2 (en) * 2017-01-09 2021-06-15 Zte Corporation Data processing method and device
US11799498B2 (en) 2017-01-09 2023-10-24 Zte Corporation Data processing method and device
US11909417B2 (en) 2017-01-09 2024-02-20 Zte Corporation Data processing method and device
CN111277276A (zh) * 2018-12-05 2020-06-12 深圳市中兴微电子技术有限公司 一种排序方法及装置
CN113196671A (zh) * 2018-12-13 2021-07-30 华为技术有限公司 用于获得级联码结构的装置和方法及其计算机程序产品
CN113196671B (zh) * 2018-12-13 2023-10-13 华为技术有限公司 用于获得级联码结构的装置和方法及其计算机程序产品
WO2021000531A1 (zh) * 2019-07-03 2021-01-07 深圳大学 一种基于llr的分段翻转极化码译码方法和智能终端
CN110430012A (zh) * 2019-07-11 2019-11-08 中国人民解放军陆军工程大学 低复杂度的极化码最小码重分布估计方法
CN110430012B (zh) * 2019-07-11 2022-07-22 中国人民解放军陆军工程大学 低复杂度的极化码最小码重分布估计方法
WO2023051172A1 (zh) * 2021-09-30 2023-04-06 华为技术有限公司 编码方法、译码方法及装置

Also Published As

Publication number Publication date
US20200007163A1 (en) 2020-01-02
EP3584972A1 (en) 2019-12-25
EP3584972A4 (en) 2020-02-26
CN108574561B (zh) 2020-11-17
WO2018166423A1 (zh) 2018-09-20
US11088709B2 (en) 2021-08-10

Similar Documents

Publication Publication Date Title
CN108574561A (zh) 极化码编码的方法和装置
KR102206307B1 (ko) 폴라 코드를 사용하여 데이터를 인코딩하는 방법 및 장치
ES2894999T3 (es) Selección del tamaño del código madre para la codificación polar
US11025278B2 (en) Polar coding encoding/decoding method and apparatus
JP7471357B2 (ja) 符号化方法、復号方法、装置、および装置
CN107370560B (zh) 一种极化码的编码和速率匹配方法、装置及设备
WO2019062145A1 (zh) Ploar编码方法和编码装置、译码方法和译码装置
CN107124188A (zh) 极化码的编码方法、译码方法、编码设备和译码设备
CN109716692A (zh) 用于并行极化码编码/解码的方法和设备
CN110089037A (zh) 用于极化码构造的装置和方法
CN110326342B (zh) 一种用于指定编码子信道的有序序列的装置和方法
WO2018157854A1 (zh) Polar码编译码方法及装置
CN108282259B (zh) 一种编码方法及装置
CN110326221A (zh) 一种用于为极化码生成有序序列的方法
BR112019018329B1 (pt) Método para processamento de informação e aparelho em um dispositivo de comunicações
RU2760317C2 (ru) Способ и устройство для полярного кодирования
US10735140B2 (en) Encoding and decoding using a polar code
CN110663189B (zh) 用于极化编码的方法和装置
CN109565287A (zh) 降级极化解码
CN110391872A (zh) 极化码的编译码方法和装置
CN111446969A (zh) 一种级联crc码的极化码编码方法及装置
WO2019206136A1 (zh) 极化码的速率匹配、解速率匹配方法及设备
CN111447042B (zh) 一种极化编译码方法及装置
TWI791023B (zh) 編碼輸入資料為極性碼的方法及設備、解碼方法及用以解碼碼字的設備
CN110324111B (zh) 一种译码方法及设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant