CN107636766A - 用于减少针对块可擦除非易失性存储器的读取延时的方法和装置 - Google Patents
用于减少针对块可擦除非易失性存储器的读取延时的方法和装置 Download PDFInfo
- Publication number
- CN107636766A CN107636766A CN201680030468.2A CN201680030468A CN107636766A CN 107636766 A CN107636766 A CN 107636766A CN 201680030468 A CN201680030468 A CN 201680030468A CN 107636766 A CN107636766 A CN 107636766A
- Authority
- CN
- China
- Prior art keywords
- order
- memory
- block
- read
- erasing operation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015654 memory Effects 0.000 title claims abstract description 102
- 238000000034 method Methods 0.000 title claims abstract description 21
- 230000004044 response Effects 0.000 claims abstract description 21
- 238000003860 storage Methods 0.000 claims description 14
- 238000012795 verification Methods 0.000 claims description 13
- 230000005540 biological transmission Effects 0.000 claims description 2
- 230000011218 segmentation Effects 0.000 description 41
- 238000010586 diagram Methods 0.000 description 8
- 238000012545 processing Methods 0.000 description 7
- 230000006399 behavior Effects 0.000 description 5
- 238000013467 fragmentation Methods 0.000 description 5
- 238000006062 fragmentation reaction Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 3
- 230000000977 initiatory effect Effects 0.000 description 3
- 210000001367 artery Anatomy 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005538 encapsulation Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000004080 punching Methods 0.000 description 2
- 210000003462 vein Anatomy 0.000 description 2
- YIWGJFPJRAEKMK-UHFFFAOYSA-N 1-(2H-benzotriazol-5-yl)-3-methyl-8-[2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidine-5-carbonyl]-1,3,8-triazaspiro[4.5]decane-2,4-dione Chemical compound CN1C(=O)N(c2ccc3n[nH]nc3c2)C2(CCN(CC2)C(=O)c2cnc(NCc3cccc(OC(F)(F)F)c3)nc2)C1=O YIWGJFPJRAEKMK-UHFFFAOYSA-N 0.000 description 1
- AWFYPPSBLUWMFQ-UHFFFAOYSA-N 2-[5-[2-(2,3-dihydro-1H-inden-2-ylamino)pyrimidin-5-yl]-1,3,4-oxadiazol-2-yl]-1-(1,4,6,7-tetrahydropyrazolo[4,3-c]pyridin-5-yl)ethanone Chemical compound C1C(CC2=CC=CC=C12)NC1=NC=C(C=N1)C1=NN=C(O1)CC(=O)N1CC2=C(CC1)NN=C2 AWFYPPSBLUWMFQ-UHFFFAOYSA-N 0.000 description 1
- MKYBYDHXWVHEJW-UHFFFAOYSA-N N-[1-oxo-1-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)propan-2-yl]-2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidine-5-carboxamide Chemical compound O=C(C(C)NC(=O)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F)N1CC2=C(CC1)NN=N2 MKYBYDHXWVHEJW-UHFFFAOYSA-N 0.000 description 1
- NIPNSKYNPDTRPC-UHFFFAOYSA-N N-[2-oxo-2-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-yl)ethyl]-2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidine-5-carboxamide Chemical compound O=C(CNC(=O)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F)N1CC2=C(CC1)NN=N2 NIPNSKYNPDTRPC-UHFFFAOYSA-N 0.000 description 1
- VCUFZILGIRCDQQ-KRWDZBQOSA-N N-[[(5S)-2-oxo-3-(2-oxo-3H-1,3-benzoxazol-6-yl)-1,3-oxazolidin-5-yl]methyl]-2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidine-5-carboxamide Chemical compound O=C1O[C@H](CN1C1=CC2=C(NC(O2)=O)C=C1)CNC(=O)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F VCUFZILGIRCDQQ-KRWDZBQOSA-N 0.000 description 1
- JAWMENYCRQKKJY-UHFFFAOYSA-N [3-(2,4,6,7-tetrahydrotriazolo[4,5-c]pyridin-5-ylmethyl)-1-oxa-2,8-diazaspiro[4.5]dec-2-en-8-yl]-[2-[[3-(trifluoromethoxy)phenyl]methylamino]pyrimidin-5-yl]methanone Chemical compound N1N=NC=2CN(CCC=21)CC1=NOC2(C1)CCN(CC2)C(=O)C=1C=NC(=NC=1)NCC1=CC(=CC=C1)OC(F)(F)F JAWMENYCRQKKJY-UHFFFAOYSA-N 0.000 description 1
- 238000000429 assembly Methods 0.000 description 1
- 230000000712 assembly Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 239000000872 buffer Substances 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 235000013399 edible fruits Nutrition 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000003780 insertion Methods 0.000 description 1
- 230000037431 insertion Effects 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 230000036651 mood Effects 0.000 description 1
- 239000002070 nanowire Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
- G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
- G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1605—Handling requests for interconnection or transfer for access to memory bus based on arbitration
- G06F13/1642—Handling requests for interconnection or transfer for access to memory bus based on arbitration with request queuing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/32—Timing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/3436—Arrangements for verifying correct programming or erasure
- G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
- G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
- G11C2216/12—Reading and writing aspects of erasable programmable read-only memories
- G11C2216/20—Suspension of programming or erasing cells in an array in order to read other cells in it
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Read Only Memory (AREA)
Abstract
所提供的是用于执行关于非易失性存储器的块擦除操作的装置、存储器控制器和方法。生成用以执行块擦除操作的部分的命令。在实施命令之后执行至少一个读取或写入操作。响应于确定在执行所述至少一个读取或写入操作之后块擦除操作并未完成而实施命令的附加实例。
Description
技术领域
本文所描述的实施例一般地涉及用于减少针对块可擦除非易失性存储器的读取延时的方法和装置。
背景技术
固态驱动器（SSD）的重要优点是其在处理读取和写入操作方面优于磁性硬盘驱动器的性能的低最大延时。然而，SSD可以实现改进数据完整性的后台操作，其触发对SSD中的非易失性存储器的写入和擦除操作。这些后台擦除和写入操作可以增加延时，尤其是在以读取为中心的工作负荷中。
特别地，在只读工作负荷期间，主机可以经历从对块可擦除非易失性存储器（例如NAND）的写入操作和擦除操作二者显露的延时。最大NAND组件写入和擦除延时是最大读取延时的多于一个数量级，并且擦除延时是写入延时的若干倍。因此，在SSD中的命令队列中跟随擦除命令的读取命令可能经历等待擦除操作完成的延时中的相当大的增加。另外，最大读取和擦除延时之间的增量经过NAND组件世代持续增加。例如，在其中NAND命令按序排队的简单系统中，如果主机读取以其中已经开始块擦除操作的NAND组件为目标，则主机将经历等于NAND读取命令加上NAND擦除命令的延时的读取命令延时。例如，具有大约100微秒（μs）的最大读取延时和大约10毫秒（ms）的擦除延时是可能的。对于正在仅发送读取命令的主机——忽略系统中的其他延时，主机可以看到10.1ms的最差情况读取命令延时。
在本领域中存在对于用于减少由擦除操作导致的读取和写入操作的延时的改进技术的需要。
附图说明
通过示例的方式参考随附各图来描述实施例，随附各图不是按比例绘制的，其中相同的参考标号指代类似的元件。
图1图示非易失性存储器设备的实施例。
图2图示擦除寄存器的实施例。
图3图示用以使擦除分段命令与读取和写入命令交错的操作的实施例。
图4图示用以在命令队列中使擦除分段命令与读取和写入命令交错的操作的实施例。
图5图示用以处理命令队列中的命令的操作的实施例。
图6图示非易失性存储器设备的附加实施例。
图7图示用以使用图6的非易失性存储器设备来使擦除分段命令与读取和写入命令交错的操作的实施例。
图8图示在其中可以部署图1和/或6的存储器设备的系统。
具体实施方式
用以减少由于擦除操作的读取和写入延时的一种现有技术是实现擦除挂起和恢复命令。如果主机在已经通过SSD控制器向NAND组件分派内部擦除命令之后请求读取命令，则SSD控制器可以发送擦除挂起命令以暂停擦除从而允许主机读取进行而不等待擦除命令完成。在向命令队列添加擦除命令之后接收到主机读取命令之后，在读取之前向控制器命令队列中注入擦除挂起命令以挂起擦除从而允许读取命令进行。在读取命令完成之后，向命令队列中注入擦除恢复命令以导致擦除操作继续。在可替换的实现方式中，SSD控制器可以具有定时器接口以在达到超时之后注入擦除挂起命令从而迫使擦除挂起以允许读取进行，以便避免读取操作经历擦除操作的完整延时。SSD控制器和NAND组件，例如NAND管芯，将要求额外的寄存器来追踪被挂起的擦除的进展。
所描述的实施例提供一种解决方案，其通过插入部分擦除命令（称为分段擦除命令、擦除命令，或简称为命令）（每一个仅执行块擦除操作的部分）而不要求SSD控制器和NAND组件内的侵入式中止（挂起）接口。例如，块擦除操作可以要求多个脉冲和验证操作以跨单元块施加电压从而将单元值重置到经擦除的状态。分段擦除命令可以包括单个擦除命令或脉冲和验证操作。以此方式，分段擦除命令与多个读取和写入命令交错以将由于擦除操作所致的增加的延时限制为部分擦除操作（即，分段擦除命令）的延时。
所描述的与分段擦除命令（还称为命令）的交错过程还是有利的，因为它允许对擦除操作的持续时间和速度的控制，其不要求无序挂起和恢复命令实施。
在以下描述中，阐述众多具体细节诸如逻辑实现方式、操作码、指定操作数的手段、资源划分/共享/复制实现方式、系统组件的类型和相互关系，以及逻辑划分/集成选择，以便提供对本发明的更加透彻的理解。然而，本领域技术人员将领会到，可以在没有这样的具体细节的情况下实践本发明。在其他实例中，并未详细示出控制结构、门级电路和完整的软件指令序列以免使本发明模糊。本领域普通技术人员利用所包括的描述将能够在没有过度实验的情况下实现适当的功能。
在说明书中对“一个实施例”、“实施例”、“示例实施例”等的引用指示所描述的实施例可以包括特定特征、结构或特性，但是每一个实施例可以不必包括该特定特征、结构或特性。而且，这样的短语不一定都是指相同的实施例。某些实施例涉及存储设备电子组装件。实施例包括用于形成电子组装件的设备和方法二者。
图1图示具有控制器102和非易失性存储器单元的存储器阵列104的非易失性存储器设备100的实施例。非易失性存储器设备100可以充当计算系统中的存储器设备和/或存储设备二者，并且可以用于执行计算系统中的易失性存储器设备和盘驱动器的角色。在实施例中，非易失性存储器设备100可以包括固态驱动器（SSD）。控制器102包括输入/输出（I/O）逻辑106以管理涉及存储器阵列104的读取和写入请求以及用以处置关于存储器阵列104中的单元的页块的擦除操作的逻辑。I/O逻辑106向命令队列108添加读取/写入和擦除命令，从所述命令队列108访问和执行命令。I/O逻辑106维护擦除寄存器200以管理擦除操作。控制器102包括用以执行附加的存储器管理操作的各种其他逻辑。
存储器存储阵列104可以包括电可擦除且非易失性存储器单元，诸如闪速存储设备。例如，存储器存储阵列104可以包括存储器单元的NAND管芯，还称为NAND芯片或封装。在一个实施例中，NAND管芯可以包括多级单元（MLC）NAND闪速存储器，其在每一个单元中记录两比特值，低比特值和高比特值。可替换地，NAND管芯可以包括单级单元（SLC）和三级单元（TLC）NAND存储器。再进一步地，NAND管芯可以包括使用浮栅单元的3D NAND闪速存储器。存储阵列104还可以包括但不限于MLC NAND闪速存储器、铁电随机存取存储器（FeTRAM）、基于纳米线的非易失性存储器、三维（3D）交叉点存储器，诸如相变存储器（PCM）、合并忆阻器技术的存储器、磁阻式随机存取存储器（MRAM）、自旋转移力矩（STT）-MRAM、单级单元（SLC）闪速存储器和其他电可擦除可编程只读存储器（EEPROM）类型设备。
图2图示用于块地址经受块擦除操作为自由空间以用于执行写入操作的擦除寄存器200i的实例的实施例。在一个实施例中，擦除寄存器200i的实例可以包括：块地址202，其标识该块存储器单元的页；指示擦除操作是否关于块地址202正在进行的擦除操作未决标志204；要执行以实现块擦除操作/命令的分段命令的最大数目206；以及指示作为执行未决块擦除操作的部分而已经执行的分段擦除命令的数目的分段命令计数208。
图3图示由I/O逻辑106执行以使分段擦除命令与读取和写入操作交错的操作的实施例。当发起（在块300处）用以擦除单元（例如NAND单元）块的块擦除操作时，I/O逻辑106对经受擦除操作的单元块执行（在块302处）分段擦除命令。在某些实施例中，分段擦除命令可以包括块擦除操作的部分，诸如跨单元块施加电压以擦除的单个脉冲和验证操作。如果（在块304处）命令的验证方面没有验证块擦除操作完成并且将块中的所有单元改变成经擦除的状态，例如全部逻辑“一”，则I/O逻辑106执行（在块306处）多个读取和写入操作。在根据准则执行所述多个读取和写入操作之后，控制返回到块302以将另一分段擦除命令交错到操作中。如果（在块304处）验证返回擦除操作完成，则擦除操作处理终止（在块308处），使得不再使分段擦除命令交错。
利用所描述的实施例，分段擦除命令，诸如用以执行单个脉冲和验证操作，与读取和写入命令交错。在某些实施例中，交错可以牵涉在执行预定数目的写入操作之后执行分段擦除命令。例如，写入操作可以关于块的页执行，所述块的页与经受擦除操作的块不同。在一个实施例中，写入操作的数目可以用于控制分段擦除交错率，使得不迟于整个块的页将被写入时，擦除操作完成。这确保不迟于写入操作使用页块时页块被释放。另外，读取操作可以不影响发出分段擦除命令的时序，使得仅在执行若干写入操作之后触发分段擦除命令，但是可以执行无限数目的读取操作。以此方式，以匹配系统中的写入的带宽要求的速率发出分段擦除命令，使得不迟于整个块被写入时该块被擦除，使得一块自由空间可用于执行NAND实现方式中的写入操作。
在某些实施例中，分段擦除命令（或命令）包括单个脉冲和验证操作，其用以跨块的单元施加电压以将其状态改变成擦除状态，例如全部逻辑“一”到该块中的单元的写入。在可替换的实施例中，单个分段擦除命令可以导致多个脉冲和验证操作，但是小于将被执行以完成整个擦除操作的脉冲和验证操作的总数目。
在某些实施例中，在分段擦除命令正在进行的同时，仅准许对与经受擦除操作的单元块不同的单元块的读取和写入操作。
图4图示由控制器102的I/O逻辑106执行以使用命令队列108和擦除寄存器200来执行擦除操作的操作的实施例。当发起（在块400处）针对单元块202的块擦除操作时，设定擦除操作未决标志204（在块402处）以指示块擦除是未决的并且将计数208设定（在块404）到零。I/O逻辑106向命令队列108添加（在块406处）分段擦除命令，例如单个脉冲和验证命令。当接收到（在块408处）读取或写入命令时，将所接收到的读取/写入命令添加（在块410处）到命令队列108。
如果（在块412处）擦除操作未决标志204指示块擦除操作是未决的，即尚未完成，则如果（在块414处）所接收到的命令是写入（来自块414的否分支），做出（在块416处）块擦除操作是否完成的确定，诸如是否未设定擦除操作未决标志204。如果是这样，则控制从图4的逻辑退出（在块418处）。如果块擦除操作未完成，则使计数208递增（在块420处）。如果（在块422处）计数208是所准许的分段擦除命令206的最大数目，则块擦除操作失败（在块424处），因为擦除没有在分段擦除命令的禁止数目206内完成。如果（在块422处）尚未针对未决擦除操作执行最大数目的分段擦除命令，则做出（在块426处）自从向命令队列108添加最后分段擦除命令以来是否最大数目的写入命令已排队的确定。如果最大数目的写入已排队，则控制进行回到块406以向队列添加另一分段擦除命令，以便确保擦除操作将在写入操作的整个块已执行之前完成，使得总是保证在块被写入时块被擦除。
如果（从块412的否分支）擦除操作未决标志204指示块擦除操作不是未决的、或者如果（从块414的是分支）接收到读取命令、或者如果（从块422的否分支）最大数目的写入尚未排队，则控制进行回到块408以等待下一读取/写入命令来排队。
图4的所描述的操作使分段擦除命令在读取和/或写入命令的群组之间交错，使得在已经添加最大数目的写入之后将分段擦除命令添加到队列。在可替换的实施例中，其他技术可以用于确定何时使分段擦除命令交错，诸如在固定数目的读取和写入二者之后等。
图5图示由I/O逻辑106执行以处理命令队列108中的命令的操作的实施例。当处理（在块500处）命令队列108中的下一命令时，如果（在块502处）经处理的命令不是分段擦除命令，则I/O逻辑执行（在块504处）经处理的下一命令的读取/写入操作。如果（在块502处）经处理的命令是分段擦除命令，则执行分段擦除操作（在块506处），例如单个脉冲和验证操作。如果（在块508处）将块擦除操作验证为完成，则将擦除操作未决标志204设定（在块510处）成指示擦除不是未决的，并且控制进行回到块500以处理队列中的下一命令。如果（在块508处）擦除未被验证为完成，则控制进行到块500以处理队列中的下一命令。
利用图5的操作，分段擦除命令以它们被添加到命令队列108的交错次序被处理。
在图1-5的操作中，存储器控制器102执行命令处理和管理中的大部分。图6和7图示其中构成图1的存储器阵列104的存储器设备（例如NAND管芯）包括用以独立地执行和管理分段擦除命令的逻辑的实施例。
图6图示非易失性存储器设备600的实施例，其包括具有缓冲命令队列606中的读取和写入命令的I/O逻辑608的控制器602，并且包括擦除寄存器604，擦除寄存器604可以包括关于图2所描述的擦除寄存器中的一些或全部。存储器设备6101、6102……610n包括物理封装，例如管芯，其具有数据要被写入到的存储器单元，并且可以包括分离的集成电路管芯，诸如NAND管芯。存储器设备6101示出可以集成在存储器设备6102……610n中的组件。每一个存储器设备6102……610n可以包括组件控制器612，组件控制器612具有用以管理从控制器602和擦除寄存器616发送的I/O操作和擦除命令的组件逻辑614，所述擦除寄存器616可以包括关于图2所描述的寄存器中的一些或全部以管理擦除操作。每一个存储器设备6102……610n还包括存储器单元618，所述存储器单元618可以组织为块内的页，诸如NAND存储器单元。
图7图示由控制器I/O逻辑608和组件逻辑614执行以作为交错的分段擦除命令（还称为命令）来执行块擦除操作的操作的实施例。当发起（在块700处）针对存储器设备6101、6102……610n中的一个中的块的块擦除操作时，控制器I/O逻辑608向具有要擦除的块的存储器设备6101、6102……610n的组件逻辑发送（在块702处）擦除命令以执行若干分段擦除命令。来自控制器602的擦除命令可以指示要执行的若干分段擦除命令的数目。组件逻辑614执行分段擦除命令（例如，用以向经受擦除操作的块中的单元施加电压脉冲的单个脉冲和验证操作）。如果（在块706处）组件逻辑614验证所执行的分段擦除命令完成对存储器单元618的块的块擦除操作，则结束（在块708处）擦除操作处理，这意味着不执行另外的分段擦除命令，并且将块擦除操作的通过返回（在块710处）到存储器控制器602。
如果（在块706处）验证确定块擦除操作没有完成，则组件逻辑614根据准则执行（在块712处）多个读取和写入操作，诸如执行预定数目的写入，使得在整个块被写入之前块被擦除，诸如以上所描述的。如果（在块714处）执行指定数目的分段擦除命令，则块擦除操作处理结束（在块716处）并且向控制器602返回（在块718处）失败，因为块擦除没有在由I/O逻辑608指定的分段擦除命令的预定数目内完成。如果（在块714处）没有执行指定数目的分段擦除命令，则控制进行回到块704及以下等等以执行另一分段擦除命令。
利用图7所描述的操作，使分段擦除命令在执行读取和写入操作的系列之间交错。然而，利用图7的操作，由具有要擦除的存储器单元618中的块的存储器设备6101、6102……610n中的组件逻辑614处置分段擦除命令的交错。虽然执行分段擦除命令针对存储器设备（例如6101）中的单元618中的一个块，但是组件逻辑614可以使对与存储器单元618中经受擦除操作的块不同的块的读取和写入操作的群组交错。可以在存储器设备6101、6102……610n具有充足的组件逻辑614来管理分段擦除命令的交错时利用图7的实施例。在某些实施例中，组件控制器612可以维护关于存储器单元618的队列到队列读取和写入命令。
图8图示系统800的实施例，其中可以将非易失性存储器设备100和600部署为易失性存储器设备808和/或非易失性存储器设备810。系统包括通过总线806与易失性存储器设备808和非易失性存储设备810通信的处理器804，在所述易失性存储器设备808中高速缓存正在执行的程序、操作数和参数。处理器804还可以与输入/输出（I/O）设备812a、812b通信，所述输入/输出（I/O）设备812a、812b可以包括输入设备（例如键盘、触摸屏、鼠标等）、显示设备、图形卡、端口、网络接口等。非易失性存储设备810可以插入在系统800母板上的存储器插槽中、安装在系统800母板上、在外部存储器设备中或通过网络可访问。
应当领会到，贯穿本说明书对“一个实施例”或“实施例”的引用意味着结合该实施例描述的特定特征、结构或特性被包括在本发明的至少一个实施例中。因此，要强调并且应当领会到的是，在本说明书的各个部分中对“实施例”或“一个实施例”或“可替换的实施例”的两个或更多引用不一定都是指相同的实施例。另外，可以如合适的那样将特定特征、结构或特性组合在本发明的一个或多个实施例中。
类似地，应当领会到，在本发明的实施例的前述描述中，出于流线化本公开从而帮助理解各种发明的方面中的一个或多个的目的，各种特征有时在单个实施例、附图或其描述中成组在一起。然而，这种公开方法不要被解释为反映以下意图：所要求保护的主题要求比在每一个权利要求中明确记载的更多的特征。而是，如随附权利要求所反映的，发明的方面在于少于单个前述公开的实施例的所有特征。因此，随附于详细描述的权利要求由此明确地合并到该详细描述中。
示例
以下示例关于另外的实施例。
示例1是一种装置，包括：非易失性存储器；以及当被实施时执行操作的存储器控制逻辑，所述操作包括：生成用以执行块擦除操作的部分的命令；在实施分段擦除命令之后执行至少一个读取或写入操作；以及响应于确定在执行所述至少一个读取或写入操作之后块擦除操作并未完成，而生成分段擦除命令的附加实例。
在示例2中，示例1和3-10的主题可以可选地包括，生成命令和执行所述至少一个读取或写入操作包括使至少一个读取或写入操作与命令交错，直到块擦除操作完成。
在示例3中，示例1、2和4-10的主题可以可选地包括，交错包括在多个读取和写入操作之间生成命令。
在示例4中，示例1-3和5-10的主题可以可选地包括，交错包括在执行预定数目的写入操作之后生成命令。
在示例5中，示例1-4和6-10的主题可以可选地包括，块擦除操作关于页块来执行，并且一个写入操作关于页来执行，其中交错包括在实施命令之前限制写入操作的数目使得不迟于页块被写入时块被成功擦除。
在示例6中，示例1-5和7-10的主题可以可选地包括，交错包括继续执行读取操作而不执行生成命令，其中仅若干写入操作而没有读取操作的执行导致命令被生成。
在示例7中，示例1-6和8-10的主题可以可选地包括，实施命令以执行一个脉冲和验证操作，其用以向经受擦除操作的单元施加电压脉冲并且验证对经受块擦除操作的单元是否处于经擦除的状态进行验证。
在示例8中，示例1-7和9-10的主题可以可选地包括，在多个存储器管芯中实现非易失性存储器，并且存储器控制逻辑位于包括存储器芯片和存储器控制逻辑的存储器设备中的存储器芯片外部。
在示例9中，示例1-8和10的主题可以可选地包括，在多个存储器管芯中实现非易失性存储器，并且存储器控制逻辑包括存储器管芯外部的控制器和实现在存储器管芯中的每一个上的组件逻辑，其中具有要擦除的单元的存储器管芯上的组件逻辑实施命令，其中执行所述至少一个读取和操作以及确定擦除操作是否完成由所述组件逻辑来执行。
在示例10中，示例1-9的主题可以可选地包括，操作还包括：通过控制器向组件逻辑传送要执行的命令数目；由组件逻辑响应于由控制器传送的数目而执行所述数目的命令；由组件逻辑响应于在执行所传送的数目的命令之后块擦除操作未完成而向控制器返回擦除操作的失败；以及由组件逻辑响应于在执行所传送的数目的命令之后块擦除操作完成而向控制器返回块擦除操作的通过。
示例11是一种耦合到非易失性存储器的存储器控制器，包括：当被实施时执行操作的存储器控制逻辑，所述操作包括：生成用以执行块擦除操作的部分的命令；在实施分段擦除命令之后执行至少一个读取或写入操作；以及响应于确定在执行所述至少一个读取或写入操作之后块擦除操作并未完成而实施命令的附加实例。
在示例12中，示例11和13-16的主题可以可选地包括，生成擦除命令和所述至少一个读取或写入操作包括使至少一个读取或写入操作与命令交错，直到擦除操作完成。
在示例13中，示例11、12和14-16的主题可以可选地包括，交错包括在多个读取和写入操作之间执行一个命令。
在示例14中，示例11-13、15和16的主题可以可选地包括，实施命令以执行一个脉冲和验证操作，其用以向经受块擦除操作的单元施加电压脉冲并且验证对经受块擦除操作的单元是否处于经擦除的状态进行验证。
在示例15中，示例11-14和16的主题可以可选地包括，非易失性存储器实现在多个存储器管芯中，并且存储器控制逻辑位于包括存储器芯片和存储器控制逻辑的存储器设备中的存储器芯片外部。
在示例16中，示例11-15的主题可以可选地包括，非易失性存储器实现在多个存储器管芯中，并且其中存储器控制逻辑包括存储器管芯外部的控制器和实现在存储器管芯中的每一个上的组件逻辑，其中具有要擦除的单元的存储器管芯上的组件逻辑实施命令，其中执行所述至少一个读取和操作以及确定块擦除操作是否完成由所述组件逻辑来执行。
示例17是一种用于执行关于非易失性存储器的块擦除操作的方法，包括：生成用以执行块擦除操作的部分的命令；在实施分段擦除命令之后执行至少一个读取或写入操作；以及响应于确定在执行所述至少一个读取或写入操作之后块擦除操作未完成，而生成命令的附加实例。
在示例18中，示例17和19-22的主题可以可选地包括，生成命令和所述至少一个读取或写入操作包括使至少一个读取或写入操作与分段擦除命令交错，直到擦除操作完成。
在示例19中，示例17、18和20-22的主题可以可选地包括，交错包括在多个读取和写入操作之间生成一个命令。
在示例20中，示例17-19、21和22的主题可以可选地包括，实施命令以执行一个脉冲和验证操作，其用以向经受块擦除操作的单元施加电压脉冲并且验证对经受块擦除操作的单元是否处于经擦除的状态进行验证。
在示例21中，示例17-20和22的主题可以可选地包括，在多个存储器管芯中实现非易失性存储器，并且其中生成命令、确定擦除操作是否完成以及执行分段擦除命令的附加实例的操作由位于包括存储器芯片和存储器控制逻辑的存储器设备中的存储器芯片外部的存储器控制逻辑执行。
在示例22中，示例17-21的主题可以可选地包括，在多个存储器管芯中实现非易失性存储器，其中存储器管芯外部的控制器生成命令，其中具有要擦除的单元的存储器管芯上的组件逻辑实施命令，并且其中执行所述至少一个读取和操作以及确定擦除操作是否完成由所述组件逻辑来执行。
在示例23中，示例17的主题还可以包括以下中的至少一个步骤：
（1）其中生成命令和所述至少一个读取或写入操作包括使至少一个读取或写入操作与命令交错，直到擦除操作完成；和/或
（2）其中交错包括在多个读取和写入操作之间执行一个命令；和/或
（3）其中交错包括在执行预定数目的写入操作之后执行命令；和/或
（4）其中块擦除操作关于页块来执行，并且一个写入操作关于页来执行，其中交错包括在命令之前限制写入操作的数目使得不迟于页块被写入时块被成功擦除；和/或
（5）其中交错包括继续执行读取操作而不执行命令，其中仅若干写入操作而没有读取操作的执行导致命令被生成；和/或
（6）其中实施命令以执行一个脉冲和验证操作，其用以向经受块擦除操作的单元施加电压脉冲并且验证经受擦除操作的单元是否处于经擦除的状态的验证；和/或
（7）其中在多个存储器管芯中实现非易失性存储器单元，并且其中存储器控制逻辑位于包括存储器芯片和存储器控制逻辑的存储器设备中的存储器芯片外部；和/或
（8）其中在多个存储器管芯中实现非易失性存储器单元，并且其中存储器控制逻辑包括存储器管芯外部的控制器和实现在存储器管芯中的每一个上的组件逻辑，其中控制器向具有要擦除的单元的存储器管芯上的组件逻辑发送命令以执行分段擦除命令、至少一个读取和操作以及确定擦除操作是否完成；和/或
（9）其中操作还包括：通过控制器向组件逻辑传送要执行的分段擦除命令的数目；由组件逻辑响应于由控制器传送的数目而执行所述数目的命令；由组件逻辑响应于在执行所传送的数目的命令之后块擦除操作未完成而向控制器返回块擦除操作的失败；以及由组件逻辑响应于在执行所传送的数目的分段擦除命令之后块擦除操作完成而向控制器返回块擦除操作的通过。
示例24是一种系统，包括：实施生成读取和写入操作的程序代码的处理器；存储设备，包括：非易失性存储器；以及当被实施时执行操作的存储器控制逻辑，所述操作包括：生成用以执行块擦除操作的部分的命令；在实施命令之后执行来自实施程序代码的处理器的至少一个读取或写入操作；确定块擦除操作是否作为实施命令的结果而完成；以及响应于确定在执行所述至少一个读取或写入操作之后块擦除操作未完成而实施命令的附加实例。
在示例25中，示例24的主题可以可选地包括，执行命令和来自处理器的所述至少一个读取或写入操作包括使至少一个读取或写入操作与命令交错，直到块擦除操作完成。
在示例26中，示例24和25的主题可以可选地包括，实施命令以执行一个脉冲和验证操作，其用以向经受块擦除操作的单元施加电压脉冲，并且验证对经受块擦除操作的单元是否处于经擦除的状态进行验证。
示例27是一种系统，包括：实施生成读取和写入操作的程序代码的处理器；存储设备，包括：非易失性存储器；以及用于生成用以执行块擦除操作的部分的命令的部件；用于在实施分段擦除命令之后执行来自实施程序代码的处理器的至少一个读取或写入操作的部件；以及用于响应于确定在执行所述至少一个读取或写入操作之后块擦除操作未完成而实施命令的附加实例的部件。
示例28是一种装置，包括：用于生成用以执行关于非易失性存储器的块擦除操作的部分的命令的部件；用于在实施命令之后执行至少一个读取或写入操作的部件；以及用于响应于确定在执行所述至少一个读取或写入操作之后块擦除操作未完成而实施命令的附加实例的部件。
示例29是一种装置，包括用以执行如在任何前述权利要求中所要求保护的方法的部件。
示例30是一种机器可读储存器，包括机器可读指令，所述机器可读指令在被实施时实现如在任何前述权利要求中所要求保护的方法或实现如在任何前述权利要求中所要求保护的装置或系统。
Claims (25)
1.一种装置，包括：
非易失性存储器；以及
当被实施时执行操作的存储器控制逻辑，所述操作包括：
生成用以执行块擦除操作的部分的命令；
在实施命令之后执行至少一个读取或写入操作；以及
响应于确定在执行所述至少一个读取或写入操作之后块擦除操作未完成，而生成命令的附加实例以执行块擦除操作的附加部分。
2.权利要求1所述的装置，其中生成命令和执行所述至少一个读取或写入操作包括使至少一个读取或写入操作与命令交错，直到擦除操作完成。
3.权利要求2所述的装置，其中交错包括在多个读取和写入操作之间生成命令。
4.权利要求3所述的装置，其中交错包括在执行预定数目的写入操作之后生成命令。
5.权利要求3所述的装置，其中块擦除操作关于页块来执行，并且一个写入操作关于页来执行，其中交错包括在实施命令之前限制写入操作的数目使得不迟于页块被写入时块被成功擦除。
6.权利要求5所述的装置，其中交错包括继续执行读取操作而不生成命令，其中仅若干写入操作而没有读取操作的执行导致命令被生成。
7.权利要求1-6中的任何一项中所述的装置，其中实施命令以执行一个脉冲和验证操作，其用以向经受块擦除操作的非易失性存储器的单元施加电压脉冲，并且验证对经受块擦除操作的单元是否处于经擦除的状态进行验证。
8.权利要求1-7中的任何一项中所述的装置，其中在多个存储器管芯中实现非易失性存储器，并且其中存储器控制逻辑位于包括存储器芯片和存储器控制逻辑的存储器设备中的存储器芯片外部。
9.权利要求1-8中的任何一项中所述的装置，其中在多个存储器管芯中实现非易失性存储器，并且其中存储器控制逻辑包括存储器管芯外部的控制器和实现在存储器管芯中的每一个上的组件逻辑，其中具有单元的存储器管芯上的组件逻辑实施命令，其中执行所述至少一个读取和操作以及确定块擦除操作是否完成由所述组件逻辑来执行。
10.权利要求9所述的装置，其中操作还包括：
通过控制器向组件逻辑传送用以执行块擦除操作的命令的数目；
由组件逻辑响应于由控制器传送的数目而执行所述数目的命令；
由组件逻辑响应于在执行所传送的数目的命令之后块擦除操作未完成而向控制器返回块擦除操作的失败；以及
由组件逻辑响应于在执行所传送的数目的命令之后块擦除操作完成而向控制器返回块擦除操作的通过。
11.一种耦合到非易失性存储器的存储器控制器，包括：
当被实施时执行操作的存储器控制逻辑，所述操作包括：
生成用以执行块擦除操作的部分的命令；
在实施命令之后执行至少一个读取或写入操作；以及
响应于确定在执行所述至少一个读取或写入操作之后块擦除操作未完成，而生成命令的附加实例。
12.权利要求11所述的存储器控制器，其中生成命令和执行所述至少一个读取或写入操作包括使至少一个读取或写入操作与命令交错，直到块擦除操作完成。
13.权利要求12所述的存储器控制器，其中交错包括在多个读取和写入操作之间生成命令。
14.权利要求11-13中的任何一项所述的存储器控制器，其中实施命令以执行一个脉冲和验证操作，其用以向经受块擦除操作的非易失性存储器中的单元施加电压脉冲，并且验证对经受擦除操作的单元是否处于经擦除的状态进行验证。
15.权利要求11-14中的任何一项所述的存储器控制器，其中非易失性存储器实现在多个存储器管芯中，并且其中存储器控制逻辑位于包括存储器芯片和存储器控制逻辑的存储器设备中的存储器芯片外部。
16.权利要求11-15中的任何一项所述的存储器控制器，其中非易失性存储器实现在多个存储器管芯中，并且其中存储器控制逻辑包括存储器管芯外部的控制器和实现在存储器管芯中的每一个上的组件逻辑，其中具有要擦除的单元的存储器管芯上的组件逻辑实施命令，其中执行所述至少一个读取和操作以及确定块擦除操作是否完成由所述组件逻辑来执行。
17.一种用于执行关于非易失性存储器的块擦除操作的方法，包括：
生成用以执行块擦除操作的部分的命令；
在实施命令之后执行至少一个读取或写入操作；以及
响应于确定在执行所述至少一个读取或写入操作之后块擦除操作未完成，而生成命令的附加实例。
18.权利要求17所述的方法，其中生成命令和执行所述至少一个读取或写入操作包括使至少一个读取或写入操作与命令交错，直到块擦除操作完成。
19.权利要求18所述的方法，其中交错包括在多个读取和写入操作之间生成命令。
20.权利要求17-10中的任何一项所述的方法，其中实施命令以执行一个脉冲和验证操作，其用以向经受擦除操作的单元施加电压脉冲并且验证对经受擦除操作的单元是否处于经擦除的状态进行验证。
21.权利要求17-20中的任何一项所述的方法，其中在多个存储器管芯中实现非易失性存储器，并且其中生成命令、确定块擦除操作是否完成以及实施命令的附加实例的操作由位于包括存储器芯片和存储器控制逻辑的存储器设备中的存储器芯片外部的存储器控制逻辑执行。
22.权利要求17-21中的任何一项所述的方法，其中在多个存储器管芯中实现非易失性存储器，其中存储器管芯外部的控制器生成命令，其中具有要擦除的单元的存储器管芯上的组件逻辑实施命令，并且其中执行所述至少一个读取和操作以及确定擦除操作是否完成由所述组件逻辑来执行。
23.一种系统，包括：
实施生成读取和写入操作的程序代码的处理器；
存储设备，包括：
非易失性存储器；以及
当被实施时执行操作的存储器控制逻辑，所述操作包括：
生成用以执行块擦除操作的部分的命令；
在实施命令之后执行来自实施程序代码的处理器的至少一个读取或写入操作；以及
响应于确定在执行所述至少一个读取或写入操作之后块擦除操作未完成而实施命令的附加实例。
24.权利要求23所述的系统，其中生成命令和执行来自处理器的至少一个读取或写入操作包括使至少一个读取或写入操作与命令交错，直到块擦除操作完成。
25.一种系统，包括：
实施生成读取和写入操作的程序代码的处理器；
存储设备，包括：
非易失性存储器；
用于生成用以对非易失性存储器执行块擦除操作的部分的命令的部件；
用于在实施关于非易失性存储器的命令之后执行来自实施程序代码的处理器的至少一个读取或写入操作的部件；以及
用于响应于确定在执行关于非易失性存储器的所述至少一个读取或写入操作之后块擦除操作未完成而实施命令的附加实例的部件。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US14/752,817 US9679658B2 (en) | 2015-06-26 | 2015-06-26 | Method and apparatus for reducing read latency for a block erasable non-volatile memory |
| US14/752817 | 2015-06-26 | ||
| PCT/US2016/034474 WO2016209542A1 (en) | 2015-06-26 | 2016-05-26 | Method and apparatus for reducing read latency for a block erasable non-volatile memory |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107636766A true CN107636766A (zh) | 2018-01-26 |
Family
ID=57586199
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201680030468.2A Pending CN107636766A (zh) | 2015-06-26 | 2016-05-26 | 用于减少针对块可擦除非易失性存储器的读取延时的方法和装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US9679658B2 (zh) |
| EP (2) | EP3314612B1 (zh) |
| CN (1) | CN107636766A (zh) |
| WO (1) | WO2016209542A1 (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2020077495A1 (zh) * | 2018-10-15 | 2020-04-23 | 华为技术有限公司 | 命令调度方法、装置及存储介质 |
| CN112400156A (zh) * | 2018-03-01 | 2021-02-23 | 美光科技公司 | 同时并基于对数据块的另一操作的执行速率对数据块执行操作 |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3133604B1 (en) * | 2015-08-17 | 2020-11-11 | Harman Becker Automotive Systems GmbH | Method and device for fail-safe erase of flash memory |
| US10025536B2 (en) * | 2016-02-10 | 2018-07-17 | Sandisk Technologies Llc | Memory system and method for simplifying scheduling on a flash interface module and reducing latencies in a multi-die environment |
| US10423335B2 (en) | 2017-06-30 | 2019-09-24 | Seagate Technology Llc | Enhancing quality of service of a storage device |
| CN107436737A (zh) * | 2017-08-14 | 2017-12-05 | 郑州云海信息技术有限公司 | 一种固态硬盘中处理suspend操作优化的方法和系统 |
| CN109697017B (zh) * | 2017-10-20 | 2022-03-15 | 上海宝存信息科技有限公司 | 数据储存装置以及非挥发式存储器操作方法 |
| KR102514772B1 (ko) | 2017-12-28 | 2023-03-28 | 삼성전자주식회사 | 비동기적 동작 수행이 가능한 비휘발성 메모리 장치와 이를 포함하는 메모리 시스템, 그리고 이의 동작 수행 방법 |
| KR102559549B1 (ko) * | 2018-09-12 | 2023-07-26 | 에스케이하이닉스 주식회사 | 메모리 시스템에서의 블록 상태를 관리하는 방법 및 장치 |
| KR20200057311A (ko) | 2018-11-16 | 2020-05-26 | 삼성전자주식회사 | 통신되는 데이터의 양을 동작의 중단 빈도에 따라 스로틀링하는 스토리지 장치 |
| US10643711B1 (en) | 2018-12-20 | 2020-05-05 | Western Digital Technologies, Inc. | Workload based dynamic erase suspend adaptation |
| US10665303B1 (en) * | 2019-05-10 | 2020-05-26 | Macronix International Co., Ltd. | Erasing blocks with few programmed pages |
| US11061578B2 (en) * | 2019-08-05 | 2021-07-13 | Micron Technology, Inc. | Monitoring flash memory erase progress using erase credits |
| FR3101974B1 (fr) * | 2019-10-15 | 2021-09-10 | Continental Automotive | Procédé d’aide à l’identification de secteurs vierges d’une mémoire non-volatile d’un microcontrôleur |
| US11797188B2 (en) | 2019-12-12 | 2023-10-24 | Sk Hynix Nand Product Solutions Corp. | Solid state drive with multiplexed internal channel access during program data transfers |
| WO2021164032A1 (zh) * | 2020-02-21 | 2021-08-26 | 华为技术有限公司 | 读/写数据的方法、存储器、存储装置和终端 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1287361A (zh) * | 1999-09-07 | 2001-03-14 | 三星电子株式会社 | 闪速存储器的实时处理方法 |
| US20070247934A1 (en) * | 2006-04-24 | 2007-10-25 | Sandisk Corporation | High-Performance Flash Memory Data Transfer |
| CN101410905A (zh) * | 2006-03-28 | 2009-04-15 | 诺基亚公司 | 减小非易失性存储器读取延迟的方法和设备 |
| CN101908379A (zh) * | 2009-03-24 | 2010-12-08 | 西部数据技术公司 | 基于访问时间调整对非易失性半导体存储器的访问 |
| US8300477B2 (en) * | 2008-03-03 | 2012-10-30 | Rambus, Inc. | Piecewise erasure of flash memory |
| CN103336744A (zh) * | 2013-06-20 | 2013-10-02 | 华中科技大学 | 一种固态存储设备的垃圾回收方法及其系统 |
| US20140010015A1 (en) * | 2010-08-17 | 2014-01-09 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device which performs improved erase operation |
| CN103650054A (zh) * | 2011-05-31 | 2014-03-19 | 美光科技公司 | 包含存储器系统控制器的设备和相关方法 |
| US20140226404A1 (en) * | 2013-02-12 | 2014-08-14 | Joon-Ho Lee | Memory system performing multi-step erase operation based on stored metadata |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5509134A (en) * | 1993-06-30 | 1996-04-16 | Intel Corporation | Method and apparatus for execution of operations in a flash memory array |
| US5563823A (en) * | 1993-08-31 | 1996-10-08 | Macronix International Co., Ltd. | Fast FLASH EPROM programming and pre-programming circuit design |
| US5912845A (en) * | 1997-09-10 | 1999-06-15 | Macronix International Co., Ltd. | Method and circuit for substrate current induced hot e- injection (SCIHE) approach for VT convergence at low VCC voltage |
| US5963477A (en) * | 1997-12-09 | 1999-10-05 | Macronix International Co., Ltd. | Flash EPROM erase algorithm with wordline level retry |
| US6496417B1 (en) * | 1999-06-08 | 2002-12-17 | Macronix International Co., Ltd. | Method and integrated circuit for bit line soft programming (BLISP) |
| US6614695B2 (en) * | 2001-08-24 | 2003-09-02 | Micron Technology, Inc. | Non-volatile memory with block erase |
| JP4560408B2 (ja) | 2002-10-02 | 2010-10-13 | パナソニック株式会社 | 不揮発性記憶装置の制御方法 |
| JP4220319B2 (ja) | 2003-07-04 | 2009-02-04 | 株式会社東芝 | 不揮発性半導体記憶装置およびそのサブブロック消去方法 |
| US7483311B2 (en) | 2006-02-07 | 2009-01-27 | Micron Technology, Inc. | Erase operation in a flash memory device |
| JP4411338B2 (ja) | 2007-07-13 | 2010-02-10 | シャープ株式会社 | 薄膜太陽電池モジュール |
| US9153331B2 (en) | 2013-03-13 | 2015-10-06 | Sandisk Technologies Inc. | Tracking cell erase counts of non-volatile memory |
-
2015
- 2015-06-26 US US14/752,817 patent/US9679658B2/en active Active
-
2016
- 2016-05-26 WO PCT/US2016/034474 patent/WO2016209542A1/en unknown
- 2016-05-26 EP EP16814986.2A patent/EP3314612B1/en active Active
- 2016-05-26 EP EP24164174.5A patent/EP4361828A2/en active Pending
- 2016-05-26 CN CN201680030468.2A patent/CN107636766A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1287361A (zh) * | 1999-09-07 | 2001-03-14 | 三星电子株式会社 | 闪速存储器的实时处理方法 |
| CN101410905A (zh) * | 2006-03-28 | 2009-04-15 | 诺基亚公司 | 减小非易失性存储器读取延迟的方法和设备 |
| US20070247934A1 (en) * | 2006-04-24 | 2007-10-25 | Sandisk Corporation | High-Performance Flash Memory Data Transfer |
| US8300477B2 (en) * | 2008-03-03 | 2012-10-30 | Rambus, Inc. | Piecewise erasure of flash memory |
| CN101908379A (zh) * | 2009-03-24 | 2010-12-08 | 西部数据技术公司 | 基于访问时间调整对非易失性半导体存储器的访问 |
| US20140010015A1 (en) * | 2010-08-17 | 2014-01-09 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device which performs improved erase operation |
| CN103650054A (zh) * | 2011-05-31 | 2014-03-19 | 美光科技公司 | 包含存储器系统控制器的设备和相关方法 |
| US20140226404A1 (en) * | 2013-02-12 | 2014-08-14 | Joon-Ho Lee | Memory system performing multi-step erase operation based on stored metadata |
| CN103336744A (zh) * | 2013-06-20 | 2013-10-02 | 华中科技大学 | 一种固态存储设备的垃圾回收方法及其系统 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112400156A (zh) * | 2018-03-01 | 2021-02-23 | 美光科技公司 | 同时并基于对数据块的另一操作的执行速率对数据块执行操作 |
| US11995338B2 (en) | 2018-03-01 | 2024-05-28 | Micron Technology, Inc. | Performing operation on data blocks concurrently and based on performance rate of another operation on data blocks |
| WO2020077495A1 (zh) * | 2018-10-15 | 2020-04-23 | 华为技术有限公司 | 命令调度方法、装置及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP3314612A1 (en) | 2018-05-02 |
| WO2016209542A1 (en) | 2016-12-29 |
| EP4361828A2 (en) | 2024-05-01 |
| EP3314612B1 (en) | 2024-03-27 |
| US9679658B2 (en) | 2017-06-13 |
| US20160379715A1 (en) | 2016-12-29 |
| EP3314612A4 (en) | 2019-02-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107636766A (zh) | 用于减少针对块可擦除非易失性存储器的读取延时的方法和装置 | |
| US11227659B2 (en) | Nonvolatile memory device and storage device including nonvolatile memory device | |
| CN101430934B (zh) | 与非闪存设备及其编程方法 | |
| CN108122582A (zh) | 非易失性存储器装置的操作方法和存储器控制器 | |
| JP2013518359A5 (zh) | ||
| CN105874438B (zh) | 多裸芯写入管理中的模式突破 | |
| CN110058799A (zh) | 存储器装置及操作存储器装置的方法 | |
| JP6771621B1 (ja) | 少ないプログラムされたページを有するブロックを消去するシステム及び方法 | |
| KR20160087224A (ko) | 메모리 컨트롤러 및 이를 포함하는 메모리 시스템 | |
| US9766814B2 (en) | Method and apparatus for defect management in a non-volatile memory device | |
| TW201719668A (zh) | 記憶體裝置及操作記憶體的方法 | |
| CN110197693A (zh) | 半导体存储器装置和与操作半导体存储器装置有关的方法 | |
| US9607700B2 (en) | Non-volatile memory device, memory system, and methods of operating the device and system | |
| US8243519B2 (en) | Writing method of a nonvolatile memory device | |
| CN109273039A (zh) | 一种闪存器的擦除验证设备和方法 | |
| US10346097B2 (en) | Nonvolatile memory device and storage device including nonvolatile memory device | |
| US20180299935A1 (en) | Memory device and data storage device including the same | |
| US9529536B2 (en) | Semiconductor memory device, memory system including the same, and operating method thereof | |
| US10509598B2 (en) | Method and apparatus for programming flash based storage using segmented writes | |
| CN111913653A (zh) | 存储器系统、存储器控制器以及存储器控制方法 | |
| CN106935270B (zh) | 存储单元写入方法及其应用 | |
| CN112767976B (zh) | 平稳闪存写速度的方法、装置、存储介质和计算机设备 | |
| CN113342267A (zh) | 一种分布式运算方法、系统、装置及存储介质 | |
| US20170255396A1 (en) | Parallel scheduling of write commands to multiple memory devices | |
| US8972614B2 (en) | Half-duplex SATA link with controlled idle gap insertion |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |