CN111913653A - 存储器系统、存储器控制器以及存储器控制方法 - Google Patents

存储器系统、存储器控制器以及存储器控制方法 Download PDF

Info

Publication number
CN111913653A
CN111913653A CN201910624026.6A CN201910624026A CN111913653A CN 111913653 A CN111913653 A CN 111913653A CN 201910624026 A CN201910624026 A CN 201910624026A CN 111913653 A CN111913653 A CN 111913653A
Authority
CN
China
Prior art keywords
memory
block
sub
erase operation
particular block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910624026.6A
Other languages
English (en)
Inventor
刘亦峻
刘逸青
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN111913653A publication Critical patent/CN111913653A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0619—Improving the reliability of storage systems in relation to data integrity, e.g. data losses, bit errors
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0646—Horizontal data movement in storage systems, i.e. moving data in between storage devices or systems
    • G06F3/0652—Erasing, e.g. deleting, data cleaning, moving of data to a wastebasket
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G11C11/5635—Erasing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3427—Circuits or methods to prevent or reduce disturbance of the state of a memory cell when neighbouring cells are read or written
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/344—Arrangements for verifying correct erasure or for detecting overerased cells
    • G11C16/3445—Circuits or methods to verify correct erasure of nonvolatile memory cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3436—Arrangements for verifying correct programming or erasure
    • G11C16/3454—Arrangements for verifying correct programming or for detecting overprogrammed cells
    • G11C16/3459—Circuits or methods to verify correct programming of nonvolatile memory cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7205—Cleaning, compaction, garbage collection, erase control

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

一种存储器系统、存储器控制器以及存储器控制方法，包含用于部分地擦除存储器系统中的区块以增强可靠性的计算机可读介质。在一个方面中，存储器系统包含具有多个区块的存储器及耦接至存储器的存储器控制器。存储器控制器经组态以：对存储器中的特定区块执行第一擦除操作，特定区块包含各自具有各个存储单元的多个子区块，特定区块中的一个或多个存储单元在第一擦除操作之前处于一个或多个编程状态下；随后对特定区块的第一子区块执行第二擦除操作，使得第一子区块的第一各个存储单元在第二擦除操作后处于擦除状态下。存储器控制器可经组态以不对特定区块的一个或多个其他子区块执行第二擦除操作。

Description

存储器系统、存储器控制器以及存储器控制方法
技术领域
本发明属于存储技术领域，涉及一种存储器系统、存储器控制器以及存储器控制方法，且特别是有关于一种可增强存储器的可靠性的存储器系统、存储器控制器以及存储器控制方法。
背景技术
一些存储器系统受到由重复读取操作引起的读取干扰影响的困扰，其可影响数据完整性。具体而言，随着例如三维(three-dimensional；3D)存储器中的存储器区块之大小增大，读取干扰影响变得更大，且存储器区块中的一些存储器页面可能在编程之前不处于精确擦除状态下，其可恶化存储器的可靠性。在一些情况下，即使存储器区块在擦除后经历较少读取干扰影响，但若页面极长期地保持空白(或未编程)，则一些页面可能不可恢复地受损坏。
发明内容
本发明描述系统及技术，例如非易失性存储器系统，诸如3D NAND或NOR闪存，所述系统及技术用于部分地擦除存储器系统中的存储器区块以例如通过对全部区块执行粗糙擦除且接着对区块中的一个或多个子区块执行精细擦除来增强存储器系统的可靠性。
本发明的一个实施例的特性在于一种存储器系统，所述存储器系统包含：存储器，包含多个区块；以及存储器控制器，耦接至存储器且经组态以：对存储器中的特定区块执行第一擦除操作，特定区块包含各自具有各个存储单元的多个子区块，其中，在第一擦除操作之前，特定区块中的一个或多个存储单元处于一个或多个编程状态下；随后对特定区块的第一子区块执行第二擦除操作，使得第一子区块的第一各个存储单元在第二擦除操作后处于擦除状态下。
在第一擦除操作后，特定区块的一个或多个其他子区块的存储单元可仍然处于与一个或多个其他子区块的存储单元相同的状态下。存储器控制器可经组态以不对特定区块的一个或多个其他子区块执行第二擦除操作。存储器控制器可经组态以仅对特定区块的第一子区块执行第二擦除操作。
在一些实施方案中，在第一擦除操作后及在第二擦除操作之前，特定区块中的存储单元的状态分布在擦除状态与编程状态中的一个之间。在第一擦除操作后，特定区块中的存储单元中的至少一个可处于编程状态中的一个下。
可在无验证操作的情况下执行第一擦除操作，所述验证操作用于验证特定区块的存储单元是否处于擦除状态下。
在一些实施方案中，存储器控制器经组态以通过对第一各个存储单元施加擦除电压且接着验证第一各个存储单元的状态来执行第二擦除操作。存储器控制器可经组态以：判定第一各个存储单元中的至少一个处于编程状态中的一个下，以及作为回应，再次对第一各个存储单元施加擦除电压。存储器控制器可经组态以在再次施加擦除电压后验证第一各个存储单元的状态。
存储器控制器可经组态以判定编程特定区块中的数据，且可响应于所述判定编程特定区块中的数据而对特定区块执行第一擦除操作。
存储器控制器可经组态以判定编程第一子区块中的数据，且可响应于所述判定编程第一子区块中的数据而对第一子区块执行第二擦除操作。
在一些实施方案中，存储器控制器经组态以：在第二擦除操作后，编程第一子区块的第一各个存储单元中的数据。第一子区块可包含多个存储器页面，且存储器控制器可经组态以依序编程第一子区块的多个存储器页面中的数据。存储器控制器可经组态以：编程多个存储器页面的第一存储器页面中的数据的第一部分；以及编程多个存储器页面的第二存储器页面中的数据的第二部分。存储器控制器可经组态以：在编程多个存储器页面的第一存储器页面中的数据的第一部分后，在所述多个存储器页面中暂停数据的编程；以及在一个或多个其他操作完成后，在多个存储器页面的第二存储器页面中恢复数据的第二部分的编程。
在一些情况下，存储器控制器经组态以在特定区块上的第一擦除操作后，暂停特定区块上的操作；以及恢复特定区块上的操作，包含对特定区块的第一子区块执行第二擦除操作。
在一些情况下，存储器控制器经组态以：对特定区块的第二子区块执行第三擦除操作，使得第二子区块的第二各个存储单元在第三擦除操作后处于擦除状态下，其中特定区块的一个或多个第二其他子区块仍然不执行第三擦除操作，一个或多个第二其他子区块包含第一子区块。可在第一子区块填充有编程数据后对第二子区块执行第三擦除操作。
在一些实施方案中，存储器控制器经组态以对特定区块执行编程操作，使得存储单元中的至少一个自擦除状态编程为处于编程状态中的一个下，其中在第一擦除操作后及在第二擦除操作之前执行编程操作。存储器控制器可经组态以通过对特定区块的存储单元施加一个或多个编程脉冲来执行编程操作，且可在无验证操作的情况下执行编程操作，所述验证操作用于验证特定区块的存储单元的状态。在编程操作后，特定区块的存储单元的状态可分布于擦除状态与编程状态中的一个之间。
存储器控制器可经组态以：通过发出第一擦除命令来执行第一擦除操作，所述第一擦除命令包含第一程序代码及特定区块的地址；以及通过发出第二擦除命令来执行第二擦除操作，所述第二擦除命令包含第二程序代码及特定区块的第一子区块的地址，第二程序代码不同于第一程序代码。
存储器可为三维(3D)存储器，且区块中的每一个可为包含多个二维(two-dimensional；2D)区块的3D区块，且特定区块的每一子区块可包含一个或多个2D区块。
在第二擦除操作之前，存储器中的多个区块的第二区块中的存储单元的状态可分布于擦除状态与编程状态中的一个之间。存储器控制器可经组态以将第一擦除操作应用至存储器中的第二区块。
本发明的另一实施例的特征在于存储器控制器，所述存储器控制器包含：至少一个处理器；以及至少一个非暂时性机器可读储存介质，耦接至具有储存于其上的机器可执行指令的至少一个处理器，在所述机器可执行指令由至少一个处理器执行时，使得至少一个处理器执行包含以下的操作：对存储器中的特定区块执行第一擦除操作，特定区块包含各自具有各个存储单元的多个子区块，其中，在第一擦除操作之前，特定区块中的一个或多个存储单元处于一个或多个编程状态下；随后对特定区块的第一子区块执行第二擦除操作，使得第一子区块的第一各个存储单元在第二擦除操作后处于擦除状态下。
操作可更包含：对特定区块执行编程操作，使得存储单元中的至少一个自擦除状态编程为处于编程状态中的一个下，其中在第一擦除操作后及在第二擦除操作之前执行编程操作，且在无验证操作的情况下执行编程操作，所述验证操作用于验证特定区块的存储单元的状态。
本发明的另一方面的特性在于通过耦接至存储器的存储器控制器执行的方法，包含：对存储器中的特定区块执行第一擦除操作，特定区块包含各自包含各个存储单元的多个子区块，其中，在第一擦除操作之前，特定区块中的一个或多个存储单元处于一个或多个编程状态下；随后对特定区块的第一子区块执行第二擦除操作，使得第一子区块的第一各个存储单元在第二擦除操作后处于擦除状态下。
方法可更包含：对特定区块执行编程操作，使得存储单元中的至少一个自擦除状态编程为处于编程状态中的一个下，其中在第一擦除操作后及在第二擦除操作之前执行编程操作，且在无验证操作的情况下执行编程操作，所述验证操作用于验证特定区块的存储单元的状态。
技术可经实施用于任何类型的控制器以增强存储器的可靠性，所述存储器受到读取干扰和/或其他干扰影响。技术对区块及相关子区块应用多阶段擦除。特定言之，当控制器将区块指派用来编程数据时，控制器可首先粗糙地擦除全部区块以改变区块中的存储单元的状态分布，使得更多存储单元处于中间状态(例如，擦除状态与编程状态之间的状态)下。随后该控制器可对子区块执行精细擦除以在控制器开始编程子区块中的数据之前使状态分布自中间状态移位至擦除状态。精细擦除可自子区块上的其他子区块消除读取干扰问题。在一些情况下，在粗糙擦除后及在精细擦除之前，控制器亦可执行软编程(例如，用于使一些存储单元移位远离擦除状态)以防止不可恢复损坏(例如，归因于长期地保持这些存储单元空白)。区块上的操作可经暂停及恢复。举例而言，在粗糙擦除后，控制器可暂停软编程或精细擦除操作以执行其他操作，且接着恢复区块上的软编程操作或子区块上的精细擦除操作的效能。控制器可设置用于不同操作(例如，包含正常擦除操作、粗糙擦除操作、精细擦除操作、软编程操作以及正常编程操作)的不同命令码。控制器可使用“设定特征”命令来重新配置存储器内部的参数。通过部分地擦除存储器区块，技术亦使得能够保存编程/擦除(program/erase；P/E)循环及提高存储器区块的寿命。
技术可应用于各种存储器类型，诸如单层单元(single-level cell；SLC)装置、多层单元(multi-level cell；MLC)装置(如2层单元装置)、三层单元(triple-level cell；TLC)装置或四层单元(quad-level cell；QLC)装置。技术可应用于存储器系统的各种尺寸，诸如二维(2D)存储器系统或三维(3D)存储器系统。技术可应用于各种类型的非易失性存储器系统，诸如NAND闪存、NOR闪存等等。另外或替代地，技术可应用于各种类型的装置及系统，诸如安全数字(secure digital；SD)卡、嵌入型多媒体卡(embedded multimediacards；eMMC)或固态磁盘驱动器(solid-state drives；SSD)、嵌入型系统等等。
以下随附附图及描述中阐述一个或多个所揭露实施方案的细节。其他特征、实施例以及优点自描述、附图及权利要求将变得显而易见。
附图说明
图1A说明根据一个或多个实施方案的包含存储器装置的系统的实例。
图1B说明根据一个或多个实施方案的包含存储器区块的存储器的实例。
图1C说明根据一个或多个实施方案的2D存储器的实例区块。
图1D说明根据一个或多个实施方案的3D存储器的实例区块。
图2说明根据一个或多个实施方案的用于不同状态的存储单元的阈值电压分布及读取电压的实例。
图3说明根据一个或多个实施方案的在存储器区块上的不同操作后的存储单元的阈值电压分布的实例。
图4展示根据一个或多个实施方案的擦除存储器区块且编程存储器区块的子区块中的数据的实例。
图5为根据一个或多个实施方案的部分地擦除存储器中的存储器区块的方法的流程图。
【符号说明】
100：系统
110：装置
112：装置控制器/控制器
113：处理器
114：内部存储器
116：存储器
118：区块
120：主机装置
140：二维存储器区块/区块
141、157：存储单元
142、152：单元页面
143：源极选择晶体管(SST)
144、154：单元串
145：接地选择晶体管(GST)
146、156：串选择线(SSL)
148、158：接地选择线(GSL)
149、159：共同源极线(CSL)
150：3D存储器区块/存储器区块/区块
160：存储器层
200：实例
202、204、206、208：曲线
205：点线曲线
500：方法
502、504、506：步骤
A、B、C：状态/编程状态
BL0、BL1、BLn-1、BLn：行位线
BL<n>、BL<n+1>：位线
Er：状态/擦除状态
S0、S1、S2、S3：状态
VDisturb、VRd1、VRd2、VRd3、VRdpass：读取电压
Vh0、Vh1、Vh2、Vh3、Vl0、Vl1、V12、Vl3：电压
WL0、WL1、WLn-1、WLn：列字线
(a)、(b)、(c)、(d)：附图
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
图1A说明用于擦除和/或编程数据的系统100的实例。系统100包含装置110及主机装置120。装置110包含装置控制器112及存储器116。装置控制器112包含处理器113及内部存储器114。
在一些实施方案中，装置110为储存装置。举例而言，装置110可为嵌入型多媒体卡(eMMC)、安全数字(SD)卡、固态磁盘驱动器(SSD)或一些其他合适的储存器。在一些实施方案中，装置110为智能型腕表、数字相机或媒体播放器。在一些实施方案中，装置110为耦接至主机装置120的客户端装置。举例而言，装置110为作为主机装置120的数字相机或媒体播放器中的SD卡。
装置控制器112为通用微处理器或特殊用途微控制器。在一些实施方案中，装置控制器112为针对装置110的存储器控制器。以下章节描述基于装置控制器112为存储器控制器的实施方案的各种技术。然而，描述于以下章节中的技术亦适用于装置控制器112为不同于存储器控制器的另一类型的控制器的实施方案中。
处理器113经组态以执行指令且处理数据。指令包含分别作为固件码和/或其他程序代码储存于辅助存储器中的固件指令和/或其他程序指令。数据包含对应于由处理器执行的固件和/或其他程序的程序数据，外加其他合适的数据。在一些实施方案中，处理器113为通用微处理器或特殊用途微控制器。处理器113亦称作中央处理单元(centralprocessing unit；CPU)。
处理器113自内部存储器114存取指令及数据。在一些实施方案中，内部存储器114为静态随机存取存储器(Static Random Access Memory；SRAM)或动态随机存取存储器(Dynamic Random Access Memory；DRAM)。举例而言，在一些实施方案中，当装置110为eMMC、SD卡或智能型腕表时，内部存储器114为SRAM。在一些实施方案中，当装置110为数字相机或媒体播放器时，内部存储器114为DRAM。
在一些实施方案中，内部存储器为包含于装置控制器112中的高速缓存，如图1A中所展示。内部存储器114储存对应于由处理器113执行指令的脚本，和/或在运行时间期间由处理器113请求的数据。
装置控制器112将脚本和/或数据自存储器116转移至内部存储器114。在一些实施方案中，存储器116为经组态以用于长期储存指令和/或数据的非易失性存储器，例如NAND闪存装置或一些其他适合的非易失性存储器装置。在存储器116为NAND闪存之实施方案中，装置110为闪存装置，例如闪存卡，且装置控制器112为NAND快闪控制器。举例而言，在一些实施方案中，当装置110为eMMC或SD卡时，存储器116为NAND闪存；在一些实施方案中，当装置110为数字相机时，存储器116为SD卡；且在一些实施中，当装置110为媒体播放器时，存储器116为硬盘机。仅出于说明目的，以下描述使用NAND闪存作为存储器116的实例。
图1B说明包含多个区块118的存储器116的实例配置。存储器116可为二维(2D)存储器或三维(3D)存储器。
图1C说明当存储器116为2D存储器时的二维(2D)存储器区块140的实例配置。区块140可为区块118。区块140包含存储单元141，所述存储单元以串联方式耦合至行位线BL0、行位线BL1、…、行位线BLn-1以及行位线BLn以形成多个单元串144，且耦合至列字线WL0、列字线WL1、…、列字线WLn-1以及列字线WLn以形成多个单元页面142。
区块140可包含多个子区块。每一子区块可包含一个或多个单元页面142。每一子区块可具有相同数目个单元页面142或不同数目个单元页面142。每一子区块可具有可由子区块中的单元页面的地址界定的开始地址及结束地址。
单元串144可包含全部串联连接的多个存储单元141、源极选择晶体管(sourceselect transistor；SST)143以及接地选择晶体管(ground select transistor；GST)145。SST 143的栅极连接至串选择线(string select line；SSL)146。不同串中的SST的栅极亦连接至相同SSL。存储单元141的栅极分别连接至字线WL0、字线WL1、…、字线WLn-1、字线WLn。存储单元141经由GST 145连接至共同源极线(common source line；CSL)149。GST 145的栅极连接至接地选择线(GSL)148。不同串中的GST的栅极亦连接至相同GSL。单元页面142可包含多个存储单元141。单元页面142中的存储单元141的栅极串联耦合至各个字元线(wordline；WL)。当将输入电压施加至字线时，亦将输入电压施加至单元页面142中的存储单元141的栅极。
为了在读取操作中读取区块140中的特定单元页面142，将较低电压施加至对应于特定单元页面142的字线。同时，将较高电压施加至区块140中的其他单元页面上。当特定单元页面142经读取许多次时，较高电压可以相同的许多次数反复地施加至其他单元页面上，其可导致其他单元页面上的读取干扰。
装置110可包含快闪转译层(Flash Translation Layer；FTL)以管理读取、写入以及擦除操作。FTL可储存于装置控制器112中，例如内部存储器114中。FTL使用逻辑至实体(logical-to-physical；L2P)地址映像表，所述逻辑至实体地址映像表储存自逻辑块中的逻辑页面至实体区块中的实体页面的映像。
图1D说明当存储器116为3D存储器时的实例3D存储器区块150。存储器区块150可为区块118。存储单元157配置于三维中，例如XYZ坐标系统中，且耦合至多个字线以形成多个单元页面152且耦合至多个位线(例如BL<n>及BL<n+1>)以形成多个单元串154。单元串154包含串联连接的多个存储单元157，其中存储单元157可经组态为耦合至串选择线(SSL)156的SST，且存储单元157可经组态为耦合至接地选择线(GSL)158的GST。存储单元157经由GST连接至共同源极线(CSL)159。
存储器区块150可包含例如沿Z方向竖直地堆叠在一起的多个存储器层160。每一存储器层160可为例如X-Y平面中的二维平面层，含有多个单元页面152。每一单元页面152可经单独地读取和/或编程。
为了在读取操作中读取存储器层160中的特定单元页面152，将较低电压施加至对应于特定单元页面152的字线。较低电压亦施加至存储器层160中的其他单元页面152上。同时，较高电压施加至区块150中的其他存储器层上。当特定单元页面152经读取许多次时，较高电压将以相同的许多次数施加至其他存储器层上，其可导致读取干扰。
存储器区块150可包含多个子区块。每一子区块可包含一个或多个存储器层160。每一子区块可具有相同数目个存储器层160或不同数目个存储器层160。每一子区块可具有可由子区块中的存储器层160的地址界定的开始地址及结束地址。每一子区块可经单独地擦除和/或验证。
图2说明用于不同状态的存储单元(例如，图1C的存储单元141)的阈值电压分布及读取电压的实例200。存储单元可为能够储存两位数据的MLC。存储单元可例如通过存储器控制器(如图1A的控制器112)经编程或擦除，以具有四个状态S0、状态S1、状态S2以及状态S3中的任一个。在一些实例中，状态S0为擦除状态(1，1)，且状态S1、状态S2、状态S3为编程状态P1(0，1)、编程状态P2(0，0)以及编程状态P3(1，0)。在编程或擦除后，存储单元具有对应阈值电压。阈值电压为存储单元的特征。存储单元可为浮动栅极晶体管或电荷俘获晶体管。当将高于阈值电压或与阈值电压相同的读取电压施加至存储单元的栅极时，存储单元可接通。当将低于阈值电压的读取电压施加至存储单元的栅极时，存储单元可断开。读取动作不为编程或擦除动作，且并不希望改变存储单元的状态。
每一状态对应于在较低限制电压与较高限制电压之间的范围之间的阈值电压的分布。具有在范围内的阈值电压的存储单元被视为处于对应状态下。换言之，处于一状态下的存储单元具有在范围内的阈值电压。举例而言，若存储单元具有在Vl0与Vh0之间的阈值电压，则存储单元处于状态S0下；若存储单元具有在Vl1与Vh1之间的阈值电压，则存储单元处于状态S1下；若存储单元具有在Vl2与Vh2之间的阈值电压，则存储单元处于状态S2下；且若存储单元具有在Vl3与Vh3之间的阈值电压，则存储单元处于状态S3下。曲线202、曲线204、曲线206、曲线208分别展示存储单元的各个状态S0、状态S1、状态S2、状态S3的阈值电压分布。
在正常编程操作期间，存储单元通过将编程电压施加在存储单元上且验证编程存储单元是否处于所需编程状态下而自擦除状态S0编程为所需的编程状态S1、编程状态S2或编程状态S3。验证动作可使用验证电压，例如所需编程状态的阈值电压，诸如用于S1的在Vl1与Vh1之间的电压、用于S2的在Vl2与Vh2之间的电压或用于S3的在Vl3与Vh3之间的电压，以验证存储单元是否编程为所需编程状态(例如，S1、S2或S3)。编程/验证循环可重复多次直至存储单元经编程及验证为处于所需编程状态下为止。
在读取操作期间，读取电压可施加于耦合至存储单元的栅极的字线以判定所选存储单元是否为接通或断开状态。当施加大于S0的阈值电压但小于S1的阈值电压的读取电压VRd1时，存储单元在其具有状态S0时接通且在其具有状态S1、状态S2或状态S3时断开；当施加大于S1的阈值电压但小于S2的阈值电压的读取电压VRd2时，存储单元在其具有状态S0或状态S1时接通且在其具有状态S2或状态S3时断开；当施加大于S2的阈值电压但小于S3的阈值电压的读取电压VRd3时，存储单元在其具有状态S0、状态S1或状态S2时接通且在其具有状态S3时断开。当施加大于所有状态S0、状态S1、状态S2、状态S3的阈值电压的读取电压VRdpass时，无论存储单元具有任何状态，存储单元均接通。
归因于重复读取操作，读取干扰现象可出现。在读取干扰现象中，存储单元的阈值电压非正常地增大。如图2中所说明，在一些情况下，用于状态S1的分布曲线204包含较高阈值电压(由点线曲线205所说明)。举例而言，新的较高限制电压Vh1′大于较高限制电压Vh1。当施加读取电压VDisturb时，具有状态S1下的阈值电压的存储单元变为断开状态而非接通状态。因此，通过侦测存储单元在具体读取状态下接通还是断开，可判定存储单元是否受到读取干扰。在一些情况下，处于具有较低阈值电压的状态(例如，S0及S1)下的存储单元受到读取干扰。
如上所指出，可在编程之前在擦除操作中擦除例如区块、子区块或其他单元中的存储单元。在一些实施方案中，在源极及位线浮动时，通过将存储单元的p阱区升高至擦除电压一段时间且将所选区块或单元的字线(其连接至存储单元的栅极)接地来擦除存储单元。擦除电压可高于用于存储单元的阈值电压。在不选择擦除的区块或单元中，字线浮动。归因于电容耦合，未经选择的字线、位线、选择线以及共同源极线亦升高至显著分率的擦除电压，进而阻碍不选择擦除的区块上的擦除。在选择擦除的区块中，将强电场施加至所选存储单元的隧穿氧化物层，且随着例如通过富雷一诺特海姆隧穿机制(Fowler-Nordheimtunneling mechanism)将浮动栅极的电子发射至基板侧，所选存储单元经擦除。随着电子自浮动栅极转移至p阱区，所选单元的阈值电压减小。
在施加擦除电压以擦除存储单元后，区块或单元中的经擦除存储单元可处于擦除状态(例如，S0)下或处于一个或多个编程状态(例如，S1、S2或S3)下。经擦除存储单元的状态可具有在擦除状态与编程状态中的一个(例如，S1、S2或S3)之间的分布。存储器控制器可执行验证或读取反向操作以例如通过施加验证电压Vh0来验证经擦除存储单元是否处于擦除状态下。若给定存储单元的阈值电压低于Vh0，则存储器控制器可判定存储单元经适当地擦除以处于擦除状态下。
若存储器控制器判定经擦除存储单元并非均处于擦除状态下，则存储器控制器可再次施加擦除电压以擦除存储单元且再次验证所有经擦除存储单元是否处于擦除状态下。擦除-验证循环可重复许多次(例如，3次、4次或5次)直至存储单元经验证处于擦除状态下为止。
图3说明根据一个或多个实施方案的在存储器区块上的不同操作后的存储单元的阈值电压分布的实例。操作可由存储器控制器，例如图1A的控制器112执行。存储器区块可为2D区块，例如图1C的区块140；或3D区块，例如图1D的区块150。存储单元可为多层单元(MLC)。存储单元可经擦除或编程以处于四个状态Er、状态A、状态B以及状态C中的任一个下，例如图2的状态S0、状态S1、状态S2以及状态S3。Er表示擦除状态。
图3中的附图(a)展示在存储器区块经编程后的存储单元的状态分布。第一数目个存储单元处于擦除状态Er下，第二数目个存储单元处于编程状态A下，第三数目个存储单元处于编程状态B下，且第四数目个存储单元处于编程状态C下。
如在图5中更详细地论述，存储器控制器可对全部区块执行粗糙擦除操作，随后视情况对全部区块执行软编程操作，且接着对子区块执行精细擦除操作。
如上所指出，在正常擦除操作期间，存储器控制器可重复擦除-验证循环多次直至区块或单元中的存储单元经适当地擦除为擦除状态为止。粗糙擦除操作可包含正常擦除操作的一个或多个步骤。举例而言，粗糙擦除操作可包含仅第一步骤，例如将擦除电压一次施加在全部区块的存储单元上。可在无验证步骤的情况下执行粗糙擦除操作，所述验证步骤用于验证存储单元是否处于擦除状态下。在一些情况下，粗糙擦除操作包含在第一擦除步骤后的验证步骤。粗糙擦除操作可包含在验证步骤后的第二擦除步骤。图3中的附图(b)展示在全部区块上的粗糙擦除操作后的存储单元的状态分布。相比于处于擦除状态Er或编程状态A下，更多存储单元处于中间状态下(不仅包含擦除状态Er且亦包含一个或多个编程状态)。举例而言，在QLC情况下，由于紧密分布，中间状态可包含Er、A、B或其他状态。存储单元中的至少一个可处于编程状态A下。在一些情况下，一些存储单元可处于比粗糙擦除操作的必要结果更深的擦除状态下。
根据实际情况，存储器控制器可对全部区块执行软编程操作。类似于相对于正常擦除操作的粗糙擦除操作，软编程可包含正常编程操作的一个或多个步骤。举例而言，软编程可仅包含通过施加一个或多个编程脉冲来编程全部区块中的存储单元的第一编程步骤。可在无验证步骤的情况下执行软编程。
软编程操作可经组态以施加一个或多个编程脉冲来将擦除状态下的存储单元的阈值电压移至编程状态(例如，编程状态A)下的阈值分布，和/或将更深擦除存储单元的阈值电压移至擦除状态下的阈值分布。在无后续擦除操作的情况下对全部区块执行软编程操作。图3中的附图(c)展示在全部区块上的软编程操作后的存储单元的状态分布。相比于图3中的附图(b)中所展示的中间状态下的状态分布，状态分布远离擦除状态且移向编程状态A。以此方式，长期具有擦除状态Er的一些存储单元可避免受到不可恢复的损坏。
随后，存储器控制器可选择全部区块中的子区块，例如用来编程数据。存储器控制器可对子区块中的存储单元执行精细擦除操作。精细擦除操作可包含多个擦除-验证循环直至子区块中的存储单元经适当地擦除及验证为处于擦除状态Er下为止。图3中的附图(d)展示在子区块上的精细擦除操作后的子区块中的存储单元的状态分布。所述状态分布可与擦除状态的分布相同。
图4展示根据一个或多个实施方案的擦除存储器的存储器区块且编程存储器区块的子区块中的数据的实例。擦除及编程可由存储器控制器执行，例如图1A的控制器112。存储器区块可为2D区块，例如图1C的区块140；或3D区块，例如图1D的区块150。存储器区块可包含n数目个子区块。每一子区块可包含Z数目个存储器页面。每一存储器页面可包含多个存储单元。
存储器控制器可发出用于不同操作的不同命令码。举例而言，用于正常擦除操作的命令码可为60-地址-D0；用于粗糙擦除操作的命令码可为60-地址-D8；用于精细擦除操作的命令码可为60-地址-DC；用于正常编程操作的命令码可为80-地址-10；且用于软编程操作的命令码可为88-地址-10。地址可为开始地址、中间地址、结束地址或区块或子区块的地址范围。存储器控制器亦可使用“设定特征”命令来重新配置存储器内部的参数。
如图4中所说明，存储器控制器首先使用命令码“0x60-地址-0xD8”对全部区块执行粗糙擦除操作，其中地址可为全部区块的开始地址。随后存储器控制器可暂停全部区块上的操作且等待以准备其他操作。在其他操作完成后，存储器控制器通过使用命令码“0x88-地址-0x10”来恢复对全部区块执行软编程操作，其中地址可为全部区块的开始地址。随后存储器控制器暂停对全部区块的操作，且使用命令码“0x60-地址-0xDC”来恢复对全部区块的子区块X1执行精细擦除操作，其中地址可为子区块X1的开始地址。
存储器控制器可随后使用命令码“0x80-地址-数据-0x10”来执行正常编程操作以编程子区块X1中的第一存储器页面上的数据，其中地址可为子区块X1中的第一存储器页面的开始地址。随后存储器控制器可分别在子区块X1的其他(Z-1)个存储器页面上重复正常编程操作(Z-1)次，直至子区块X1中的存储器页面填充有编程数据为止。
随后存储器控制器可使用命令码“0x60-地址-0xDC”来对全部区块的子区块X2执行第二精细擦除操作，其中地址可为子区块X2的开始地址。类似于编程子区块X1中的Z个存储器页面，存储器控制器可依序编程子区块X2中的Z个存储器页面中的数据。
类似地，存储器控制器可依序对全部区块中的其他子区块中的每一个执行各个精细擦除操作(多至(n-1)次迭代，其中n＝子区块#每一区块)，且依序编程其他子区块中的每一个中的Z个存储器页面中的数据(多至(Z-1)次迭代，其中Z＝页面#每一子区块)。存储器控制器可例如一个子区块一个子区块地部分擦除全部区块，且对应地编程经部分擦除区块中的数据。以此方式，由先前子区块上的操作引起的读取干扰可通过当前子区块上的精细擦除操作而消除。
图5为根据一个或多个实施方案的擦除存储器中的部分存储器区块的方法500的流程图。方法500可由存储器控制器，例如图1A的控制器112执行。存储器可为图lA的存储器116。存储器包含多个区块。每一区块可为2D区块，例如图1C的区块140；或3D区块，例如图1D的区块150。每一区块可包含n数目个子区块。每一子区块可包含多个存储器页面。每一存储器页面可包含多个存储单元。每一存储单元可处于擦除状态下，例如图2的S0；或编程状态下，例如图2的S1、S2或S3。
对存储器中的特定区块执行粗糙擦除操作(502)。存储器控制器可选择待编程的特定区块。特定区块可经预先编程，且特定区块中的一个或多个存储单元可处于一个或多个编程状态下。因此，可在编程之前擦除特定区块。
如上所指出，粗糙擦除操作可包含正常擦除操作的一个或多个步骤。在一些实例中，可通过将擦除电压施加在特定区块的存储单元上来执行粗糙擦除操作。可在无验证操作的情况下执行粗糙擦除操作，所述验证操作用于验证特定区块中的存储单元是否处于擦除状态下。在粗糙擦除操作后，特定区块中的存储单元的状态可具有不仅包含擦除状态且亦包含一个或多个编程状态的分布，例如，如图3中的附图(b)所说明。特定区块中的存储单元中的至少一个可处于编程状态中的一个下，例如图2的S1。
在粗糙擦除操作后，视情况对特定区块执行软编程操作(504)。如上所指出，软编程操作经组态以将擦除状态下或甚至比正常擦除状态更深的擦除状态下的存储单元的阈值电压移向编程状态。软编程操作可包含正常编程操作的一个或多个步骤。可通过将一个或多个编程脉冲施加在特定区块中的存储单元上来执行软编程操作。可在无验证操作的情况下执行软编程操作，所述验证操作用于验证特定区块的存储单元是否处于所需编程状态下。在软编程操作后，特定区块的存储单元的状态可具有在擦除状态与编程状态中的一个之间的分布。软编程操作后的分布可比粗糙擦除操作后的分布离擦除状态更远。特定区块中的存储单元中的至少一个自擦除状态经编程为编程状态中的一个。
随后，对特定区块的子区块执行精细擦除操作(506)。存储器控制器可判定编程子区块中的数据，且响应于判定编程子区块中的数据而对子区块执行精细擦除操作。执行精细擦除操作使得子区块的存储单元处于擦除状态下。不对特定区块的一个或多个其他子区块执行子区块上的精细擦除操作。在一些实施方案中，在对所选特定区块的子区块执行精细擦除操作之前，粗糙擦除操作或其他类似方法(例如，紫外(Ultra Violet；UV)擦除操作)亦可应用于存储器中的其他区块中的一个，此使得所述区块中的存储单元的状态分布于擦除状态与编程状态中的一个之间。以此方式，可防止这些未选定区块极长期地保持空白(未编程)。
如上所指出，精细擦除操作可包含多个擦除-验证循环直至子区块中的存储单元经适当地擦除及验证为处于擦除状态下为止。举例而言，精细擦除操作可包含将擦除电压施加在子区块的存储单元上且接着验证存储单元的状态是否处于擦除状态下。若存储器控制器判定子区块中的存储单元中的至少一个不处于擦除状态下或编程状态中的一个下，则存储器控制器将擦除电压再次施加在子区块的存储单元上且在再次施加擦除电压后检验存储单元的状态。
在一些实施方案中，在对子区块执行精细擦除操作后，存储器控制器可编程子区块的存储单元中的数据。如图4中所说明，子区块包含多个存储器页面，且存储器控制器可依序编程子区块的多个存储器页面中的数据。举例而言，存储器控制器可编程子区块的第一存储器页面中的数据的第一部分，且编程子区块的第二存储器页面中的数据的第二部分。在一些情况下，存储器控制器可在编程第一存储器页面中的数据的第一部分后暂停编程数据。在一段时间或其他操作完成后，存储器控制器可恢复编程第二存储器页面中的数据的第二部分。
在子区块中的存储器页面填充有编程数据后，存储器控制器可继续对特定区块的下一子区块执行精细擦除操作使得下一子区块中的存储单元经擦除为处于擦除状态下。所述下一子区块上的精细擦除操作不在特定区块的其他子区块(包含具有编程数据的子区块)上执行。存储器控制器可重复每一子区块上的相同操作直至特定区块完全编程为止，如图4中所说明。
所公开及其他的实例可实施为一个或多个计算机程序产品，例如在计算机可读介质上编码的计算机程序指令的一个或多个模块，所述一个或多个模块通过数据处理设备执行或控制数据处理设备的操作。计算机可读介质可为机器可读储存装置、机器可读储存基底、存储器装置或其中之一或多者的组合。术语“数据处理设备”涵盖用于处理数据的所有设备、装置以及机器，包含借助于实例可编程处理器、计算机或多个处理器或计算机。除了硬件之外，设备可包含形成所讨论的计算机程序的执行环境的程序代码，例如构成处理器固件、协议堆叠、数据库管理系统、操作系统或其中之一或其组合的程序代码。
系统可涵盖用于处理数据的所有设备、装置以及机器，包含借助于实例可编程处理器、计算机或多个处理器或计算机。除了硬件之外，系统可包含形成所讨论的计算机程序的执行环境的程序代码，例如构成处理器固件、协议堆叠、数据库管理系统、操作系统或其中之一或其组合的程序代码。
计算机程序(又称为程序、软件、软件应用程序、脚本或程序代码)可以编程语言的任何形式写入，包含编译或解译语言，且其可以任何形式展开，包含作为独立程序或作为模块、组件、次例程或适用于计算环境的其他单元。计算机程序未必对应于文件系统中的档案。程序可储存于保持其他程序或数据(例如，储存于标示语言文文件中的一个或多个脚本)的文件的一部分中、储存于专用于所讨论的程序的单个文件中或储存于多个经协调文件(例如，储存一个或多个模块、子程序或部分程序代码的文件)中。计算机程序可经部署以在一个计算机上执行或在位于一个位点或跨越多个位点分布且由通信网络互连的多个计算机上执行。
本文中描述的方法及逻辑流程可由一个或多个可编程处理器执行，所述可编程处理器执行一个或多个计算机程序从而执行本文中所描述的功能。方法及逻辑流程亦可由专用逻辑电路执行，且设备亦可经实施为专用逻辑电路，所述专用逻辑电路例如场可编程门阵列(field programmable gate array；FPGA)或特殊用途集成电路(applicationspecific integrated circuit；ASIC)。
适用于执行计算机程序的处理器包含例如通用微处理器及专用微处理器两者，及任何种类的数字计算机的任何一个或多个处理器。通常，处理器将自只读存储器或随机存取存储器或两者接收指令及数据。计算机的基本组件可包含用于执行指令的处理器及用于储存指令及数据的一个或多个存储器装置。通常，计算机亦将包含用于储存数据之一个或多个大容量储存装置，例如磁盘、磁光盘或光盘，或以操作方式耦合至所述一个或多个大容量储存装置以自其接收数据，或将数据转移至所述一个或多个大容量储存装置，或二者皆有。然而，计算机无需具有此类装置。适用于储存计算机程序指令及数据的计算机可读介质可包含所有形式的非易失性存储器、媒体以及存储器装置，包含例如半导体存储器装置，例如EPROM、EEPROM以及闪存装置；磁盘。处理器及存储器可由专用逻辑电路补充或并入于专用逻辑电路中。
虽然此文本可描述许多特性，但这些特性不应解释为对本发明的所主张或可主张的范畴的限制，而是解释为描述对于特定实施例特定的特征。在独立实施例之上下文中描述于此文本中的某些特征亦可在单个实施例中以组合方式实施。相反，描述于单个实施例之上下文中的各种特征亦可单独地或以任何合适的子组合在多个实施例中实施。此外，尽管上文可将特征描述为以某些组合起作用且甚至最初按此来主张，但来自所主张之组合的一个或多个特征在一些情况下可自所述组合删除，且所主张的组合可针对子组合或子组合的变化。类似地，尽管在附图中以特定次序来描绘操作，但不应将此理解为需要以所展示的特定次序或以顺序次序执行这些操作，或需要执行所有所说明操作以达成合乎需要的结果。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (21)

1.一种存储器系统，其特征在于，包括：
存储器，包括多个区块；以及
存储器控制器，耦接至所述存储器且经组态以：
对所述存储器中的特定区块执行第一擦除操作，所述特定区块包括各自具有各个存储单元的多个子区块，其中在所述第一擦除操作之前，所述特定区块中的一个或多个存储单元处于一个或多个编程状态下；随后
对所述特定区块的第一子区块执行第二擦除操作，使得所述第一子区块的第一各个存储单元在所述第二擦除操作后处于擦除状态下。
2.根据权利要求1所述的存储器系统，其中，在所述第一擦除操作后及在所述第二擦除操作之前，所述特定区块中的所述存储单元的状态分布在所述擦除状态与所述编程状态中的一个之间。
3.根据权利要求2所述的存储器系统，其中，在所述第一擦除操作后，所述特定区块中的所述存储单元中的至少一个处于所述编程状态中的所述一个下。
4.根据权利要求1所述的存储器系统，其中在无验证操作的情况下执行所述第一擦除操作，所述验证操作用于验证所述特定区块的所述存储单元是否处于所述擦除状态下。
5.根据权利要求1所述的存储器系统，其中所述存储器控制器经组态以通过对所述第一各个存储单元施加擦除电压且接着验证所述第一各个存储单元的状态来执行所述第二擦除操作。
6.根据权利要求1所述的存储器系统，其中所述存储器控制器经组态以判定编程所述特定区块中的数据，且
其中响应于所述判定编程所述特定区块中的所述数据而对所述特定区块执行所述第一擦除操作。
7.根据权利要求1所述的存储器系统，其中所述存储器控制器经组态以判定编程所述第一子区块中的资料，且
其中响应于所述判定编程所述第一子区块中的所述数据而对所述第一子区块执行所述第二擦除操作。
8.根据权利要求1所述的存储器系统，其中所述存储器控制器经组态以：
在所述第二擦除操作后，编程所述第一子区块的所述第一各个存储单元中的数据。
9.根据权利要求8所述的存储器系统，其中所述第一子区块包括多个存储器页面，且
其中所述存储器控制器经组态以依序编程所述第一子区块的所述多个存储器页面中的数据。
10.根据权利要求9所述的存储器系统，其中所述存储器控制器经组态以：
在编程所述多个存储器页面的第一存储器页面中的数据的第一部分后，在所述多个存储器页面中暂停所述数据的编程；以及
在一个或多个其他操作完成后，在所述多个存储器页面的第二存储器页面中恢复所述数据的第二部分的编程。
11.根据权利要求1所述的存储器系统，其中所述存储器控制器经组态以：
在所述特定区块上的所述第一擦除操作后，暂停所述特定区块上的操作；以及
恢复所述特定区块上的所述操作，包含对所述特定区块的所述第一子区块执行所述第二擦除操作。
12.根据权利要求1所述的存储器系统，其中所述存储器控制器经组态以：
对所述特定区块的第二子区块执行第三擦除操作，使得所述第二子区块的第二各个存储单元在所述第三擦除操作后处于所述擦除状态下，
其中所述特定区块的一个或多个第二其他子区块仍然不执行所述第三擦除操作，所述一个或多个第二其他子区块包含所述第一子区块。
13.根据权利要求12所述的存储器系统，其中在所述第一子区块填充有编程数据后对所述第二子区块执行所述第三擦除操作。
14.根据权利要求1所述的存储器系统，其中所述存储器控制器经组态以：
对所述特定区块执行编程操作，使得所述存储单元中的至少一个自所述擦除状态编程为处于所述编程状态中的一个下，
其中在所述第一擦除操作后及在所述第二擦除操作之前执行所述编程操作。
15.根据权利要求14所述的存储器系统，其中所述存储器控制器经组态以通过对所述特定区块的所述存储单元施加一个或多个编程脉冲来执行所述编程操作，且
其中在无验证操作的情况下执行所述编程操作，所述验证操作用于验证所述特定区块的所述存储单元的状态。
16.根据权利要求15所述的存储器系统，其中，在所述编程操作后，所述特定区块的所述存储单元的所述状态分布于所述擦除状态与所述编程状态中的所述一个之间。
17.根据权利要求1所述的存储器系统，其中所述存储器控制器经组态以：
通过发出第一擦除命令来执行所述第一擦除操作，所述第一擦除命令包含第一程序代码及所述特定区块的地址，以及
通过发出第二擦除命令来执行所述第二擦除操作，所述第二擦除命令包含第二程序代码及所述特定区块的所述第一子区块的地址，所述第二程序代码不同于所述第一程序代码。
18.根据权利要求1所述的存储器系统，其中，在所述第二擦除操作之前，所述存储器中的所述多个区块的第二区块中的存储单元的状态分布于所述擦除状态与所述编程状态中的一个之间。
19.根据权利要求18所述的存储器系统，其中所述存储器控制器经组态以将所述第一擦除操作应用至所述存储器中的所述第二区块。
20.一种存储器控制器，其特征在于，包括：
至少一个处理器；以及
至少一个非暂时性机器可读储存介质，耦接至具有储存于其上的机器可执行指令的所述至少一个处理器，在所述机器可执行指令由所述至少一个处理器执行时使得所述至少一个处理器执行包括以下的操作：
对存储器中的特定区块执行第一擦除操作，所述特定区块包括各自具有各个存储单元的多个子区块，其中，在所述第一擦除操作之前，所述特定区块中的一个或多个存储单元处于一个或多个编程状态；随后
对所述特定区块的第一子区块执行第二擦除操作，使得所述第一子区块的第一各个存储单元在所述第二擦除操作后处于擦除状态下。
21.一种通过耦接至存储器的存储器控制器执行的方法，包括：
对所述存储器中的特定区块执行第一擦除操作，所述特定区块包括各自包含各个存储单元的多个子区块，其中，在所述第一擦除操作之前，所述特定区块中的一个或多个存储单元处于一个或多个编程状态下；随后对所述特定区块的第一子区块执行第二擦除操作，使得所述第一子区块的第一各个存储单元在所述第二擦除操作后处于擦除状态下。
CN201910624026.6A 2019-05-10 2019-07-11 存储器系统、存储器控制器以及存储器控制方法 Pending CN111913653A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/408,526 2019-05-10
US16/408,526 US10916310B2 (en) 2019-05-10 2019-05-10 Memory system, memory controller, and memory control method

Publications (1)

Publication Number Publication Date
CN111913653A true CN111913653A (zh) 2020-11-10

Family

ID=66751996

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910624026.6A Pending CN111913653A (zh) 2019-05-10 2019-07-11 存储器系统、存储器控制器以及存储器控制方法

Country Status (4)

Country Link
US (1) US10916310B2 (zh)
EP (1) EP3736699B1 (zh)
CN (1) CN111913653A (zh)
TW (1) TWI728395B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI813362B (zh) * 2022-06-30 2023-08-21 群聯電子股份有限公司 部分抹除管理方法、記憶體儲存裝置及記憶體控制電路單元
US12046293B2 (en) * 2022-08-19 2024-07-23 Macronix International Co., Ltd. Memory device and method for operating selective erase scheme

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6515910B1 (en) * 2001-03-06 2003-02-04 Aplus Flash Technology Inc. Bit-by-bit Vt-correction operation for nonvolatile semiconductor one-transistor cell, nor-type flash EEPROM
CN101213614A (zh) * 2005-03-31 2008-07-02 桑迪士克股份有限公司 使用个别验证擦除非易失性存储器和额外擦除存储器单元的子组
US20140047164A1 (en) * 2011-09-23 2014-02-13 Avalanche Technology, Inc. Physically Addressed Solid State Disk Employing Magnetic Random Access Memory (MRAM)
CN104102456A (zh) * 2013-04-15 2014-10-15 旺宏电子股份有限公司 存储器装置机器操作方法
WO2016118234A1 (en) * 2015-01-23 2016-07-28 Sandisk Technologies Llc Partial block erase for block programming in non-volatile memory
US20190074062A1 (en) * 2017-09-01 2019-03-07 Sandisk Technologies Llc Reducing Hot Electron Injection Type Of Read Disturb In 3D Memory Device During Signal Switching Transients

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4870876B2 (ja) 2000-04-24 2012-02-08 三星電子株式会社 不揮発性半導体メモリ装置の消去方法
TWI379194B (en) 2009-01-15 2012-12-11 Phison Electronics Corp Block management method for flash memory, and storage system and controller using the same
JP5788183B2 (ja) * 2010-02-17 2015-09-30 三星電子株式会社Ｓａｍｓｕｎｇ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏ．，Ｌｔｄ． 不揮発性メモリ装置、それの動作方法、そしてそれを含むメモリシステム
KR101703106B1 (ko) 2011-01-04 2017-02-06 삼성전자주식회사 부분-이레이즈 동작을 수행할 수 있는 비휘발성 메모리 장치와 상기 비휘발성 메모리 장치를 포함하는 장치들
US9384845B2 (en) 2014-11-18 2016-07-05 Sandisk Technologies Llc Partial erase of nonvolatile memory blocks
KR20190092941A (ko) * 2018-01-31 2019-08-08 에스케이하이닉스 주식회사 메모리 장치, 이를 포함하는 메모리 시스템 및 메모리 시스템의 동작 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6515910B1 (en) * 2001-03-06 2003-02-04 Aplus Flash Technology Inc. Bit-by-bit Vt-correction operation for nonvolatile semiconductor one-transistor cell, nor-type flash EEPROM
CN101213614A (zh) * 2005-03-31 2008-07-02 桑迪士克股份有限公司 使用个别验证擦除非易失性存储器和额外擦除存储器单元的子组
US20140047164A1 (en) * 2011-09-23 2014-02-13 Avalanche Technology, Inc. Physically Addressed Solid State Disk Employing Magnetic Random Access Memory (MRAM)
CN104102456A (zh) * 2013-04-15 2014-10-15 旺宏电子股份有限公司 存储器装置机器操作方法
WO2016118234A1 (en) * 2015-01-23 2016-07-28 Sandisk Technologies Llc Partial block erase for block programming in non-volatile memory
US20190074062A1 (en) * 2017-09-01 2019-03-07 Sandisk Technologies Llc Reducing Hot Electron Injection Type Of Read Disturb In 3D Memory Device During Signal Switching Transients

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
张旋 等: "基于多精度感知的MLC闪存比特翻转译码算法", 计算机测量与控制, no. 09, 25 September 2017 (2017-09-25), pages 199 - 204 *

Also Published As

Publication number Publication date
TWI728395B (zh) 2021-05-21
US20200357472A1 (en) 2020-11-12
US10916310B2 (en) 2021-02-09
TW202042069A (zh) 2020-11-16
EP3736699B1 (en) 2021-03-24
EP3736699A1 (en) 2020-11-11

Similar Documents

Publication Publication Date Title
KR102220093B1 (ko) 소수의 프로그래밍된 페이지들을 갖는 블록 소거하기
CN106558330B (zh) 半导体器件、其操作方法和包括其的数据储存设备
US11532360B2 (en) Memory system, memory device, and method for operating memory device
KR20190073128A (ko) 메모리 장치 및 그 동작 방법
EP3736699B1 (en) Memory system, memory controller, and memory control method
US11315650B2 (en) Memory system, memory controller, and method of operating memory system
US11182108B2 (en) Memory system, memory controller, and operation method
US20230207018A1 (en) Charge loss acceleration during programming of memory cells in a memory sub-system
US12019891B2 (en) Memory controller controlling synchronization operation based on fused linked list and operating method thereof
US11848054B2 (en) Memory device determining precharge time based on a number of times that a program voltage is applied to word line and operating method of memory device
CN112925476B (zh) 存储器系统、存储器控制器及其操作方法
KR102716788B1 (ko) 메모리 시스템, 메모리 장치 및 메모리 컨트롤러
US10754571B2 (en) Storage device and method of operating the same
CN113808652A (zh) 在存储器子系统中的编程操作期间的经修改的接种方案
US11901010B2 (en) Enhanced gradient seeding scheme during a program operation in a memory sub-system
US20230206999A1 (en) Erase operation with electron injection for reduction of cell-to-cell interference in a memory sub-system
US11742036B2 (en) Reducing maximum programming voltage in memory programming operations
US20230307055A1 (en) Concurrent slow-fast memory cell programming
US20240069733A1 (en) Multiple memory block erase operation
US20240028253A1 (en) Fast program recovery with reduced programing disturbance in a memory device
KR20220163661A (ko) 메모리 시스템 및 메모리 시스템의 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination