CN107624222B - 具有内部定时器的模/数转换器 - Google Patents

具有内部定时器的模/数转换器 Download PDF

Info

Publication number
CN107624222B
CN107624222B CN201680027223.4A CN201680027223A CN107624222B CN 107624222 B CN107624222 B CN 107624222B CN 201680027223 A CN201680027223 A CN 201680027223A CN 107624222 B CN107624222 B CN 107624222B
Authority
CN
China
Prior art keywords
time
power
low
analog
digital converter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680027223.4A
Other languages
English (en)
Other versions
CN107624222A (zh
Inventor
文森特·奎奎姆普瓦
亚历山大·巴雷托
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microchip Technology Inc
Original Assignee
Microchip Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Microchip Technology Inc filed Critical Microchip Technology Inc
Publication of CN107624222A publication Critical patent/CN107624222A/zh
Application granted granted Critical
Publication of CN107624222B publication Critical patent/CN107624222B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/05—Digital input using the sampling of an analogue quantity at regular intervals of time, input from a/d converter or output to d/a converter
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/001—Analogue/digital/analogue conversion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/124—Sampling or signal conditioning arrangements specially adapted for A/D converters
    • H03M1/1245—Details of sampling arrangements or methods
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Dc-Dc Converters (AREA)
  • Analogue/Digital Conversion (AREA)
  • Power Sources (AREA)

Abstract

本发明揭示一种模/数转换器，其包含：电路，其用于接收模拟输入且将所述输入转换成数字信号；及非暂时性控制电路，其经配置以：接收取样时间；接收转换时间；从至少一个睡眠模式确定电力开启时间；及如果所述电力开启时间与转换时间的总和小于所述取样时间，那么致使所述数/模转换器进入所述至少一个睡眠模式。

Description

具有内部定时器的模/数转换器
技术领域
本发明涉及模/数转换器，且特定来说，涉及一种具有内部定时器的经改进模/数转换器。
背景技术
可使用“快速”模/数转换器(ADC)取样低带宽信号。在此类情况中，ADC可经配置以在每一转换之间(即，取样时间外加相关联转换处理)进入低电力模式。
举例来说，图1中展示示范性波形100。在时间102a、102b处，期望开始取样信号100。取样在由元件符号104a、104b表示的转换时间内发生。在转换周期104a的结束与转换时间104b的开始之间的周期106期间，可期望将ADC置于低电力模式。
然而，退出低电力模式(即，电力开启)需要一定时间周期，必须考虑所述时间周期以确保ADC的准确度。
发明内容
根据实施例，一种模/数转换器包含：电路，其用于接收模拟输入且将所述输入转换成数字信号；及非暂时性控制电路，其经配置以：接收取样时间；接收转换时间；从至少一个睡眠模式确定电力开启时间；且如果所述电力开启时间与转换时间的总和小于所述取样时间，那么致使所述数/模转换器进入所述至少一个睡眠模式。
在一些实施例中，所述至少一个睡眠模式包括多个睡眠模式，且确定电力开启时间包括：确定与所述多个睡眠模式中的每一者相关联的电力开启时间。在一些实施例中，使所述数/模转换器进入所述至少一个睡眠模式包括：使所述数/模转换器进入其电力开启时间与转换时间的总和小于所述取样时间的所述多个睡眠模式的最低电力。在一些实施例中，确定电力开启时间包括经估计电力开启时间。在一些实施例中，将所述取样时间、所述转换时间及所述电力开启时间转换成若干时钟周期。
在一些实施例中，所述控制电路经配置以从第一低电力状态转变到第二低电力状态，所述转变包括：比较所述第二低电力状态的电力开启时间与所述第一低电力状态的已经过电力开启时间计数；及如果所述第二低电力状态的所述电力开启时间大于第一电力开启时间剩余的时间，那么将计数复位为所述第二低电力状态的所述电力开启时间。在一些实施例中，所述控制电路经配置以在所述已经过电力开启时间计数大于所述第二低电力状态的所述电力开启时间的条件下继续所述计数。
根据一些实施例，一种非暂时性计算机可读媒体含有指令，所述指令在由计算机实施时执行用于操作模/数转换器的方法，所述方法包含：接收取样时间；接收转换时间；从至少一个睡眠模式确定电力开启时间；及如果所述电力开启时间与转换时间的总和小于所述取样时间，那么使所述模/数转换器进入至少一个睡眠模式。
在一些实施例中，所述至少一个睡眠模式包括多个睡眠模式，且所述确定电力开启时间包括：确定与所述多个睡眠模式中的每一者相关联的电力开启时间。在一些实施例中，使所述数/模转换器进入所述至少一个睡眠模式包括：使所述数/模转换器进入其电力开启时间与转换时间的总和小于所述取样时间的所述多个睡眠模式的最低电力。在一些实施例中，确定电力开启时间包括经估计电力开启时间。在一些实施例中，将所述取样时间、所述转换时间及所述电力开启时间转换成若干时钟周期。
在一些实施例中，所述方法包含从第一低电力状态转变到第二低电力状态，所述转变包括：比较所述第二低电力状态的电力开启时间与所述第一低电力状态的已经过电力开启时间计数；及如果所述第二低电力状态的所述电力开启时间大于第一电力开启时间剩余的时间，那么将计数复位为所述第二低电力状态的所述电力开启时间。在一些实施例中，所述方法包含如果所述已经过电力开启时间计数大于所述第二低电力状态的电力开启时间那么继续所述计数。
根据实施例，一种用于操作模/数转换器的方法包含：接收取样时间；接收转换时间；从至少一个睡眠模式确定电力开启时间；及如果所述电力开启时间与转换时间的总和小于所述取样时间，那么使所述模/数转换器进入所述至少一个睡眠模式。
在一些实施例中，所述至少一个睡眠模式包括多个睡眠模式，且所述确定电力开启时间包括：确定与所述多个睡眠模式中的每一者相关联的电力开启时间。在一些实施例中，使所述模/数转换器进入所述至少一个睡眠模式包括：使所述模/数转换器进入其相应电力开启时间与转换时间的总和小于所述取样时间的所述多个睡眠模式的最低电力。在一些实施例中，确定电力开启时间包括经估计电力开启时间。在一些实施例中，将所述取样时间、所述转换时间及所述电力开启时间转换成若干时钟周期。
在一些实施例中，所述方法包含从第一低电力状态转变到第二低电力状态，所述转变包括：比较所述第二低电力状态的电力开启时间与所述第一低电力状态的已经过电力开启时间计数；及如果所述第二低电力状态的所述电力开启时间大于第一电力开启时间剩余的时间，那么将计数复位为所述第二低电力状态的所述电力开启时间。在一些实施例中，所述方法包含如果所述已经过电力开启时间计数大于所述第二低电力状态的电力开启时间那么继续所述计数。
当结合以下描述及附图考虑时将更好了解且理解本发明的这些及其它方面。然而，应理解，虽然以下描述指出本发明的各个实施例及其许多具体细节，但其仅以说明的方式给出且不具限制性。不背离本发明的精神的情况下，可进行在本发明的范围内的许多取代、修改、添加及/或重新布置，且本发明包含全部此类取代、修改、添加及/或重新布置。
附图说明
包含附于本说明书且形成本说明书的部分的图式以描绘本发明的特定方面。应注意，图式中说明的特征不一定按比例绘制。通过参考结合附图的以下描述可获得对本发明及其优点的更完全理解，在附图中相似元件符号指示相似特征且其中：
图1是示意性地说明ADC操作的图。
图2是示意性地说明ADC操作的图。
图3是说明根据实施例的示范性模/数转换器的图。
图4是说明实施例的操作的流程图。
图5是说明发信令及定时器功能的实例的图。
具体实施方式
参考在附图中说明且在以下描述中详述的示范性及因此非限制性实施例更全面解释本发明及本发明的各种特征及有利细节。然而，应理解，虽然实施方式及特定实例指出优选实施例，但其仅以说明的方式且非限制的方式给出。可省略对已知编程技术、计算机软件、硬件、操作平台及协议的描述以免不必要地使本发明的细节不清楚。从本发明，所属领域的技术人员将明白在基本发明概念的精神及/或范围内的各种取代、修改、添加及/或重新布置。
实施例提供一种ADC，其经配置具有电力开启时序信息且包含定时器以考虑退出低电力模式时的此时间。举例来说，图2说明待取样的示范性信号200。在时间202a、202b处，期望开始取样信号200。取样在由元件符号204a、204b表示的转换时间内发生。在转换周期204a的结束与转换时间204b的开始之间的周期206期间，可期望将ADC置于低电力模式。退出省电模式需要持续时间208a、208b。实施例考虑电力开启持续时间208a、208b且致使ADC在下一转换时间之前的那个周期退出省电模式。
现参考图3，展示可实施实施例的示范性模/数转换器的框图。模/数转换器300包含模/数转换器模块302，模/数转换器模块302包含定时器304或通信耦合到定时器304。如下文将更详细解释，定时器在转换之间倒数一定时间使得可退出省电模式同时满足电力开启时间需求。
ADC 300可在一或多个输入接口(例如多路复用器308)处接收模拟输入306。可将输入提供到一或多个取样与保持电路310且接着到其中发生转换的ADC模块302。将转换的结果提供到一或多个结果寄存器312。ADC模块由时钟314(例如系统时钟)驱动。在一些实施例中，定时器304计数时钟周期。可提供一或多个控制寄存器116以控制ADC300的操作。在一些实施例中，如下文将更详细论述，控制寄存器116可用以从一或多个低电力模式选择。
一般来说，可由ADC的设计基于过程、温度电压变化从特定低电力模式确定最大电力开启时间，且用由用户以时钟寄存器给定或直接用时钟测量电路(未展示)估计的最大定义取样时钟速率、取样时钟估计将所述最大电力开启时间转换成最大数目个时钟周期。可在设计过程期间评估电力开启时间且针对每一低电力模式将电力开启时间硬编码到每一部分中。
一旦已知电力开启时间，就将其转换成若干时钟周期(与已知时钟频率相关联)。接着可使每一较低电力模式与其中在从低电力模式转变到转换模式时ADC将达到完全操作转换模式的特定数目个时钟周期相关联。只要时钟恒定，低电力模式电力开启时间就是固定数目个时钟。
在操作中，定时器304将接收指示转换的开始的转换信号(例如中断或脉冲)。在一些实施例中，在那个转换的结束与下一转换的开始之间，定时器304接着将自动选取具有最低可能电力消耗且将保证相关联电力开启时间及转换时间小于取样时间的模式。如果为否，那么在转换之间不将ADC置于低电力模式而是将其置于复位模式，其中其在经过取样时间之后其可立刻开始转换。
现参考图4，展示说明实施例的操作的流程图400。在所说明的实施例中，低电力模式称为“睡眠”模式。最初，用户可例如通过对控制寄存器(图3)中的一或多者进行编程而选择取样时间周期(步骤402)。在所选择的时间处，ADC接着将执行转换或转换突发(步骤404)。另外，ADC将确定取样时间是否大于转换时间及用于从低电力模式中的一或多个电力开启的电力开启时间(步骤406)。如果为否，那么ADC将进入复位模式(步骤408)(即，其中电力开启时间实际上为零的模式)且计数直到下一取样时间(410)，然后其将执行下一转换。
否则，如果取样时间周期大于低电力模式的电力开启时间加上转换时间，那么ADC将恰在转换(或转换突发)之后进入低电力模式(步骤412)。在等于取样时间周期减去电力开启时间的时间之后，其将开始电力开启序列(步骤414)。在电力开启序列结束时，其将循环到步骤404且重新开始转换过程。
在一些实施例中，方法还可包含检查取样时间周期是否小于转换时间。如果如此，那么可将错误旗标发送到适当控制寄存器(转换时间不能大于取样时间周期)。
如上文提及，在一些实施例中，多个低电力模式是可能的且已考虑。举例来说，在此情况中，图4中的步骤406将包含在每一低电力模式的情况下检测每一相关联电力开启时间的条件(取样时间>电力开启时间+转换时间)。接着，ADC将自动选取满足此检查的真条件的最低可能电力模式。可在设计过程期间评估每一低电力模式的电力消耗，且可在转换过程开始之前预先确定在步骤406期间的ADC选择中的低电力模式的优先级。
特定来说，图5以实例的方式说明以下四个ADC模式的处置：转换、睡眠、关机及待机，其中后三者是低电力模式。在操作中，转变到每一模式是立即的，但转换仅在计数器ADC_SETUP定时器达到零时开始。定时器可对应于图3的定时器304。应注意，虽然图5描绘其中ADC_SETUP定时器在减低的时序图，但在其它实施例中，定时器可经配置以增加到一或多个阈值水平。
转变到较高电力状态仅在当前值低于电力开启时间的条件下将定时器复位为对应电力开启时间。即，当改变到较低电力模式时，定时器304设置为较大值。当时钟正运行且当需要开始转换时，定时器304从当前值反向计数到零。如果达到零，那么可启动转换。如果期望非当前模式的另一低电力模式，那么ADC将直接进入较低电力模式，且如果当前值小于新低电力状态的相关联电力开启时间，那么定时器304将采取新电力开启时间。如果当前值较大，那么其将继续与时钟同步减低直到其达到新低电力状态的相关联电力开启时间。因此，系统保证经过正确电力开启时间，而不管低电力模式之间所需的转变。即，系统保证ADC在其准备好转换的状态中且因此保证每一转换的转换准确度，而不管在开始转换之前低电力模式之间已发生何种转变。
图5中展示DM_CLK时钟项目及ADC_MODE控制寄存器项目。另外，如果需要可断言DRn引脚以指示转换的开始。在所说明的实例中，电力开启时间随着对应模式的电力消耗的减低而增加。示范性待机电力开启时间是0个时钟循环；睡眠电力开启时间是256个时钟循环；且关机电力开启时间是2048个时钟循环。转换模式由11识别；睡眠模式由01识别；待机模式由10识别；且关机模式由00识别。
当在关机模式中时，将定时器ADC_SETUP复位为2048DM_CLK时钟循环。此意味着此模式的电力开启时间是2048个时钟循环。由于此是最低电力模式及最长电力开启时间，所以模式一经改变为关机模式，定时器就返回到2048而无任何条件。
当ADC配置为睡眠模式时，相关联电力开启时间是256个DM_CLK时钟周期。如果在进入睡眠模式之前定时器值低于256，那么定时器值在转变到睡眠模式时立即复位为256。从此模式电力开启需要256个时钟周期。然而当在转变之前定时器值高于256时，定时器与DM_CLK时钟同步递减而低到256，使得保证发生从先前低电力模式(具有较长电力开启时间)的转变且遵守先前低电力模式的电力开启时间。
当在待机模式中时，定时器与DM_CLK时钟同步减低而最终低到0(这是因为待机模式的电力开启时间是0)，其中如果ADC需要那么转变模式可即刻发生。
因此，图5描绘由ADC(或用户通过控制寄存器)产生的ADC_MODE设置的一系列转变，且描述内部ADC_SETUP定时器的状态(以其实现可能转换序列开始需要的DM_CLK周期的数目表达)。一旦定时器达到0，就由ADC或用户起始转换过程(ADC_MODE＝11)那么ADC转换可发生。如果ADC_MODE＝11且定时器不等于0，那么延迟转换开始直到定时器达到0。尽管已关于本发明的特定实施例描述本发明，但这些实施例仅是说明性的且并不限制本发明。本文中对本发明所说明的实施例的描述(包含说明书摘要及发明内容中的描述)并不希望为详尽的或将本发明限于本文中揭示的精确形式(且特定来说，在摘要或发明内容内包含任何特定实施例、特征或功能并不希望将本发明的范围限制于此实施例、特征或功能)。实情是，描述希望描述说明性实施例、特征及功能以向所属领域的一般技术人员提供上下文以理解本发明，而未将本发明限制于任何特定描述的实施例、特征或功能，包含说明书摘要或发明内容中描述的任何此实施例特征或功能。
虽然本文中仅为说明性目的描述本发明的特定实施例及实例，但如相关领域的技术人员将认识到且了解，在本发明的精神及范围内的各种等效修改是可能的。如已指出，可根据本发明所说明的实施例的前述描述对本发明进行这些修改，且这些修改将包含于本发明的精神及范围内。因此，虽然本文中已参考本发明的特定实施例描述本发明，但期望在前述揭示内容中进行大量修改、各种改变及取代，且应了解，在一些例子中，将在不背离如所陈述的本发明的范围及精神的情况下采用本发明的实施例的一些特征而无需对应使用其它特征。因此，可进行许多修改以使特定情形或材料适于本发明的基本范围及精神。
在本说明书各处提及的“一个实施例”、“实施例”或“特定实施例”或类似术语意味着结合所述实施例描述的特定特征、结构或特性包含于至少一个实施例中且不一定存在于全部实施例中。因此，分别在本说明书的各处出现的词组“在一个实施例中”、“在实施例中”或“在特定实施例中”或类似术语不一定都指代相同实施例。此外，任何特定实施例的特定特征、结构或特性可以任何适合方式与一或多个其它实施例组合。应了解，根据本文中的教示，本文中描述且说明的实施例的其它变化及修改是可能的且应视为本发明的精神及范围的部分。
在本文的描述中，提供许多具体细节(例如组件及/或方法的实例)以提供对本发明的实施例的透彻理解。然而，相关领域的技术人员将认识到，实施例可能够在无所述具体细节中的一或多者的情况下或用其它设备、系统、组合件、方法、组件、材料、部件及/或类似者实践。在其它例子中，未具体展示或详细描述众所周知的结构、组件、系统、材料或操作以免致使本发明的实施例的方面不清楚。虽然可通过使用特定实施例说明本发明，但此并非本发明且并未将本发明限制于任何特定实施例，且所属领域的一般技术人员将认识到额外实施例可容易理解且是本发明的一部分。
可使用任何适合编程语言来实施本文中描述的本发明的实施例的例程、方法或程序，编程语言包含C、C++、Java、汇编语言等。可采用不同编程技术，例如程序或面向对象。可在单个计算机处理装置或多个计算机处理装置、单个计算机处理器或多个计算机处理器上执行任何特定例程。数据可存储于单个存储媒体中或通过多个存储媒体分布，且可驻留于单个数据库或多个数据库中(或其它数据存储技术)。尽管步骤、操作或计算可以特定顺序呈现，但此顺序在不同实施例中可改变。在一些实施例中，就本说明书中展示为循序的多个步骤来说，在替代实施例中可同时执行此类步骤的某一组合。可通过另一过程(例如操作系统、核心等)中断、暂停或以其它方式控制本文中描述的操作序列。例程可在操作系统环境中操作或作为独立例程。可在硬件、软件、固件或其任何组合中执行本文中描述的功能、例程、方法、步骤及操作。
本文描述的实施例可以控制逻辑的形式实施于软件或硬件或两者的组合中。控制逻辑可存储于信息存储媒体(例如计算机可读媒体)中作为经调适以引导信息处理装置执行各个实施例中揭示的一组步骤的多个指令。基于本文提供的揭示内容及教示，所属领域的一般技术人员将了解实施本发明的其它方式及/或方法。
如本文使用的术语“包括(comprises/comprising)”、“包含(includes/including)”、“具有(has/having)”或其任何其它变化希望涵盖非排他性包含。举例来说，包括元件列表的过程、产品、物品或设备不一定仅限于那些元件，而是可包含未明确列出或此过程、产品、物品或设备固有的其它元件。
此外，除非另有指示，否则如本文使用的术语“或”通常希望意味着“及/或”。举例来说，条件A或B由以下中任一者满足：A为真(或存在)且B为假(或不存在)；A为假(或不存在)且B为真(或存在)；及A及B两者都为真(或存在)。如本文(包含以下的权利要求书)所使用，前面有“一(a/an)”(且当前置基础是“一(a/an)”时为“所述”)的术语包含此术语的单数及复数两者，除非在权利要求书内另有清楚指示(即，提及“一(a/an)”清楚指示仅单数或仅复数)。此外，除非上下文另有清楚指示，否则如在本文的描述中及在以下权利要求书的各处所使用，“在…中”的意义包含“在…中”及“在…上”。
将了解，图式/图中描绘的元件中的一或多者也可以更分离或集成的方式实施，或甚至在某些情况中移除或呈现为无法操作(如根据特定应用是有用的)。另外，除非另有明确提及，否则图式/图中的任何信号箭头应仅被视为示范性的且非限制的。

Claims (21)

1.一种用于操作模/数转换器的方法，其包括：
接收用于取样与保持电路的取样时间；
接收用于所述模/数转换器的转换时间；
从至少一个低电力模式确定用于所述模/数转换器的电力开启时间；及
如果所述电力开启时间与转换时间的总和小于所述取样时间，那么使所述模/数转换器进入所述至少一个低电力模式。
2.根据权利要求1所述的方法，其中所述至少一个低电力模式为多个低电力模式中的一者，且所述确定电力开启时间包括：确定与所述多个低电力模式中的相应一者相关联的电力开启时间。
3.根据权利要求2所述的方法，其中所述使所述模/数转换器进入所述至少一个低电力模式包括：使所述模/数转换器进入所述多个低电力模式中的最低电力模式，所述模/数转换器的相应电力开启时间与转换时间的总和小于所述取样时间。
4.根据权利要求1所述的方法，其中确定电力开启时间包括经估计电力开启时间。
5.根据权利要求1所述的方法，其中将所述取样时间、所述转换时间及所述电力开启时间转换成若干时钟周期。
6.根据权利要求1所述的方法，其进一步包括从第一低电力状态转变到第二低电力模式，所述转变包括：比较所述第二低电力模式的电力开启时间与所述第一低电力模式的已经过电力开启时间计数；及如果所述第二低电力模式的所述电力开启时间大于第一电力开启时间剩余的时间，那么将计数复位为所述第二低电力模式的所述电力开启时间。
7.根据权利要求6所述的方法，其进一步包括如果所述已经过电力开启时间计数大于所述第二低电力模式的所述电力开启时间那么继续所述计数。
8.一种含有指令的非暂时性计算机可读媒体，所述指令在由计算机实施时执行用于操作模/数转换器的方法，所述方法包括：
接收用于取样与保持电路的取样时间；
接收用于所述模/数转换器的转换时间；
从至少一个低电力模式确定用于所述模/数转换器的电力开启时间；及
如果所述电力开启时间与转换时间的总和小于所述取样时间，那么使所述模/数转换器进入所述至少一个低电力模式。
9.根据权利要求8所述的非暂时性计算机可读媒体，其中所述至少一个低电力模式包括多个低电力模式，且所述确定电力开启时间包括：确定与所述多个低电力模式中的每一者相关联的电力开启时间。
10.根据权利要求9所述的非暂时性计算机可读媒体，其中所述使所述模/数转换器进入所述至少一个低电力模式包括：使所述模/数转换器进入所述多个低电力模式中的最低电力模式，所述模/数转换器的电力开启时间与转换时间的总和小于所述取样时间。
11.根据权利要求8所述的非暂时性计算机可读媒体，其中确定电力开启时间包括经估计电力开启时间。
12.根据权利要求8所述的非暂时性计算机可读媒体，其中将所述取样时间、所述转换时间及所述电力开启时间转换成若干时钟周期。
13.根据权利要求8所述的非暂时性计算机可读媒体，其进一步包括从第一低电力模式转变到第二低电力模式，所述转变包括：比较所述第二低电力模式的电力开启时间与所述第一低电力模式的已经过电力开启时间计数；及如果所述第二低电力模式的所述电力开启时间大于第一电力开启时间剩余的时间，那么将计数复位为所述第二低电力模式的所述电力开启时间。
14.根据权利要求13所述的非暂时性计算机可读媒体，其进一步包括如果所述已经过电力开启时间计数大于所述第二低电力状态的电力开启时间那么继续所述计数。
15.一种电路，包括：
模/数转换器和相关联的取样与保持电路；
控制电路，其用于接收模拟输入，所述控制电路与用于取样所述模拟输入的所述取样与保持电路耦合；
其中所述控制电路经配置以用于：
接收取样时间；
接收转换时间；
从至少一个低电力模式确定用于所述模/数转换器的电力开启时间；及
如果所述模/数转换器的所述电力开启时间与转换时间的总和小于所述取样与保持电路的所述取样时间，那么致使所述模/数转换器进入所述至少一个低电力模式。
16.根据权利要求15所述的电路，其中所述至少一个低电力模式为多个低电力模式中的一者，且所述确定电力开启时间包括：确定与所述多个低电力模式中的相应一者相关联的电力开启时间。
17.根据权利要求16所述的电路，其中所述使所述模/数转换器进入所述至少一个低电力模式包括：使所述模/数转换器进入所述多个低电力模式中的最低电力模式，所述模/数转换器的电力开启时间与转换时间的总和小于所述取样时间。
18.根据权利要求15所述的电路，其中确定电力开启时间包括经估计电力开启时间。
19.根据权利要求15所述的电路，其中将所述取样时间、所述转换时间及所述电力开启时间转换成若干时钟周期。
20.根据权利要求15所述的电路，其中所述控制电路进一步经配置以从第一低电力模式转变到第二低电力模式，所述转变包括：比较所述第二低电力模式的电力开启时间与所述第一低电力模式的已经过电力开启时间计数；及如果所述第二低电力模式的所述电力开启时间大于第一电力开启时间剩余的时间，那么将计数复位为所述第二低电力模式的所述电力开启时间。
21.根据权利要求20所述的电路，其中所述控制电路进一步经配置以如果所述已经过电力开启时间计数大于所述第二低电力模式的电力开启时间那么继续所述计数。
CN201680027223.4A 2015-05-12 2016-05-06 具有内部定时器的模/数转换器 Active CN107624222B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US14/710,105 US9496887B1 (en) 2015-05-12 2015-05-12 Analog to digital converter with internal timer
US14/710,105 2015-05-12
PCT/US2016/031182 WO2016182901A1 (en) 2015-05-12 2016-05-06 Analog to digital converter with internal timer

Publications (2)

Publication Number Publication Date
CN107624222A CN107624222A (zh) 2018-01-23
CN107624222B true CN107624222B (zh) 2021-06-01

Family

ID=56087514

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680027223.4A Active CN107624222B (zh) 2015-05-12 2016-05-06 具有内部定时器的模/数转换器

Country Status (6)

Country Link
US (1) US9496887B1 (zh)
EP (1) EP3295566B1 (zh)
KR (1) KR20180006905A (zh)
CN (1) CN107624222B (zh)
TW (1) TW201707385A (zh)
WO (1) WO2016182901A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102018001052B4 (de) * 2017-02-14 2021-06-10 Infineon Technologies Ag Einrichtung und Verfahren zum Anfordern einer Analog-Digital-Wandlung
EP3367573B1 (en) * 2017-02-28 2022-09-14 Commsolid GmbH Delta-sigma analog-to-digital converter
DE102017113567B3 (de) * 2017-06-20 2018-08-30 Infineon Technologies Ag Schaltungsanordnung, sensorsystem, verfahren zum generieren einer spannung und verfahren zum betreiben eines sensorsystems
US10809792B2 (en) * 2018-08-16 2020-10-20 Analog Devices, Inc. Correlated double sampling amplifier for low power
CN111083941A (zh) 2018-08-21 2020-04-28 康姆索利德有限责任公司 模数转换器
DE102020131201A1 (de) 2020-11-25 2022-05-25 Infineon Technologies Ag Vorrichtungen und Systeme zur analog-zu-digital-Wandlung

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5487181A (en) * 1992-10-28 1996-01-23 Ericsson Ge Mobile Communications Inc. Low power architecture for portable and mobile two-way radios
US6310570B1 (en) * 1999-06-04 2001-10-30 Thomson Licensing S.A. System with adjustable ADC clock phase
US6456219B1 (en) * 2000-02-22 2002-09-24 Texas Instruments Incorporated Analog-to-digital converter including two-wire interface circuit
US6487674B1 (en) * 2000-03-08 2002-11-26 Cirrus Logic, Inc. Single wire interface for an analog to digital converter
US7061292B2 (en) * 2001-11-09 2006-06-13 The Regents Of The University Of Colorado Adaptive voltage regulator for powered digital devices
FI116702B (fi) * 2001-12-20 2006-01-31 Nokia Corp Dynaaminen tehonsäätö integroiduissa piireissä
US6720895B2 (en) * 2002-02-01 2004-04-13 Agilent Technologies, Inc. Method of calibrating an analog-to-digital converter and a circuit implementing the same
US6850044B2 (en) * 2003-03-13 2005-02-01 Semiconductor Components Industries, L.L.C. Hybrid regulator with switching and linear sections
US7250825B2 (en) * 2004-06-04 2007-07-31 Silicon Labs Cp Inc. Method and apparatus for calibration of a low frequency oscillator in a processor based system
US7365667B1 (en) 2006-09-21 2008-04-29 Cirrus Logic, Inc. Delta-sigma analog-to-digital converter (ADC) having an intermittent power-down state between conversion cycles
US7971086B2 (en) * 2007-02-06 2011-06-28 D. S. P. Group Ltd. Integrated waking/while-awake power management system with breaking distance timer for high wake-up latency portion of hardware
CN101727168B (zh) * 2008-10-27 2011-10-26 金宝电子工业股份有限公司 输入装置的电源管理方法
US8611483B2 (en) * 2011-06-03 2013-12-17 Maxlinear, Inc. Multi-layer time-interleaved analog-to-digital convertor (ADC)
EP2590330B1 (en) * 2011-11-04 2014-08-27 IHP GmbH-Innovations for High Performance Microelectronics / Leibniz-Institut für innovative Mikroelektronik Analog-to-digital converter
US9154091B2 (en) * 2012-10-09 2015-10-06 Microchip Technologies, Inc. OP-AMP sharing technique to remove memory effect in pipelined circuit
US8823572B2 (en) * 2012-12-17 2014-09-02 Dust Networks, Inc. Anti-aliasing sampling circuits and analog-to-digital converter
US20140266376A1 (en) * 2013-03-15 2014-09-18 Analog Devices, Inc. Active clock tree for data converters
US8947283B2 (en) * 2013-06-12 2015-02-03 University Of Macau Sampling front-end for analog to digital converter
JP6093265B2 (ja) * 2013-08-07 2017-03-08 ルネサスエレクトロニクス株式会社 半導体装置
CN103746697B (zh) * 2013-12-10 2017-01-04 电子科技大学 模数转换电路
CN104022781B (zh) * 2014-06-03 2017-02-15 南京国博电子有限公司 超高速dac芯片的片内时钟时序控制方法及系统
CN104270154B (zh) * 2014-09-19 2017-11-14 中国电子科技集团公司第二十九研究所 基于并行处理的采样装置和采样方法

Also Published As

Publication number Publication date
EP3295566B1 (en) 2021-06-30
KR20180006905A (ko) 2018-01-19
WO2016182901A1 (en) 2016-11-17
EP3295566A1 (en) 2018-03-21
CN107624222A (zh) 2018-01-23
TW201707385A (zh) 2017-02-16
US20160336953A1 (en) 2016-11-17
US9496887B1 (en) 2016-11-15

Similar Documents

Publication Publication Date Title
CN107624222B (zh) 具有内部定时器的模/数转换器
US20200159279A1 (en) Low power autonomous peripheral management
US9300317B2 (en) Adaptive delay based asynchronous successive approximation analog-to-digital converter
KR101450381B1 (ko) 전력 관리 장치, 전력 관리 방법 및 전압 변환기
US9733696B2 (en) Dynamic low power states characterization
EP2954604B1 (en) Pulse width modulation load share bus
US8856406B2 (en) Peripheral trigger generator
US11016548B2 (en) Single chip system and reset method for single chip system
CN107278283B (zh) 用于在低功率状态期间管理嵌入式控制器的功率的技术
US9213388B2 (en) Delaying reset signals in a microcontroller system
CN114174956A (zh) 用于从低功率模式唤醒的抢先唤醒电路
JP7477502B2 (ja) 超低電力適応型再構成可能システム
CN110456271B (zh) 电机霍尔信号的检测方法、装置、设备及存储介质
US10228752B2 (en) Voltage scaling system with sleep mode
US7765417B2 (en) External control of a multi-mode controller
CN108872828B (zh) 复位管理电路和用于复位管理电路的方法
CN109814700A (zh) 电源管理系统的待机模式控制系统和控制方法
CN105892606B (zh) 用于集成电路的电力管理系统
US20240168514A1 (en) Autonomous adaptively reconfigurable system
EP2948952A1 (en) Power management for a memory device
US20170185216A1 (en) Synchronization Method and Touch Signal Processing System Using the Same
US8990594B2 (en) Apparatus for measuring a remaining power of a battery includes a first memory for storing a routine code and a second memory for storing an exception code
US20120216060A1 (en) Noise reduction circuit, electronic device, and noise reduction method
CN111596753A (zh) 功耗控制方法和装置、电子设备及计算机可读存储介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant