CN107611115A - 集成电路针脚、内嵌式触摸屏及集成电路针脚的封装方法 - Google Patents

集成电路针脚、内嵌式触摸屏及集成电路针脚的封装方法 Download PDF

Info

Publication number
CN107611115A
CN107611115A CN201710909801.3A CN201710909801A CN107611115A CN 107611115 A CN107611115 A CN 107611115A CN 201710909801 A CN201710909801 A CN 201710909801A CN 107611115 A CN107611115 A CN 107611115A
Authority
CN
China
Prior art keywords
insulating barrier
tin oxide
indium tin
metal layer
integrated circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710909801.3A
Other languages
English (en)
Other versions
CN107611115B (zh
Inventor
曾霜华
曹志浩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201710909801.3A priority Critical patent/CN107611115B/zh
Priority to US15/735,785 priority patent/US10725570B2/en
Priority to PCT/CN2017/106834 priority patent/WO2019061589A1/zh
Publication of CN107611115A publication Critical patent/CN107611115A/zh
Application granted granted Critical
Publication of CN107611115B publication Critical patent/CN107611115B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/032—Materials
    • H05K2201/0326—Inorganic, non-metallic conductor, e.g. indium-tin oxide [ITO]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10128—Display
    • H05K2201/10136—Liquid Crystal display [LCD]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Nonlinear Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Human Computer Interaction (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明提供一种集成电路针脚，包括玻璃基板；设置于玻璃基板上方的缓冲层；设置于缓冲层上方的栅极绝缘层；设置于栅极绝缘层上方的第一金属层；设置于第一金属层上方的第二金属层；设置于第二金属层上方的第一绝缘层；设置于第一绝缘层上方的第二绝缘层；设置于第二绝缘层上方的底部铟锡氧化物，底部铟锡氧化物还沿至少一贯穿第一绝缘层和第二绝缘层的通孔的内壁向下延伸并与第二金属层连接；以及覆盖于底部铟锡氧化物上方的顶部铟锡氧化物。发明还提供一种内嵌式触摸屏。实施本发明，能够增加导电层的厚度，增强ITP产品的抗外力干扰性和跌落信赖性。

Description

集成电路针脚、内嵌式触摸屏及集成电路针脚的封装方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种集成电路针脚、内嵌式触摸屏及集成电路针脚的封装方法。
背景技术
内嵌式触摸屏ITP（In Cell Touch Panel）将触控功能整合于液晶显示基板上，并通过触控感应电容变化来达到触控的目的，具有成本更低、厚度更轻薄及应用更为方便等优点。
然而，如图1所示，现有ITP产品上集成电路IC针脚由于将底部铟锡氧化物BITO（Bottom Indium Tin Oxide）全部蚀刻掉，顶部铟锡氧化物10/（TITO，Top Indium TinOxide）通过过孔K搭接至第二金属层6/（Metal 2）上，该过孔K贯穿第一绝缘层7/（Insulating Layer1）、第二绝缘层8/（Insulating Layer2）和钝化层PV，因此该过孔K陡且深。工作人员在1.2m ~1.5m范围内跌落测试时，常常会发现触摸屏出现棋盘格画异的现象，通过扫描电子显微镜能够确定出现上述现象的主要原因在于：顶部铟锡氧化物10/在过孔K处过陡且过薄，在外力诱导下容易造成顶部铟锡氧化物10/缺失断裂。
发明内容
本发明实施例所要解决的技术问题在于，提供一种集成电路针脚、内嵌式触摸屏及集成电路针脚的封装方法，能够增加导电层的厚度，增强ITP产品的抗外力干扰性和跌落信赖性。
为了解决上述技术问题，本发明实施例提供了一种集成电路针脚，用于内嵌式触摸屏的IC上，包括：
玻璃基板；
设置于所述玻璃基板上方的缓冲层；
设置于所述缓冲层上方的栅极绝缘层；
设置于所述栅极绝缘层上方的第一金属层；
设置于所述第一金属层上方的第二金属层；
设置于所述第二金属层上方的第一绝缘层；
设置于所述第一绝缘层上方的第二绝缘层；
设置于所述第二绝缘层上方的底部铟锡氧化物，所述底部铟锡氧化物还沿至少一贯穿所述第一绝缘层和所述第二绝缘层的通孔的内壁向下延伸并与所述第二金属层连接；
盖于所述底部铟锡氧化物上方的顶部铟锡氧化物。
其中，所述每一通孔的深度均相等。
其中，所述每一通孔内壁上的底部铟锡氧化物厚度均与其底部对应覆盖于所述第二金属层上的底部铟锡氧化物厚度均相等。
本发明实施例还提供了一种内嵌式触摸屏，包括前述的集成电路针脚。
本发明实施例又提供了一种集成电路针脚的封装方法，包括以下步骤：
提供一玻璃基板；
在所述玻璃基板的上方设有从下往上依次排序的缓冲层、栅极绝缘层、第一金属层、第二金属层、第一绝缘层和第二绝缘层；
在所述第二绝缘层上选择多个蚀刻点，并从上往下蚀刻至所述第一绝缘层，使得所述第二绝缘层与所述第一绝缘层之间形成有同时贯穿二者上下表面的多个通孔；
将底部铟锡氧化物设置于所述第二绝缘层上，且还将所述底部铟锡氧化物进一步沿至少一通孔的内壁向下延伸并与所述第二金属层连接；
将顶部铟锡氧化物覆盖于所述底部铟锡氧化物的上方。
其中，所述每一通孔的深度均相等。
其中，所述每一通孔内壁上的底部铟锡氧化物厚度均与其底部对应覆盖于所述第二金属层上的底部铟锡氧化物厚度均相等。
其中，所述在所述玻璃基板的上方形成第一绝缘层和第二绝缘层的步骤包括：
在第二金属层上涂布第一绝缘层材料；
在所述第一绝缘层材料上涂布第三金属层；
将所述第三金属层蚀刻掉；
在所述第一绝缘层材料上涂布第二绝缘层材料；
在所述第二绝缘层材料上涂布光阻层，进行曝光、显影、蚀刻、剥离制程，形成第一绝缘层和第二绝缘层，至少一个通孔贯穿所述第一绝缘层和第二绝缘层。
其中，所述将顶部铟锡氧化物覆盖于所述底部铟锡氧化物的上方的步骤之前，所述方法还包括：
在所述底部铟锡氧化物的上方涂布钝化层；
将所述钝化层蚀刻掉。
实施本发明实施例，具有如下有益效果：
与传统的集成电路针脚相比，本发明蚀刻了钝化层PV，增加了具有导电性能的底部铟锡氧化物，从而加厚了导电层，底部铟锡氧化物通过贯穿第一绝缘层和第二绝缘层的通孔与第二金属层连接，能降低因外力造成导电层剥离缺失的风险，可以增强ITP产品的抗外力干扰性和跌落信赖性。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，根据这些附图获得其他的附图仍属于本发明的范畴。
图1为现有技术中的集成电路针脚的局部剖视图；
图2为本发明实施例一提供的一种集成电路针脚的局部剖视图；
图3为本发明实施例三提供的一种集成电路针脚的封装方法的流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明作进一步地详细描述。
如图2所示，为本发明实施例一中，提供的一种集成电路针脚， 用于内嵌式触摸屏的IC上，包括：
玻璃基板1；
设置于玻璃基板1上方的缓冲层2；
设置于缓冲层2上方的栅极绝缘层3；
设置于栅极绝缘层3上方的第一金属层4；
设置于第一金属层4上方的第二金属层5；
设置于第二金属层5上方的第一绝缘层6；
设置于第一绝缘层6上方的第二绝缘层7；
设置于第二绝缘层7上方的底部铟锡氧化物8，该底部铟锡氧化物8还沿至少一贯穿第一绝缘层6和第二绝缘层7的通孔M的内壁向下延伸并与第二金属层5连接；
覆盖于底部铟锡氧化物8上方的顶部铟锡氧化物9。
可以理解的是，本发明实施例一中集成电路针脚的通孔M只贯穿第一绝缘层6和第二绝缘层7，而不需要贯穿传统集成电路针脚中的钝化层PV，因此，可降低通孔M的深度，通孔M的斜率能得到较好的改善，同时由于增加了具有导电性能的底部铟锡氧化物，从而加厚了导电层，又能降低因外力造成导电层剥离缺失的风险。
由于第一绝缘层6和第二绝缘层7都为均匀厚度的膜层，因此蚀刻后的每一通孔M的深度均相等。
每一通孔M内壁上的底部铟锡氧化物8厚度均与其底部对应覆盖于第二金属层5上的底部铟锡氧化物8厚度均相等，可提高底部铟锡氧化物8与第二金属层5的导电均一性。
相应于本发明实施例一中的一种集成电路针脚，本发明实施例二还提供了一种内嵌式触摸屏，包括本发明实施例一中的集成电路针脚。由于本发明实施例二中的集成电路针脚与本发明实施例一中集成电路针脚具有相同的结构及连接关系，因此在此不再一一赘述。
如图3所示，相应于本发明实施例一中的一种集成电路针脚，本发明实施例三还提供了一种集成电路针脚的封装方法，包括以下步骤：
步骤S1、提供一玻璃基板；
该玻璃基板包括显示区和非显示区，其中，在该非显示区制作集成电路针脚。
步骤S2、在所述玻璃基板的上方设有从下往上依次排序的缓冲层、栅极绝缘层、第一金属层、第二金属层、第一绝缘层和第二绝缘层；
在一实施例中，在形成缓冲层之前，先在玻璃基板上形成遮光层（Light Shading，LS），具体制程为：采用物理气相沉积方式（Physical Vapor Deposition ，PVC）在玻璃基板上沉积遮光材料，再在该遮光材料上涂布一光阻层，然后通过曝光、显影、蚀刻、剥离制程，得到遮光层。
在一实施例中，在形成缓冲层之后，形成一多晶硅层，然后形成栅极绝缘层。多晶硅层的具体制程为：采用化学气相沉积方式（Chemical Vapor Deposition，CVD）沉积非晶硅材料，通过激光镭射结晶（Excimer Laser Anneal，ELA），再涂布一光阻层，通过曝光、显影、蚀刻、剥离制程，得到遮光层图案，再对遮光层图案进行沟道离子植入制程（Channeldoping，NCD）、负型离子植入（Negative Doping，NP），得到多晶硅层。
在一实施例中，所述在所述玻璃基板的上方形成第一绝缘层和第二绝缘层的步骤包括：
S21、在第二金属层上涂布第一绝缘层材料；
可选的， 在玻璃基板的显示区和非显示区都涂布第一绝缘层材料。
S22、在所述第一绝缘层材料上涂布第三金属层；
S23、将所述第三金属层蚀刻掉；
具体的，将非显示区的第三金属层蚀刻掉。
S24、在所述第一绝缘层材料上涂布第二绝缘层材料；
S25、在所述第二绝缘层材料上涂布一光阻层，进行曝光、显影、蚀刻、剥离制程，形成第一绝缘层和第二绝缘层，至少一个通孔贯穿所述第一绝缘层和第二绝缘层。
步骤S3、在所述第二绝缘层上选择多个蚀刻点，并从上往下蚀刻至所述第一绝缘层，使得所述第二绝缘层与所述第一绝缘层之间形成有同时贯穿二者上下表面的多个通孔；
在该步骤S3中，采用光刻工艺，在所述第二绝缘层上涂布一光阻层，然后通过曝光、显影、蚀刻、剥离制程，形成贯穿所述第二绝缘层和第一绝缘层的多个通孔。
步骤S4、将底部铟锡氧化物设置于所述第二绝缘层上，且还将所述底部铟锡氧化物进一步沿至少一通孔的内壁向下延伸并与所述第二金属层连接；
步骤S5、将顶部铟锡氧化物覆盖于所述底部铟锡氧化物的上方。
其中，所述每一通孔的深度均相等。
其中，所述每一通孔内壁上的底部铟锡氧化物厚度均与其底部对应覆盖于第二金属层上的底部铟锡氧化物厚度均相等。
其中，所述将顶部铟锡氧化物覆盖于所述底部铟锡氧化物的上方的步骤之前，所述方法还包括：
在所述底部铟锡氧化物的上方涂布钝化层；将所述钝化层蚀刻掉。
具体的，将非显示区的钝化层蚀刻掉，将显示区的钝化层保留。
实施本发明实施例，具有如下有益效果：
与传统的集成电路针脚相比，本发明蚀刻了钝化层PV，增加了具有导电性能的底部铟锡氧化物，从而加厚了导电层，底部铟锡氧化物通过贯穿第一绝缘层和第二绝缘层的通孔与第二金属层连接，能降低因外力造成导电层剥离缺失的风险，可以增强ITP产品的抗外力干扰性和跌落信赖性。
以上所揭露的仅为本发明一种较佳实施例而已，当然不能以此来限定本发明之权利范围，因此依本发明权利要求所作的等同变化，仍属本发明所涵盖的范围。

Claims (9)

1.一种集成电路针脚，其特征在于，用于内嵌式触摸屏的IC上，包括：
玻璃基板（1）；
设置于所述玻璃基板（1）上方的缓冲层（2）；
设置于所述缓冲层（2）上方的栅极绝缘层（3）；
设置于所述栅极绝缘层（3）上方的第一金属层（4）；
设置于所述第一金属层（4）上方的第二金属层（5）；
设置于所述第二金属层（5）上方的第一绝缘层（6）；
设置于所述第一绝缘层（6）上方的第二绝缘层（7）；
设置于所述第二绝缘层（7）上方的底部铟锡氧化物（8），所述底部铟锡氧化物（8）还沿至少一贯穿所述第一绝缘层（6）和所述第二绝缘层（7）的通孔（M）的内壁向下延伸并与所述第二金属层（5）连接；
覆盖于所述底部铟锡氧化物（8）上方的顶部铟锡氧化物（9）。
2.如权利要求1所述的集成电路针脚，其特征在于，每一通孔（M）的深度均相等。
3.如权利要求2所述的集成电路针脚，其特征在于，所述每一通孔（M）内壁上的底部铟锡氧化物（8）厚度均与其底部对应覆盖于所述第二金属层（5）上的底部铟锡氧化物（8）厚度均相等。
4.一种内嵌式触摸屏，其特征在于，包括如权利要求1-3中任一项所述的集成电路针脚。
5.一种集成电路针脚的封装方法，其特征在于，包括以下步骤：
提供一玻璃基板；
在所述玻璃基板的上方形成从下往上依次排序的缓冲层、栅极绝缘层、第一金属层、第二金属层、第一绝缘层和第二绝缘层；
在所述第二绝缘层上选择多个蚀刻点，并从上往下蚀刻至所述第一绝缘层，使得所述第二绝缘层与所述第一绝缘层之间形成有同时贯穿二者上下表面的多个通孔；
将底部铟锡氧化物设置于所述第二绝缘层上，且还将所述底部铟锡氧化物进一步沿至少一通孔的内壁向下延伸并与所述第二金属层连接；
将顶部铟锡氧化物覆盖于所述底部铟锡氧化物的上方。
6.如权利要求5所述的集成电路针脚的封装方法，其特征在于，所述每一通孔的深度均相等。
7.如权利要求6所述的集成电路针脚的封装方法，其特征在于，所述每一通孔内壁上的底部铟锡氧化物厚度均与其底部对应覆盖于所述第二金属层上的底部铟锡氧化物厚度均相等。
8.如权利要求7所述的集成电路针脚的封装方法，其特征在于，所述在所述玻璃基板的上方形成第一绝缘层和第二绝缘层的步骤包括：
在第二金属层上涂布第一绝缘层材料；
在所述第一绝缘层材料上涂布第三金属层；
将所述第三金属层蚀刻掉；
在所述第一绝缘层材料上涂布第二绝缘层材料；
在所述第二绝缘层材料上涂布光阻层，进行曝光、显影、蚀刻、剥离制程，形成第一绝缘层和第二绝缘层，至少一个通孔贯穿所述第一绝缘层和第二绝缘层。
9.如权利要求8所述的集成电路针脚的封装方法，其特征在于，所述将顶部铟锡氧化物覆盖于所述底部铟锡氧化物的上方的步骤之前，所述方法还包括：
在所述底部铟锡氧化物的上方涂布钝化层；
将所述钝化层蚀刻掉。
CN201710909801.3A 2017-09-29 2017-09-29 集成电路针脚、内嵌式触摸屏及集成电路针脚的封装方法 Active CN107611115B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710909801.3A CN107611115B (zh) 2017-09-29 2017-09-29 集成电路针脚、内嵌式触摸屏及集成电路针脚的封装方法
US15/735,785 US10725570B2 (en) 2017-09-29 2017-10-19 Integrated circuit pin, in-cell touch panel, and method of encapsulating integrated circuit pin
PCT/CN2017/106834 WO2019061589A1 (zh) 2017-09-29 2017-10-19 集成电路针脚、内嵌式触摸屏及集成电路针脚的封装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710909801.3A CN107611115B (zh) 2017-09-29 2017-09-29 集成电路针脚、内嵌式触摸屏及集成电路针脚的封装方法

Publications (2)

Publication Number Publication Date
CN107611115A true CN107611115A (zh) 2018-01-19
CN107611115B CN107611115B (zh) 2019-12-13

Family

ID=61067260

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710909801.3A Active CN107611115B (zh) 2017-09-29 2017-09-29 集成电路针脚、内嵌式触摸屏及集成电路针脚的封装方法

Country Status (3)

Country Link
US (1) US10725570B2 (zh)
CN (1) CN107611115B (zh)
WO (1) WO2019061589A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109213372A (zh) * 2018-08-17 2019-01-15 京东方科技集团股份有限公司 一种触控面板及其制备方法、触控装置
CN109634458A (zh) * 2018-12-04 2019-04-16 业成科技（成都）有限公司 触控面板及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102662543A (zh) * 2012-03-27 2012-09-12 深圳市宝明科技股份有限公司 新型ito过桥一体式电容触摸屏及其制造方法
US20140054156A1 (en) * 2012-08-21 2014-02-27 Wintek Corporation Touch-sensing electrode structure and touch-sensitive device
CN203746042U (zh) * 2013-11-29 2014-07-30 比亚迪股份有限公司 一种电容触摸屏

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101706232B1 (ko) * 2010-06-29 2017-02-15 엘지디스플레이 주식회사 터치 패널
KR101520423B1 (ko) * 2011-04-21 2015-05-14 엘지디스플레이 주식회사 터치센서 인셀 타입 액정표시장치용 어레이 기판 및 이의 제조방법
JP2014095795A (ja) * 2012-11-09 2014-05-22 Japan Display Inc 液晶表示装置およびその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102662543A (zh) * 2012-03-27 2012-09-12 深圳市宝明科技股份有限公司 新型ito过桥一体式电容触摸屏及其制造方法
US20140054156A1 (en) * 2012-08-21 2014-02-27 Wintek Corporation Touch-sensing electrode structure and touch-sensitive device
CN203746042U (zh) * 2013-11-29 2014-07-30 比亚迪股份有限公司 一种电容触摸屏

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109213372A (zh) * 2018-08-17 2019-01-15 京东方科技集团股份有限公司 一种触控面板及其制备方法、触控装置
CN109213372B (zh) * 2018-08-17 2022-02-25 京东方科技集团股份有限公司 一种触控面板及其制备方法、触控装置
CN109634458A (zh) * 2018-12-04 2019-04-16 业成科技（成都）有限公司 触控面板及其制造方法
CN109634458B (zh) * 2018-12-04 2022-04-15 业成科技（成都）有限公司 触控面板及其制造方法

Also Published As

Publication number Publication date
WO2019061589A1 (zh) 2019-04-04
CN107611115B (zh) 2019-12-13
US10725570B2 (en) 2020-07-28
US20200033973A1 (en) 2020-01-30

Similar Documents

Publication Publication Date Title
CN206250196U (zh) Oled触控显示面板及触控显示装置
CN105094486B (zh) 内嵌式自电容触控显示面板及其制作方法
CN105575961B (zh) 显示基板及其制造方法、显示装置
CN107331669A (zh) Tft驱动背板的制作方法
CN103681488A (zh) 阵列基板及其制作方法，显示装置
CN102842587B (zh) 阵列基板及其制作方法、显示装置
CN105607366B (zh) 防静电器件及其制造方法、基板
CN104319274B (zh) 阵列基板及其制作方法、显示面板及显示装置
CN102929060B (zh) 阵列基板及其制作方法、显示装置
CN106293200A (zh) 一种盖板及其制备方法、显示装置
CN107611115A (zh) 集成电路针脚、内嵌式触摸屏及集成电路针脚的封装方法
CN103474439B (zh) 一种显示装置、阵列基板及其制作方法
CN107275341A (zh) 一种阵列基板及其制造方法
CN107195635A (zh) 薄膜晶体管阵列基板及其制备方法
CN103985716B (zh) 薄膜晶体管阵列基板制造方法及薄膜晶体管阵列基板
CN108447875A (zh) 一种触摸显示面板及其制造方法
CN103489874A (zh) 阵列基板及其制备方法、显示装置
CN103545252A (zh) 阵列基板及其制备方法、液晶显示装置
CN106095167A (zh) 触控基板及其制作方法、显示器件
CN104393005B (zh) 显示基板及其制作方法、显示装置
CN104733475A (zh) 一种阵列基板及其制造方法
CN107978608A (zh) Ips型薄膜晶体管阵列基板及其制作方法
CN104112711B (zh) 共平面型氧化物半导体tft基板的制作方法
CN103744213B (zh) 一种阵列基板及其制备方法
CN105826329A (zh) 一种阵列基板的制作方法、阵列基板及液晶面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant