CN107589362A - 一种基于fpga的射频标签测试装置 - Google Patents

Abstract

本发明提供一种基于FPGA的射频标签测试装置，该装置包括：FPGA测试板和探卡；其中，电子标签芯片用于接收FPGA测试板发送的测试命令，解码后执行测试操作，测试完成后将测试状态输出，供FPGA测试板采样；FPGA测试板一方面接收测试设备发送的测试命令，完成命令解码和数据编码，发送给电子标签芯片，另一方面接收电子标签芯片测试完成后的测试状态，发送给测试设备；探卡是被测电子标签芯片和测试设备的电接触界面；测试设备向FPGA测试板发送测试命令和数据，根据FPGA测试板的输出测试状态，确定电子标签芯片的功能是否正确。本发明还提供了一种基于FPGA的射频标签测试方法。

Description

一种基于FPGA的射频标签测试装置

技术领域

本发明涉及集成电路验证测试领域，特别是射频电子标签测试的装置。

背景技术

筛选测试是保证芯片质量和可靠性的重要环节，以射频标签芯片为例，筛选测试完成了芯片时钟校准(trimming)、功能测试、老化测试、初始化设置等功能，以高度自动化、样品全覆盖的形式实现产品预检测和应用初始化的作用，是目前相对最为高效的产品检验方式。

为了实现筛选测试的功能，在芯片设计中就需要加入一定的测试电路，从而配合测试设备实现各测试项，这些测试项执行的时间也与测试技术方案直接相关。对射频标签芯片来说，成本和面积的要求相对较高，因此优化筛选测试技术，减小测试开销对提高射频标签产品的市场竞争力有重要意义。

传统测试技术中测试功能的实现依赖于测试设备和被测芯片两大主体，即测试项的功能要么需要在测试设备中完成，要么在被测芯片中完成。由于测试设备性能的局限，往往需要在被测芯片中完成部分功能，这样可以降低对测试设备的要求，但会增加芯片测试电路逻辑，从而增大芯片面积。

发明内容

本发明提供一种基于FPGA的射频标签测试装置，该装置包括：FPGA测试板和探卡；其中，要测试的电子标签芯片用于接收FPGA测试板发送的测试命令，解码后执行测试操作，测试完成后将测试状态输出，供FPGA测试板采样；FPGA测试板作为电子标签芯片和测试设备之间的数据处理单元，一方面接收测试设备发送的测试命令，完成命令解码和数据编码，发送给电子标签芯片，另一方面接收电子标签芯片测试完成后的测试状态，发送给测试设备；探卡是被测电子标签芯片和测试设备的电接触界面；测试设备是通用或专用设备，向FPGA测试板发送测试命令和数据，根据FPGA测试板的输出测试状态，确定电子标签芯片的功能是否正确。本发明还提供了一种基于FPGA的射频标签测试方法，采用本发明所述的装置和方法，可以利用FPGA器件并行处理能力强、内部资源丰富的特点，提高测试设备的多晶片同测并行处理能力，简化测试流程，同时减少被测电子标签芯片的测试电路功能，从而减小芯片面积。

本发明的基于FPGA的射频标签测试技术的思想在于，将FPGA(现场可编程门阵列)器件引入测试流程，在测试设备和被测芯片间增加一个FPGA器件作为数据处理单元，由于FPGA器件并行处理能力强、内部资源丰富，因此一方面可以提高测试机的多晶片(DIE)同测并行处理能力，简化测试流程；另一方面可以减少被测芯片的测试电路功能，从而减小芯片面积。

在本发明的一个扩展方案中规定，该装置包括：FPGA测试板和探卡；其中，

电子标签芯片，电子标签芯片用于接收FPGA测试板发送的测试命令，解码后执行测试操作，测试完成后将测试状态输出，供FPGA测试板采样；

FPGA测试板作为电子标签芯片和测试设备之间的数据处理单元，一方面接收测试设备发送的测试命令，完成命令解码和数据编码，发送给电子标签芯片并执行部分测试功能，另一方面接收电子标签芯片测试完成后的测试状态，发送给测试设备；

探卡是被测电子标签芯片和测试设备的电接触界面；

测试设备是通用或专用设备，向FPGA测试板发送测试命令和数据，根据FPGA测试板的输出测试状态，确定电子标签芯片的功能是否正确。

在本发明的一个扩展方案中规定，所述电子标签芯片与FPGA测试板的接口采用异步方式实现，接口信号由电源、地及IO信号组成。

在本发明的一个扩展方案中规定，测试设备和FPGA测试板之间的通信采用同步接口方式，接口信号由电源、时钟、复位、数据、使能、命令/数据选择、状态输出信号组成。

在本发明的一个扩展方案中规定，测试设备向FPGA测试板发送通过固定编码形式组成的自定义的测试命令，测试命令是8位由符号0和符号1组成的自定义命令码，命令码的定义以符号1的位置区分不同命令。

在本发明的一个扩展方案中规定，测试设备向FPGA测试板发送的测试命令格式包含命令码和命令数据，命令码和命令数据的区分通过命令/数据选择信号来进行。

在本发明的一个扩展方案中规定，FPGA测试板向电子标签芯片发送的测试命令编码方式与应用状态的编码方式保持一致，编码定义的符号长度保证电子标签芯片的正常时钟频率偏差范围能正确解码。

在本发明的一个扩展方案中规定，FPGA测试板逻辑电路中实现时钟校准测试、校准值保存、初始化数据CRC生成等测试功能，简化测试设备的测试流程，减少电子标签芯片的测试电路功能。

本发明还提供了一种基于FPGA的射频标签测试实现方法，该方法包括：

由FPGA测试板从测试设备接收由同步时序信号组成的固定格式的测试命令，其中测试设备开始计时；

由FPGA测试板执行测试并发送异步接口测试命令和测试数据给要测试的电子标签芯片，启动计时，在固定的时钟计数周期内接收电子标签芯片发送的测试状态信号，其中该时钟计数长度由电子标签芯片的时钟偏差决定，以保证最快和最慢时钟的标签芯片的测试状态输出也能被FPGA测试板采样；

在测试设备计时结束时由FPGA测试板从测试设备接收状态查询命令，并向测试设备返回测试状态信号，其中测试设备通过测试状态信号判断电子标签芯片是否通过测试。

附图说明

图1是本发明的一种基于FPGA的射频标签测试装置结构示意图；

图2是本发明的系统信号连接示意图；

图3是本发明的FPGA逻辑结构示意图；

图4是本发明的测试流程图。

具体实施方式

以下结合附图对本发明的具体实施方式进行说明。

如图1所示，本发明提供一种基于FPGA的用于测试射频标签芯片101的射频标签测试装置，由FPGA测试板102和探卡103组成；其中，

电子标签芯片101用于接收FPGA测试板102发送的测试命令，测试命令格式包含命令码和命令数据，命令码例如是8位的由符号0和符号1组成的代码，其它格式也是可以设想的。命令码先发送，命令数据后发送，便于电子标签芯片101解码。电子标签芯片101解码后执行测试操作，测试完成后将测试状态输出，供FPGA测试板102采样；

FPGA测试板102作为电子标签芯片101和测试设备104之间的数据处理单元，一方面接收测试设备104发送的测试命令，完成命令解码和数据编码，发送给电子标签芯片101，另一方面接收电子标签芯片101测试完成后的测试状态或测试结果，发送给测试设备104。

探卡103是被测电子标签芯片101和测试设备104的电接触界面。

测试设备104是通用或专用设备，向FPGA测试板102发送测试命令和数据，根据FPGA测试板102的输出测试状态，确定电子标签芯片的功能是否正确。

如图2所示，电子标签芯片101和FPGA测试板102之间的接口采用异步方式实现，由电源、地及IO信号组成。FPGA测试板102向电子标签芯片101发送的测试命令编码方式与应用状态的编码方式保持一致，编码定义的符号长度保证电子标签芯片101的正常时钟频率偏差范围能正确解码。例如，随着电子标签芯片101的工作温度变化或者制造工艺上的误差，电子标签芯片101内部时钟的最大频率偏差为±10％，那么编码符号的长度定义就要兼容±10％的频率偏差，使这一频率范围内的所有标签芯片都能正确解码。其它频率偏差也是可以设想的。而且也可以针对其它工艺误差来调整编码符号的长度定义。

如图2所示，FPGA测试板102和测试设备104之间的接口采用同步自定义时序信号实现，由电源、时钟、复位、数据、使能、命令/数据选择、状态输出信号组成。测试设备104向FPGA测试板102发送的测试命令格式包含命令码和命令数据，命令码和命令数据的区分通过命令/数据选择信号来进行。测试命令中包含的命令码例如是8位由符号0和符号1组成的自定义信号，命令码的定义以符号1的位置区分不同命令，使FPGA芯片易于解码。

FPGA测试板102完成命令和数据编解码、时钟校准、初始化及电子标签测试状态检测等功能，其逻辑结构如图3所示，由顶层电路和单标签测试电路组成，单标签测试电路的数量取决于同测电子标签的数量，例如同测电子标签数量为32个，则单标签测试电路的数量也为32个，可以提高并行同测的资源和能力。FPGA测试板102的逻辑电路中的时钟频率由时钟校准电路的目标频率值和测量精度决定，对不同应用的电子标签芯片可以通过调整时钟频率值适应不同的测试需要。

对标签芯片的测试过程如图4所示，首先测试设备104设置电子标签芯片101进入测试状态，在该状态下电子标签芯片101可以识别和执行测试命令；

步骤二：测试设备104向FPGA测试板102发送由自定义同步时序信号组成的固定格式的测试命令，并开始计时，计时时间的长度取决于FPGA测试板102完成该项功能测试和测试状态采样需要的执行时间；

步骤三：FPGA测试板102解析并执行测试设备104发出的测试命令，向电子标签芯片发送由异步时序信号组成的固定格式的测试命令，并开始计时，计时时间长度由电子标签芯片101完成该项测试需要的执行时间和不同电子标签芯片101的时钟偏差，即最快和最慢时钟的电子标签芯片101完成测试时的测试状态输出都能被FPGA测试板采样；

步骤四：电子标签芯片101收到FPGA测试板102发送的测试命令后解码，并执行相应测试，测试完成后输出固定周期的测试状态信号，供FPGA测试板102采样。根据不同测试项的测试需求，测试流程会有相应不同，以时钟校准测试为例，电子标签芯片101和FPGA测试板102之间需要完成七次时钟频率测量和校准值调整命令过程，FPGA测试板102在上电状态下保存最终校准值，并判断校准测试是否成功；

步骤五：FPGA测试板102在计时周期内采样电子标签芯片的测试状态并保存；

步骤六：测试设备104在计时结束时对FPGA测试板102发送状态查询命令；

步骤七：FPGA测试板102解码测试设备104发送的状态查询命令，输出每个电子标签芯片101的测试状态，测试设备通过测试状态判断标签芯片是否通过测试。

如上所述的一种基于FPGA的射频标签测试装置及实现方法，利用FPGA器件并行处理能力强、内部资源丰富的特点，提高测试设备的多DIE同测并行处理能力，简化测试设备的测试流程，同时减少被测电子标签芯片的测试电路功能，从而减小芯片面积。

Claims (8)

1.一种基于FPGA的射频标签测试装置，其特征在于，该装置包括：FPGA测试板和探卡；其中，

要测试的电子标签芯片用于接收FPGA测试板发送的测试命令，解码后执行测试操作，测试完成后将测试状态输出，供FPGA测试板采样；

FPGA测试板作为电子标签芯片和测试设备之间的数据处理单元，一方面接收测试设备发送的测试命令，完成命令解码和数据编码，发送给电子标签芯片并执行部分测试功能，另一方面接收电子标签芯片测试完成后的测试状态，发送给测试设备；

探卡是被测电子标签芯片和测试设备的电接触界面；

测试设备是通用或专用设备，向FPGA测试板发送测试命令和数据，根据FPGA测试板的输出测试状态，确定电子标签芯片的功能是否正确。

2.根据权利要求1所述的装置，其特征在于，所述电子标签芯片与FPGA测试板的接口采用异步方式实现，接口信号由电源、地及IO信号组成。

3.根据权利要求1所述的装置，其特征在于，

测试设备和FPGA测试板之间的通信采用同步接口方式，接口信号由电源、时钟、复位、数据、使能、命令/数据选择、状态输出信号组成。

4.根据权利要求1所述的装置，其特征在于，

测试设备向FPGA测试板发送通过固定编码形式组成的自定义的测试命令，测试命令是8位由符号0和符号1组成的自定义命令码，命令码的定义以符号1的位置区分不同命令。

5.根据权利要求1所述的装置，其特征在于，

测试设备向FPGA测试板发送的测试命令格式包含命令码和命令数据，命令码和命令数据的区分通过命令/数据选择信号来进行。

6.根据权利要求1至3任一所述的装置，其特征在于，

FPGA测试板向电子标签芯片发送的测试命令编码方式与应用状态的编码方式保持一致，编码定义的符号长度保证电子标签芯片的正常时钟频率偏差范围能正确解码。

7.根据权利要求1至3任一所述的装置，其特征在于，

FPGA测试板逻辑电路中实现的测试功能包括：时钟校准测试、校准值保存、初始化数据CRC生成。

8.一种基于FPGA的射频标签测试实现方法，其特征在于，该方法包括：

由FPGA测试板从测试设备接收由同步时序信号组成的固定格式的测试命令，其中测试设备开始计时；

由FPGA测试板执行测试并发送异步接口测试命令和测试数据给要测试的电子标签芯片，启动计时，在固定的时钟计数周期内接收电子标签芯片发送的测试状态信号，其中该时钟计数长度由电子标签芯片的时钟偏差决定，以保证最快和最慢时钟的标签芯片的测试状态输出也能被FPGA测试板采样；

在测试设备计时结束时由FPGA测试板从测试设备接收状态查询命令，并向测试设备返回测试状态信号，其中测试设备通过测试状态信号判断电子标签芯片是否通过测试。