CN107579042A - 晶片的加工方法 - Google Patents

晶片的加工方法 Download PDF

Info

Publication number
CN107579042A
CN107579042A CN201710504880.XA CN201710504880A CN107579042A CN 107579042 A CN107579042 A CN 107579042A CN 201710504880 A CN201710504880 A CN 201710504880A CN 107579042 A CN107579042 A CN 107579042A
Authority
CN
China
Prior art keywords
chip
diaphragm
film
semiconductor substrate
preset lines
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710504880.XA
Other languages
English (en)
Inventor
田渕智隆
沟本康隆
吉永晃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Corp filed Critical Disco Corp
Publication of CN107579042A publication Critical patent/CN107579042A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02043—Cleaning before device manufacture, i.e. Begin-Of-Line process
    • H01L21/02052—Wet cleaning only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02307—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a liquid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Dicing (AREA)
  • Drying Of Semiconductors (AREA)
  • Laser Beam Processing (AREA)

Abstract

提供晶片的加工方法，能够不使器件的品质降低地执行等离子蚀刻。根据本发明，提供晶片的加工方法，将由分割预定线划分而在半导体基板的正面上形成有多个器件的晶片分割成各个器件，该器件在正面上层叠有钝化膜，其中，该晶片的加工方法至少包含如下工序：保护膜形成工序，对该晶片的正面包覆液状树脂而形成保护膜；半导体基板露出工序，对分割预定线照射激光光线而将层叠于分割预定线的钝化膜或金属膜去除，使半导体基板沿着分割预定线露出；保护膜去除工序，将该保护膜从该晶片的正面去除；以及分割工序，将覆盖该器件的钝化膜作为遮蔽膜而通过等离子蚀刻对沿分割预定线露出的半导体基板进行分割。

Description

晶片的加工方法
技术领域
本发明涉及晶片的加工方法，通过所谓的等离子蚀刻将晶片分割成各个器件。
背景技术
通过切割装置、激光加工装置等将由分割预定线划分而在半导体基板的正面形成有IC、LSI等多个器件的晶片分割成各个器件，分割得到的各个器件被应用在移动电话、个人计算机等电子设备中。
并且，作为能够使器件的抗弯强度提高并且将晶片一次分割成各个器件的生产性良好的分割方法，提出了等离子蚀刻的技术(例如，参照专利文献1。)。
专利文献1：日本特开2002-093752号公报
根据上述专利文献1所记载的等离子蚀刻的技术，虽然可以期待生产效率较高且分割得到的器件的抗弯强度良好的效果，但在晶片的正面上将用于保护器件的抗蚀膜形成为均匀的厚度是比较困难的，在执行等离子蚀刻时，该抗蚀膜也稍微被蚀刻，所以存在如下问题：当在抗蚀膜较薄的部分进行蚀刻时，器件会局部露出，器件的品质降低。并且，当在分割预定线上层叠了包含TEG(测试元件组)的金属膜的情况下，还存在等离子蚀刻被遮蔽而无法利用等离子蚀刻进行分割的问题。
发明内容
本发明是鉴于上述事实而完成的，其主要的技术课题在于，提供晶片的加工方法，能够不使器件的品质降低地执行等离子蚀刻。
为了解决上述主要的技术课题，根据本发明，提供晶片的加工方法，将由分割预定线划分而在半导体基板的正面上形成有多个器件的晶片分割成各个器件，该器件在正面上层叠有钝化膜，其中，该晶片的加工方法至少包含如下的工序：保护膜形成工序，对该晶片的正面包覆液状树脂而形成保护膜；半导体基板露出工序，对分割预定线照射激光光线而将层叠于分割预定线的钝化膜或金属膜去除，使半导体基板沿着分割预定线露出；保护膜去除工序，将该保护膜从该晶片的正面去除；以及分割工序，将覆盖该器件的钝化膜作为遮蔽膜而通过等离子蚀刻对沿着分割预定线露出的半导体基板进行分割。
优选将在该保护膜形成工序中使用的液状树脂作为水溶性树脂，在该保护膜去除工序中利用水将保护膜去除。并且，通过SiO2膜、Si3N4膜以及聚酰亚胺膜中的任意的膜来形成该钝化膜，半导体基板是硅基板，将在等离子蚀刻中使用的气体设为氟系气体，能够通过以上方式来实施上述晶片的加工方法。
本发明的晶片的加工方法将由分割预定线划分而在半导体基板的正面上形成有多个器件的晶片分割成各个器件，该器件在正面上层叠有钝化膜，其中，该晶片的加工方法至少包含如下的工序：保护膜形成工序，对该晶片的正面包覆液状树脂而形成保护膜；半导体基板露出工序，对分割预定线照射激光光线而将层叠于分割预定线的钝化膜或金属膜去除，使半导体基板沿着分割预定线露出；保护膜去除工序，将该保护膜从该晶片的正面去除；以及分割工序，将覆盖该器件的钝化膜作为遮蔽膜而通过等离子蚀刻对沿着分割预定线露出的半导体基板进行分割，由此，在对正面上层叠有钝化膜的晶片执行等离子蚀刻的情况下所需的、使半导体基板沿着分割预定线露出的工序中，即使因激光光线的照射而产生的加工屑、所谓的碎屑飞散到外部，也能够通过具有该保护膜而不会附着在器件的正面，防止了器件的品质降低。
并且，在执行等离子蚀刻时，由于将层叠于器件的正面的钝化膜作为等离子蚀刻时的遮蔽膜来进行利用，所以不需要形成较难均匀涂布的抗蚀膜(1～5μm)，也抑制了将该抗蚀膜作为遮蔽膜来实施等离子蚀刻时的品质的降低。
附图说明
图1的(a)和(b)是对在本发明的晶片加工方法中加工的晶片进行说明的说明图。
图2的(a)和(b)是用于对在本发明的晶片加工方法中实施的保护膜形成工序进行说明的说明图。
图3是用于对本发明的晶片加工方法中的半导体基板露出工序进行说明的说明图。
图4的(a)和(b)是用于对本发明的保护膜去除工序进行说明的说明图。
图5的(a)和(b)是用于对为了实施本发明的分割工序而使用的等离子蚀刻装置的概略进行说明的说明图。
标号说明
10：晶片；10a：半导体基板；10b：半导体基板露出区域；10c：分割槽；12：分割预定线；14：器件；16：钝化膜；18：金属膜；20：保护膜形成装置；21：保护膜；22：保持单元；24：吸附卡盘；26：喷射喷嘴；28：紫外线照射器；30：激光加工装置；32：激光光线照射单元；40：等离子蚀刻装置；41：气体提供部；42：腔；43：蚀刻气体提供单元；44：卡盘工作台；45：排气口；46：高频电源。
具体实施方式
以下，参照附图对本发明的晶片的加工方法的优选的实施方式进行详细地说明。
如图1所示，在本实施方式中加工的晶片10由半导体基板(硅基板)10a和形成在该半导体基板10a的正面侧的由多条分割预定线12划分出的区域内的器件14构成，进而，如图1的(a)中局部放大剖视图所示的那样，在形成有该器件14的正面侧的整个区域内形成有钝化膜16(例如，二氧化硅膜(SiO2))，该钝化膜16具有防止来自外部的污染或杂质等进入而保护器件14的作用。公知该钝化膜16是通过等离子CVD法层叠而形成的，这里省略了其详细的说明。另外，作为通过基于本发明的晶片的加工方法来加工的晶片，未必仅限于图1的(a)所示的方式，例如，也可以将在分割预定线12上不形成钝化膜而是形成有包含TEG(测试元件组)的金属膜18的晶片作为对象(参照图1的(b)。)。
在图1、2中示出了保护膜形成装置20的一部分(省略了整体图。)，并且示出了构成该保护膜形成装置20的一部分的保持单元22。该保持单元22的吸附卡盘24由具有通气性的多孔陶瓷构成，其与未图示的吸引单元连接，构成为通过使该吸引单元进行动作而能够对所载置的被加工物进行吸引保持。
在准备了上述的晶片10之后，实施保护膜形成工序。更具体来说，首先，将晶片10载置并吸引保持在该保持单元22上。然后，将喷射液体树脂例如聚乙烯醇(polyvinylalcohol，PVA)的喷射喷嘴26定位在保持单元22上所载置的晶片10的上方，使保持单元22以100rpm的旋转速度进行旋转，并且从概略剖视图所示的该喷射喷嘴26喷射液状树脂。作为喷射喷嘴26，如图所示的那样，一边将通过喷射喷嘴26的主体中央的流通路的液状树脂与从外周侧提供的压缩空气在前端部进行混合，一边从喷嘴前端部呈雾状喷射。另外，在图2中，将喷射喷嘴26极度简化示出，但能够采用一般所熟知的空气刷等结构。
在对晶片10喷射了规定的量的液状树脂之后，停止来自喷射喷嘴26的喷射，使保持着晶片10的保持单元22移动到紫外线照射器28的正下方。在保持单元22移动到紫外线照射器28的正下方之后，从紫外线照射器28照射紫外线而使该液状树脂硬化，形成具有大约5μm的厚度的保护膜21。另外，在本实施方式中，采用了聚乙烯醇(PVA)来作为水溶性的紫外线硬化型树脂，但本发明并不仅限于此，作为通过照射紫外线而硬化的液状树脂，能够使用水溶性酚醛树脂、丙烯类水溶性树脂等水溶性树脂。
在实施了该保护膜形成工序之后，实施半导体基板露出工序，通过图3所示的激光加工装置30(仅示出了一部分，省略了整体图。)使半导体基板10a沿着分割预定线12露出。将上述的晶片10的形成有保护膜21的正面侧朝向上方而载置并吸引保持在该激光加工装置30的未图示的保持工作台上。然后，通过激光光线照射单元32按照至少能够将形成于分割预定线的钝化膜16或构成TEG的金属膜18去除的加工条件(更具体来说，照射对于钝化膜16或构成金属层18的材料具有吸收性的波长的激光光线LB，并且使晶片10在箭头X所示的方向上相对地移动而沿着分割预定线12实施所谓烧蚀加工)，将该保护膜21和钝化膜16或金属膜18去除，使半导体基板10a露出。对晶片10进行保持的未图示的保持工作台构成为也能够在Y方向、旋转方向上适当地进行移动，通过相对于激光光线照射单元32进行相对移动，对全部的分割预定线12实施该激光加工，使半导体基板10a成为沿着全部的分割预定线12露出的状态。在本实施方式中，由于通过上述的保护膜形成工序涂布液状树脂而形成保护膜21，所以通过保护膜21来防止因该烧蚀加工而飞散的碎屑附着在器件的正面上，保护了器件的品质。
另外，例如本实施方式的激光加工条件按照以下方式进行设定。
波长：355nm
重复频率：50kHz
平均输出：2W
聚光光斑：φ30μm
进给速度：100mm/秒
在如上述那样实施了半导体基板露出工序之后，实施保护膜去除工序，将形成于晶片10的正面的保护膜21去除。由于在本实施方式中形成的保护膜21是水溶性树脂，所以在配设于激光加工装置30的未图示的清洗区域中，能够对晶片10的正面提供清洗水而容易地将保护膜21去除(参照图4的(a)。)。在图4的(b)中示出了以这种方式去除了保护膜21的晶片10的概略剖视图。如图所示的那样，将全部的保护膜21从晶片10的正面去除而形成半导体基板10a沿着分割预定线12露出的半导体基板露出区域10b。另外，根据本发明，通过在实施该激光加工之前在晶片10的正面整体上形成保护膜21，在照射激光光线时飞散的碎屑不会直接附着在器件14上，而是附着在保护膜21上。因此，通过执行保护膜去除工序，飞散到晶片10上的碎屑也与保护膜21一起被去除，晶片10的正面成为干净的状态，成为适合于下一个工序即分割工序(等离子蚀刻)的状态。
在实施了上述的保护膜去除工序之后，实施分割工序，进行用于将晶片10分割成各个器件的等离子蚀刻。在该等离子蚀刻中，例如能够使用在图5中简化示出的等离子蚀刻装置40。该等离子蚀刻装置40具有提供氟系气体的气体提供部41，在装置40的内部具有进行蚀刻处理的腔42。从气体提供部41向该腔42内提供例如SF6、C4F8来作为氟系气体。
如图所示，在进行等离子蚀刻的腔42的上部侧，配设有与气体提供部41连接的蚀刻气体提供单元43，在腔42的下部侧，配设有对作为要蚀刻的被加工物的晶片10进行保持的卡盘工作台44。
蚀刻气体提供单元43在内部具有气体流通路径43a，具有借助由多孔部件形成的下表面43b朝向保持在卡盘工作台44上的晶片10的露出面侧(形成有器件14的一侧。)提供蚀刻气体的功能。进而，蚀刻气体提供单元43在腔42内部被未图示的移动单元驱动而构成为上下自由升降。
另一方面，卡盘工作台44的轴部被腔42支承为能够转动，未图示的吸引源借助吸引路径44a而与构成为具有通气性的上表面44b连接。在腔42的底部具有与未图示的气体排出部连接的排气口45，排气口45起到了对腔内进行减压或将使用完的蚀刻气体排出的功能。并且，高频电源46与蚀刻气体提供单元43、卡盘工作台44连接，能够提供高频电压而使腔42内的蚀刻气体等离子化。本实施方式的等离子蚀刻装置40大致如以上那样构成，以下对由等离子蚀刻装置40执行的分割工序进行说明。
首先，借助具有粘合性和挠性的保护带T将实施了保护膜去除工序的晶片10保持在框架F上。该晶片10从未图示的腔42的搬入搬出口被搬入到腔42内。搬入到腔42内的晶片10在蚀刻加工中将形成有作为遮蔽膜而发挥功能的钝化膜16的正面侧朝向上方而载置并吸引固定在卡盘工作台44上。在晶片10载置在卡盘工作台44上之后，使腔42成为密闭空间，然后将内部空气排出而进行减压。
在腔42内减压之后，一边通过未图示的移动单元使蚀刻气体提供单元43下降而对其与晶片10之间的距离进行调整，一边使蚀刻气体(SF6)从气体提供部41借助蚀刻气体提供单元43向腔42内喷出，并且使高频电源46进行动作而对蚀刻气体提供单元43与卡盘工作台44之间施加高频电压，使提供到腔42内的蚀刻气体(SF6)等离子化。然后，借助等离子的蚀刻效果，对晶片10的正面中的被去除了钝化膜16(或金属膜18)的半导体基板露出区域10b的底部按照规定的时间进行蚀刻。在以这种方式将半导体露出区域10b的底部削去规定的量之后，将接下来从气体提供部41提供的蚀刻气体切换成另一种蚀刻气体即C4F8，使高频电源进行动作而使所提供的气体等离子化。由此在半导体基板露出区域10b的侧壁形成保护膜。之后，以同样的方式一边重复进行SF6、C4F8的提供一边进行蚀刻。通过以这种方式执行10～15分钟蚀刻，形成如在图5的(b)中概略剖视图所示那样的因执行各向异性蚀刻而朝向下方垂直延伸的良好的分割槽10c。然后，仅按照半导体基板10a的厚度进行蚀刻，由此，晶片10被分割成各个器件14，分割工序完成。另外，该等离子蚀刻方法作为BOSCH工艺而被广泛熟知，图示的等离子蚀刻装置是概略图，省略了其他的结构。
在通过该分割工序沿着全部的分割预定线12形成了分割槽10c之后，将保持着该晶片10的框架F移送到未图示的拾取工序。然后，通过使保护带T沿径向扩展的扩展单元对该保护带进行扩展，能够容易地对各个分割得到的器件14进行拾取。
基于本发明的晶片的加工方法如上述实施方式那样来进行实施，但本发明并不仅限于此。在本实施方式中，采用了硅来作为半导体基板的材料，但并不仅限于此，能够采用砷化镓(GaAs)等其他的半导体基板。并且，作为喷射到晶片10的正面侧而成为保护膜的液状树脂，采用了能够通过水来容易地去除的水溶性树脂，但并不限于此，也能够采用其他的液状树脂，例如，也可以是能够通过特定的药剂进行去除的液状树脂。
并且，作为本实施方式，采用了二氧化硅膜(SiO2)来作为钝化膜16，但并不仅限于此，能够选择聚酰亚胺膜、氮化硅膜(Si3N4)。进而，在本实施方式的等离子蚀刻中，通过交替地提供SF6、C4F8的作为所谓的BOSCH工艺而熟知的蚀刻方法来执行分割工序，但并不仅限于此，也可以采用熟知的其他的等离子蚀刻法。在执行等离子蚀刻时，优先选择成为各向异性蚀刻的蚀刻条件，对半导体基板10a的厚度(例如，200～300μm)和作为发挥遮蔽膜功能的钝化膜16的部件而选择的膜材料的蚀刻率的比(例如，Si：SiO2膜＝700：1，Si：聚酰亚胺膜、Si：氮化硅膜(Si3N4)＝100：1等)加以考虑，选择出在半导体基板10a被分割之前作为遮蔽膜而发挥功能的钝化膜厚(例如，1～5μm)，对蚀刻条件进行适当调整。另外，由于等离子蚀刻是公知技术，所以在此省略了详细的说明。

Claims (3)

1.一种晶片的加工方法，将由分割预定线划分而在半导体基板的正面上形成有多个器件的晶片分割成各个器件，该器件在正面上层叠有钝化膜，其中，该晶片的加工方法至少包含如下的工序：
保护膜形成工序，对该晶片的正面包覆液状树脂而形成保护膜；
半导体基板露出工序，对分割预定线照射激光光线而将层叠于分割预定线的钝化膜或金属膜去除，使半导体基板沿着分割预定线露出；
保护膜去除工序，将该保护膜从该晶片的正面去除；以及
分割工序，将覆盖该器件的钝化膜作为遮蔽膜而通过等离子蚀刻对沿着分割预定线露出的半导体基板进行分割。
2.根据权利要求1所述的晶片的加工方法，其中，
在该保护膜形成工序中使用的液状树脂是水溶性树脂，在该保护膜去除工序中利用水将保护膜去除。
3.根据权利要求1或2所述的晶片的加工方法，其中，
该钝化膜是SiO2膜、Si3N4膜以及聚酰亚胺膜中的任意的膜，半导体基板是硅基板，在等离子蚀刻中使用的气体是氟系气体。
CN201710504880.XA 2016-07-04 2017-06-28 晶片的加工方法 Pending CN107579042A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-132228 2016-07-04
JP2016132228A JP2018006587A (ja) 2016-07-04 2016-07-04 ウエーハの加工方法

Publications (1)

Publication Number Publication Date
CN107579042A true CN107579042A (zh) 2018-01-12

Family

ID=60949808

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710504880.XA Pending CN107579042A (zh) 2016-07-04 2017-06-28 晶片的加工方法

Country Status (4)

Country Link
JP (1) JP2018006587A (zh)
KR (1) KR20180004660A (zh)
CN (1) CN107579042A (zh)
TW (1) TW201812880A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113764288A (zh) * 2021-08-02 2021-12-07 苏州通富超威半导体有限公司 一种芯片封装方法及封装结构

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020047875A (ja) * 2018-09-21 2020-03-26 株式会社ディスコ ウェーハの加工方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150255349A1 (en) * 2014-03-07 2015-09-10 JAMES Matthew HOLDEN Approaches for cleaning a wafer during hybrid laser scribing and plasma etching wafer dicing processes

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150255349A1 (en) * 2014-03-07 2015-09-10 JAMES Matthew HOLDEN Approaches for cleaning a wafer during hybrid laser scribing and plasma etching wafer dicing processes

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113764288A (zh) * 2021-08-02 2021-12-07 苏州通富超威半导体有限公司 一种芯片封装方法及封装结构

Also Published As

Publication number Publication date
KR20180004660A (ko) 2018-01-12
JP2018006587A (ja) 2018-01-11
TW201812880A (zh) 2018-04-01

Similar Documents

Publication Publication Date Title
US20160307851A1 (en) Method of dividing wafer
US9330976B2 (en) Wafer processing method
US20140363952A1 (en) Laser, plasma etch, and backside grind process for wafer dicing
CN103703554A (zh) 在裁切晶粒附着膜或其它材料层之前，蚀刻激光切割半导体
JP7233019B2 (ja) 素子チップの製造方法
KR20140037930A (ko) 수용성 다이 부착 필름을 이용한 레이저 및 플라즈마 에칭 웨이퍼 다이싱
JP2005150523A (ja) ウエーハの加工方法
JP6223801B2 (ja) 光デバイスウェーハの加工方法
CN107591321A (zh) 元件芯片的制造方法
CN104584205A (zh) 用于以激光和等离子体蚀刻的基板切割的遮罩残留物移除
JP7418905B2 (ja) ワークピースの加工方法
KR102599910B1 (ko) 소직경 웨이퍼의 제조 방법
JP2016539497A5 (zh)
US20120040510A1 (en) Dicing Before Grinding Process for Preparation of Semiconductor
CN107579042A (zh) 晶片的加工方法
JP2019186364A (ja) ウェーハの加工方法
JP2006114825A (ja) ウェーハの分割方法
TW202025265A (zh) 使用混合雷射刻劃及具有中間穿透處理的電漿蝕刻方法的晶圓切割
JP2003197569A (ja) 半導体チップの製造方法
JP2019186363A (ja) ウェーハの加工方法
JP7154697B2 (ja) 被加工物の加工方法
JP7042437B2 (ja) 素子チップの製造方法
JP2019176002A (ja) ウエーハの加工方法
JP6713214B2 (ja) デバイスウェーハの加工方法
CN107579043A (zh) 晶片的加工方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180112