CN107564869B - 一种扇出封装结构及其制造方法 - Google Patents
一种扇出封装结构及其制造方法 Download PDFInfo
- Publication number
- CN107564869B CN107564869B CN201710749301.8A CN201710749301A CN107564869B CN 107564869 B CN107564869 B CN 107564869B CN 201710749301 A CN201710749301 A CN 201710749301A CN 107564869 B CN107564869 B CN 107564869B
- Authority
- CN
- China
- Prior art keywords
- layer
- fan
- metal
- forming
- plastic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004806 packaging method and process Methods 0.000 title claims abstract description 59
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 17
- 239000010410 layer Substances 0.000 claims description 197
- 229910052751 metal Inorganic materials 0.000 claims description 59
- 239000002184 metal Substances 0.000 claims description 59
- 239000004033 plastic Substances 0.000 claims description 38
- 239000004065 semiconductor Substances 0.000 claims description 33
- 238000000034 method Methods 0.000 claims description 23
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 claims description 22
- 229910021389 graphene Inorganic materials 0.000 claims description 22
- 229910000679 solder Inorganic materials 0.000 claims description 18
- 238000000465 moulding Methods 0.000 claims description 16
- 239000003292 glue Substances 0.000 claims description 14
- 230000001681 protective effect Effects 0.000 claims description 14
- 150000002736 metal compounds Chemical class 0.000 claims description 12
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 239000010949 copper Substances 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 8
- 238000001755 magnetron sputter deposition Methods 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- 239000004642 Polyimide Substances 0.000 claims description 6
- 238000005520 cutting process Methods 0.000 claims description 6
- 229920001721 polyimide Polymers 0.000 claims description 6
- ICXAPFWGVRTEKV-UHFFFAOYSA-N 2-[4-(1,3-benzoxazol-2-yl)phenyl]-1,3-benzoxazole Chemical compound C1=CC=C2OC(C3=CC=C(C=C3)C=3OC4=CC=CC=C4N=3)=NC2=C1 ICXAPFWGVRTEKV-UHFFFAOYSA-N 0.000 claims description 4
- 229910000881 Cu alloy Inorganic materials 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 150000001875 compounds Chemical class 0.000 claims description 4
- 239000000835 fiber Substances 0.000 claims description 4
- 238000005240 physical vapour deposition Methods 0.000 claims description 4
- 239000012790 adhesive layer Substances 0.000 claims description 3
- 238000001465 metallisation Methods 0.000 claims description 3
- 238000005272 metallurgy Methods 0.000 claims description 2
- 229910002804 graphite Inorganic materials 0.000 claims 4
- 239000010439 graphite Substances 0.000 claims 4
- -1 graphite alkene Chemical class 0.000 claims 4
- 238000000151 deposition Methods 0.000 claims 1
- 230000008021 deposition Effects 0.000 claims 1
- 238000007772 electroless plating Methods 0.000 claims 1
- 230000005855 radiation Effects 0.000 abstract description 2
- 230000017525 heat dissipation Effects 0.000 description 10
- 238000005530 etching Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 229910052737 gold Inorganic materials 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 239000000126 substance Substances 0.000 description 4
- 229910052720 vanadium Inorganic materials 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000873 masking effect Effects 0.000 description 3
- 238000007747 plating Methods 0.000 description 3
- 238000003825 pressing Methods 0.000 description 3
- 229910001020 Au alloy Inorganic materials 0.000 description 2
- 229910001128 Sn alloy Inorganic materials 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052804 chromium Inorganic materials 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 238000001746 injection moulding Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000000243 solution Substances 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- GPPXJZIENCGNKB-UHFFFAOYSA-N vanadium Chemical compound [V]#[V] GPPXJZIENCGNKB-UHFFFAOYSA-N 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
本发明提出了一种扇出封装结构及其制造方法，该扇出封装结构包括塑封层和至少一个半导体芯片，半导体芯片的有源面朝下，塑封层形成在半导体芯片的上方，塑封层的上表面为翅片形状。本发明在不增加扇出封装厚度的同时，提高了扇出封装结构的散热性能。
Description
技术领域
本发明涉及半导体封装技术领域，具体涉及一种扇出封装结构及其制造方法。
背景技术
对于封装系统来说，在自然对流的情况下，功能芯片的结温高达上百度，超出了芯片的工作温度范围，所以需要考虑系统扇出封装的散热问题。
在布线层下方设置散热板，并通过散热板上的穿孔与焊接球互连，能够实现散热，然而该方法增加了扇出封装的厚度。
通过在塑封层无芯片一侧刻盲孔，制造导热铜柱进行散热,其中导热铜柱凸出塑封层的高度大于导热铜柱的孔径,同样增加了扇出封装的厚度。
发明内容
鉴于上述的分析，本发明提出了一种扇出封装结构及其制造方法，用以解决现有技术对封装系统进行散热时增加扇出封装厚度的问题。
为实现上述目的，本发明采用如下技术方案：
本发明提出了一种扇出封装结构，包括塑封层和至少一个半导体芯片，所述半导体芯片的有源面朝下，所述塑封层形成在所述半导体芯片的上方，所述塑封层的上表面为翅片形状。
优选地，所述翅片形状为在所述塑封层上进行掩模、光刻并刻蚀得到。
优选地，所述扇出封装结构还包括导热层，所述导热层形成在所述塑封层上方，包括至少一层第一金属层和至少一层石墨烯层。
优选地，所述第一金属层为一层，所述石墨烯层为多层。
优选地，所述第一金属层的材料为铜、铝或铜铝的合金，位于所述塑封层和所述石墨烯层之间，形成在所述塑封层上的方式为物理气相沉积法、化学镀法或磁控溅射法。
优选地，所述石墨烯层形成在所述第一金属层上的方式为化学气相沉积法、磁控溅射法或等离子体增强法。
优选地，所述扇出封装结构还包括金属再布线层、保护膜层、凸点下金属化合物和焊球；所述金属再布线层位于所述半导体芯片的下方；所述保护膜层的材料为聚酰亚胺或聚对苯撑苯并二噁唑纤维，位于所述金属再布线层的下方，所述保护膜层上具有暴露金属再布线层的开口，所述开口内具有与所述金属再布线层连接的凸点下金属化合物，所述焊球位于所述凸点下金属化合物的下方。
本发明还提出了一种扇出封装结构的制造方法，包括：在第一载板上形成第一胶合层；将多个半导体芯片贴合于所述第一胶合层上，所述半导体芯片的有源面朝下；在第一载板贴有半导体芯片的一面形成塑封层，进行封装固化；形成上表面为翅片形状的塑封层。
优选地，在第一载板贴有半导体芯片的一面形成塑封层，进行封装固化之后，形成上表面为翅片形状的塑封层之前，还包括：对所述塑封层进行减薄。
优选地，所述扇出封装结构的制造方法，形成上表面为翅片形状的塑封层之后，还包括：去除所述第一载板和所述第一胶合层；在所述翅片形状的塑封层上键合第二胶合层和第二载板；在半导体芯片裸露的一面形成金属再布线层；在所述金属再布线层上形成保护膜层；在所述保护膜层上形成暴露金属再布线层的开口；在所述开口内形成与所述金属再布线层连接的凸点下金属化合物；在所述凸点下金属化合物上形成焊球；在所述焊球周围形成键合胶；去除所述第二载板和所述第二胶合层；在所述翅片形状的塑封层上形成导热层；去除所述焊球周围的键合胶；切割形成多个扇出封装结构，所述扇出封装结构包括至少一个半导体芯片。
本发明技术方案，与现有技术相比，至少具有如下优点：
本发明提出了一种扇出封装结构及其制造方法，该扇出封装结构包括塑封层和至少一个半导体芯片，半导体芯片的有源面朝下，塑封层形成在半导体芯片的上方，塑封层的上表面为翅片形状。本发明在不增加扇出封装厚度的同时，提高了扇出封装结构的散热性能。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例中提出的扇出封装结构的一个具体示例的示意图；
图2为本发明实施例中提出的扇出封装结构的制造方法的一个具体示例的流程图；
图3为本发明实施例中提出的扇出封装结构的制造方法的一个具体示例的流程图；
图4(a)-图4(m)分别为本发明实施例提出的扇出封装结构的制造方法中步骤S1-S8、S11-S15的示意图。
具体实施方式
下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在本发明的描述中，需要说明的是，术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性。
此外，下面所描述的本发明不同实施方式中所涉及的技术特征只要彼此之间未构成冲突就可以相互结合。
本发明实施例提供了一种扇出封装结构，如图1所示，包括塑封层2和至少一个半导体芯片1，半导体芯片1的有源面朝下，塑封层2形成在上述半导体芯片1的上方，塑封层2的上表面为翅片形状。本发明实施例提供的扇出封装结构在不增加扇出封装厚度的同时，提高了扇出封装结构的散热性能。
优选地，上述翅片形状为在塑封层2上进行掩模、光刻并刻蚀得到。上述翅片形状的刻蚀深度在半导体芯片1上方50微米处,以保护半导体芯片1不被破坏；上述翅片形状的凹槽深宽比在5:1至10:1之间，以保证上述扇出封装结构的可靠性和散热效果。
可选地，上述翅片形状形成在塑封层2上的方式还可以是：在塑封层2上进行切割、磨抛和划槽，或者在塑封层2上注塑和模压。
可选地，上述塑封层2的材料为环氧树脂。
优选地，本发明实施例提供的扇出封装结构还包括导热层3，如图1所示，该导热层形成在上述塑封层2上方，包括至少一层第一金属层和至少一层石墨烯层。
在一较佳实施例中，上述第一金属层为一层，上述石墨烯层为多层。第一金属层作为过渡层，其与塑封层2以及石墨烯层之间的附着力可提高上述扇出封装结构的可靠性；而由于石墨烯的热导率非常高，石墨烯层为多层时，大大提高了上述扇出封装结构的散热效果。
优选地，上述第一金属层的厚度小于1微米，上述石墨烯层的厚度为几十微米数量级，与整个扇出封装结构的厚度相比微乎其微。
优选地，上述第一金属层的材料为铜、铝或铜铝的合金，位于塑封层2和石墨烯层之间，形成在塑封层2上的方式为物理气相沉积法、化学镀法或磁控溅射法。
优选地，上述石墨烯层形成在第一金属层上的方式为化学气相沉积法、磁控溅射法或等离子体增强法。
如图1所示，本发明实施例提供的扇出封装结构还包括金属再布线层4、保护膜层5、凸点下金属化合物和焊球6；金属再布线层4为一层或多层，位于上述半导体芯片1的下方；上述保护膜层5的材料为聚酰亚胺(PI)或聚对苯撑苯并二噁唑纤维(PBO纤维)，位于上述金属再布线层4的下方，保护膜层5上具有暴露金属再布线层4的开口，该开口内具有与上述金属再布线层4连接的凸点下金属化合物，上述焊球6位于该凸点下金属化合物的下方。
上述凸点下金属化合物主要采用Cr、Ni、V(钒)、Ti/W、Cu或Au(金)等材料的合金。
优选地，上述焊球6为金、锡等材料的合金。
本发明实施例还提供了一种扇出封装结构的制造方法，如图2所示，包括：
S1：如图4(a)所示，在第一载板7上形成第一胶合层8。
可选地，上述第一载板7为圆形或方形，材质为玻璃或硅。
可选地，上述在第一载板7上形成第一胶合层8的方式为通过旋涂、喷涂、压合、印刷或溅射等方法将第一胶合层8涂覆在第一载板7上。
S2：如图4(b)所示，将多个半导体芯片1贴合于上述第一胶合层8上，半导体芯片1的有源面朝下。
S3：如图4(c)所示，在第一载板7贴有半导体芯片1的一面形成塑封层2，进行封装固化。
可选地，上述塑封层2的材料为环氧树脂。
S4：如图4(d)所示，形成上表面为翅片形状的塑封层2。
本发明实施例提供的扇出封装结构的制造方法在不增加扇出封装厚度的同时，提高了扇出封装结构的散热性能。
优选地，在上述步骤S3之后，步骤S4之前，还包括：对上述塑封层2进行减薄，进一步降低扇出封装结构的厚度。
优选地，上述步骤S4中，翅片形状为在塑封层2上进行掩模、光刻并刻蚀得到。上述翅片形状的刻蚀深度在半导体芯片1上方50微米处,以保护半导体芯片1不被破坏；上述翅片形状的凹槽深宽比在5:1至10:1之间，以保证上述扇出封装结构的可靠性和散热效果。
可选地，上述翅片形状形成在塑封层2上的方式还可以是：在塑封层2上进行切割、磨抛和划槽，或者在塑封层2上注塑和模压。
如图3所示，上述扇出封装结构的制造方法，步骤S4之后，还包括：
S5：如图4(e)所示，去除第一载板7和第一胶合层8。
去除上述第一胶合层8的方式可以为加热、机械、化学或激光等。
S6：如图4(f)所示，在上述翅片形状的塑封层2上键合第二胶合层9和第二载板10。
S7：如图4(g)所示，在半导体芯片1裸露的一面形成金属再布线层4。
可选地，上述金属再布线层4为一层或多层。
S8：如图4(h)所示，在上述金属再布线层4上形成保护膜层5。
优选地，上述保护膜层5的材料为聚酰亚胺(PI)或聚对苯撑苯并二噁唑纤维(PBO纤维)。
S9：在上述保护膜层5上形成暴露金属再布线层4的开口。
S10：在上述开口内形成与金属再布线层4连接的凸点下金属化合物。
上述凸点下金属化合物主要采用Cr、Ni、V(钒)、Ti/W、Cu或Au(金)等材料的合金。
S11：如图4(i)所示，在上述凸点下金属化合物上形成焊球6。
优选地，上述焊球6为金、锡等材料的合金。
S12：如图4(j)所示，在上述焊球6周围形成键合胶11。
S13：如图4(k)所示，去除第二载板10和第二胶合层9。
S14：如图4(l)所示，在上述翅片形状的塑封层2上形成导热层3。
优选地，上述导热层3包括至少一层第一金属层和至少一层石墨烯层。
在一较佳实施例中，上述第一金属层为一层，上述石墨烯层为多层。第一金属层作为过渡层，其与塑封层2以及石墨烯层之间的附着力可提高上述扇出封装结构的可靠性；而由于石墨烯的热导率非常高，石墨烯层为多层时，大大提高了上述扇出封装结构的散热效果。
优选地，上述第一金属层的厚度小于1微米，上述石墨烯层的厚度为几十微米数量级，，与整个扇出封装结构的厚度相比微乎其微。
优选地，上述第一金属层的材料为铜、铝或铜铝的合金，位于塑封层2和石墨烯层之间，形成在塑封层2上的方式为物理气相沉积法、化学镀法或磁控溅射法。
优选地，上述石墨烯层形成在第一金属层上的方式为化学气相沉积法、磁控溅射法或等离子体增强法。
S15：如图4(m)所示，去除焊球6周围的键合胶11。
S16：切割形成多个扇出封装结构，扇出封装结构包括至少一个半导体芯片1，切割形成的多个扇出封装结构的示意图如图1所示。
显然，上述实施例仅仅是为清楚地说明所作的举例，而并非对实施方式的限定。对于所属领域的普通技术人员来说，在上述说明的基础上还可以做出其它不同形式的变化或变动。这里无需也无法对所有的实施方式予以穷举。而由此所引伸出的显而易见的变化或变动仍处于本发明创造的保护范围之中。
Claims (9)
1.一种扇出封装结构，其特征在于，包括塑封层(2)和至少一个半导体芯片(1)，所述半导体芯片(1)的有源面朝下，所述塑封层(2)形成在所述半导体芯片(1)的上方，所述塑封层(2)的上表面为翅片形状，所述翅片形状的凹槽深宽比在5:1至10:1之间；
还包括导热层(3)，所述导热层(3)形成在所述塑封层(2)上方，且与所述塑封层(2)的上表面共形，所述导热层(3)包括至少一层第一金属层和至少一层石墨烯层，所述第一金属层位于所述塑封层(2)和所述石墨烯层之间。
2.根据权利要求1所述的扇出封装结构，其特征在于，所述翅片形状为在所述塑封层(2)上进行掩模、光刻并刻蚀得到。
3.根据权利要求1所述的扇出封装结构，其特征在于，所述第一金属层为一层，所述石墨烯层为多层。
4.根据权利要求1所述的扇出封装结构，其特征在于，所述第一金属层的材料为铜、铝或铜铝的合金，形成在所述塑封层(2)上的方式为物理气相沉积法、化学镀法或磁控溅射法。
5.根据权利要求4所述的扇出封装结构，其特征在于，所述石墨烯层形成在所述第一金属层上的方式为化学气相沉积法、磁控溅射法或等离子体增强法。
6.根据权利要求3-5任一所述的扇出封装结构，其特征在于，还包括金属再布线层(4)、保护膜层(5)、凸点下金属化合物和焊球(6)；
所述金属再布线层(4)位于所述半导体芯片(1)的下方；
所述保护膜层(5)的材料为聚酰亚胺或聚对苯撑苯并二噁唑纤维，位于所述金属再布线层(4)的下方，所述保护膜层(5)上具有暴露金属再布线层的开口；
所述开口内具有与所述金属再布线层(4)连接的凸点下金属化合物；
所述焊球(6)位于所述凸点下金属化合物的下方。
7.一种扇出封装结构的制造方法，其特征在于，包括：
在第一载板(7)上形成第一胶合层(8)；
将多个半导体芯片(1)贴合于所述第一胶合层(8)上，所述半导体芯片(1)的有源面朝下；
在第一载板(7)贴有半导体芯片(1)的一面形成塑封层(2)，进行封装固化；
形成上表面为翅片形状的塑封层(2)，所述翅片形状的凹槽深宽比在5:1至10:1之间；
在所述塑封层(2)上方形成导热层(3)，所述导热层(3)与所述塑封层(2)的上表面共形，所述导热层(3)包括至少一层第一金属层和至少一层石墨烯层，所述第一金属层位于所述塑封层(2)和所述石墨烯层之间。
8.根据权利要求7所述的扇出封装结构的制造方法，其特征在于，在第一载板(7)贴有半导体芯片(1)的一面形成塑封层(2)，进行封装固化之后，形成上表面为翅片形状的塑封层(2)之前，还包括：对所述塑封层(2)进行减薄。
9.根据权利要求7或8所述的扇出封装结构的制造方法，其特征在于，形成上表面为翅片形状的塑封层(2)之后，还包括：
去除所述第一载板(7)和所述第一胶合层(8)；
在所述翅片形状的塑封层(2)上键合第二胶合层(9)和第二载板(10)；
在半导体芯片(1)裸露的一面形成金属再布线层(4)；
在所述金属再布线层(4)上形成保护膜层(5)；
在所述保护膜层(5)上形成暴露金属再布线层(4)的开口；
在所述开口内形成与所述金属再布线层(4)连接的凸点下金属化合物；
在所述凸点下金属化合物上形成焊球(6)；
在所述焊球(6)周围形成键合胶(11)；
去除所述第二载板(10)和所述第二胶合层(9)；
在所述翅片形状的塑封层(2)上形成导热层(3)；
去除所述焊球(6)周围的键合胶(11)；
切割形成多个扇出封装结构，所述扇出封装结构包括至少一个半导体芯片(1)。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710749301.8A CN107564869B (zh) | 2017-08-28 | 2017-08-28 | 一种扇出封装结构及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710749301.8A CN107564869B (zh) | 2017-08-28 | 2017-08-28 | 一种扇出封装结构及其制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107564869A CN107564869A (zh) | 2018-01-09 |
| CN107564869B true CN107564869B (zh) | 2019-12-24 |
Family
ID=60976014
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710749301.8A Active CN107564869B (zh) | 2017-08-28 | 2017-08-28 | 一种扇出封装结构及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107564869B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109830465B (zh) * | 2018-12-12 | 2024-05-14 | 南方科技大学 | 一种芯片封装结构及芯片封装方法 |
| CN112701051A (zh) * | 2020-12-25 | 2021-04-23 | 江苏中科智芯集成科技有限公司 | 一种高效散热的扇出型封装结构及其方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101826491A (zh) * | 2009-03-06 | 2010-09-08 | 日月光半导体制造股份有限公司 | 半导体封装结构及其制造方法 |
| CN102867793A (zh) * | 2012-08-14 | 2013-01-09 | 日月光半导体制造股份有限公司 | 热界面材料及半导体封装结构 |
| CN104659074A (zh) * | 2015-03-17 | 2015-05-27 | 京东方科技集团股份有限公司 | 一种oled基板、其制造方法、面板及显示装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08153829A (ja) * | 1994-11-28 | 1996-06-11 | Matsushita Electric Works Ltd | 半導体装置 |
| JP2011222706A (ja) * | 2010-04-08 | 2011-11-04 | Canon Inc | 半導体パッケージ |
-
2017
- 2017-08-28 CN CN201710749301.8A patent/CN107564869B/zh active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101826491A (zh) * | 2009-03-06 | 2010-09-08 | 日月光半导体制造股份有限公司 | 半导体封装结构及其制造方法 |
| CN102867793A (zh) * | 2012-08-14 | 2013-01-09 | 日月光半导体制造股份有限公司 | 热界面材料及半导体封装结构 |
| CN104659074A (zh) * | 2015-03-17 | 2015-05-27 | 京东方科技集团股份有限公司 | 一种oled基板、其制造方法、面板及显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107564869A (zh) | 2018-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI610412B (zh) | 封裝結構及其形成方法 | |
| US8273601B2 (en) | Method of fabricating multi-chip package structure | |
| TWI767992B (zh) | 半導體裝置和其製造方法 | |
| CN107706117B (zh) | 单步封装 | |
| US8338231B2 (en) | Encapsulated semiconductor chip with external contact pads and manufacturing method thereof | |
| JP5942823B2 (ja) | 電子部品装置の製造方法、電子部品装置及び電子装置 | |
| CN109786350A (zh) | 半导体封装件和方法 | |
| CN107808856A (zh) | 半导体封装结构及其制造方法 | |
| US9633978B2 (en) | Semiconductor device and method of manufacturing the same | |
| US20170338128A1 (en) | Manufacturing method of package structure | |
| CN111370395B (zh) | 心率模组的封装结构、封装方法及可穿戴设备 | |
| CN109786274B (zh) | 半导体器件及其制造方法 | |
| CN107564869B (zh) | 一种扇出封装结构及其制造方法 | |
| CN110148587B (zh) | 扇出型天线封装结构及封装方法 | |
| CN110148588B (zh) | 一种扇出型天线封装结构及其封装方法 | |
| CN212084995U (zh) | 晶圆级封装结构 | |
| US20180350708A1 (en) | Package structure and manufacturing method thereof | |
| US20230117746A1 (en) | Semiconductor devices and methods of manufacturing semiconductor devices | |
| CN104051287A (zh) | 扇出互连结构及其形成方法 | |
| CN115274553A (zh) | 晶圆级芯片封装方法及芯片封装结构 | |
| US9871011B2 (en) | Semiconductor package using a contact in a pleated sidewall encapsulant opening | |
| US11418002B2 (en) | Electronic package and method for fabricating the same | |
| TW202226470A (zh) | 半導體裝置和製造半導體裝置的方法 | |
| CN109768032B (zh) | 天线的封装结构及封装方法 | |
| CN217467261U (zh) | 封装件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |