CN107563191B - 用于保护集成电路的方法以及相应的集成电路 - Google Patents

用于保护集成电路的方法以及相应的集成电路 Download PDF

Info

Publication number
CN107563191B
CN107563191B CN201710132181.7A CN201710132181A CN107563191B CN 107563191 B CN107563191 B CN 107563191B CN 201710132181 A CN201710132181 A CN 201710132181A CN 107563191 B CN107563191 B CN 107563191B
Authority
CN
China
Prior art keywords
integrated circuit
terminal
metal
circuit
configuration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710132181.7A
Other languages
English (en)
Other versions
CN107563191A (zh
Inventor
T·奥达斯
A·萨拉菲亚诺斯
F·马里内特
S·谢奈斯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
STMicroelectronics Rousset SAS
Original Assignee
STMicroelectronics Rousset SAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by STMicroelectronics Rousset SAS filed Critical STMicroelectronics Rousset SAS
Publication of CN107563191A publication Critical patent/CN107563191A/zh
Application granted granted Critical
Publication of CN107563191B publication Critical patent/CN107563191B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/57—Protection from inspection, reverse engineering or tampering
    • H01L23/576—Protection from inspection, reverse engineering or tampering using active circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/71—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information
    • G06F21/75—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer to assure secure computing or processing of information by inhibiting the analysis of circuitry or operation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F21/00—Security arrangements for protecting computers, components thereof, programs or data against unauthorised activity
    • G06F21/70—Protecting specific internal or peripheral components, in which the protection of a component leads to protection of the entire computer
    • G06F21/86—Secure or tamper-resistant housings
    • G06F21/87—Secure or tamper-resistant housings by means of encapsulation, e.g. for integrated circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07318—Means for preventing undesired reading or writing from or onto record carriers by hindering electromagnetic reading or writing
    • G06K19/07327—Passive means, e.g. Faraday cages
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/073—Special arrangements for circuits, e.g. for protecting identification code in memory
    • G06K19/07309—Means for preventing undesired reading or writing from or onto record carriers
    • G06K19/07363—Means for preventing undesired reading or writing from or onto record carriers by preventing analysis of the circuit, e.g. dynamic or static power analysis or current analysis
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Security & Cryptography (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Software Systems (AREA)
  • Mathematical Physics (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

公开了用于保护集成电路的方法以及相应的集成电路。一种集成电子电路，所述集成电子电路包括：保护设备(DEV)，所述保护设备包括在所述集成电子电路的互连部分(INT)中产生的金属屏蔽层(SHLD)；以及检测装置(3)，所述检测装置包括所述金属屏蔽层(SHLD)并且被配置成用于检测表示故障注入攻击的外部电磁辐射的存在。

Description

用于保护集成电路的方法以及相应的集成电路
技术领域
本发明的实施方式和实施例涉及集成电路，并且更具体地涉及保护集成电路免受故障注入攻击(根据本领域技术人员所熟知的术语DFA，“差分故障分析”)，并且最具体地免受借助于外部电磁辐射进行的故障注入攻击。
背景技术
在本领域技术人员已知的攻击类型中，可以列举通过探测进行的攻击，这要求将探针插入电路的互连部分以便读取由各个部件发射的电信号，并且然后对它们进行分析以便获得关于操作电路的信息。
为了保护自身免受这种类型的攻击，常规地可能将保护屏蔽层放置在电路的互连部分的上部区域中。所述屏蔽层常规地包括金属迹线，使电信号在金属迹线中流动。因此，在插入读取探针时，金属迹线受损，并且所述信号可能不再在所述屏蔽层中流动。因此所述电路可以检测到入侵，并且例如生成报警信号从而采取适当的动作。
另一种已知的攻击类型是故障注入攻击，这包括在例如借助于生成电磁辐射的电磁注入线圈来注入故障，其方式为使得修改例如运算的临时结果的一个或多个位的值而不损伤电路的物理完整性。
响应于这些注入而分析所述电路的特性可以使得获得安全信息(如，例如，密钥)成为可能。
存在用于保护自身免受这种类型攻击的手段，如例如，包括对所执行的运算进行多次验证的加密运算。
然而，这些方案可以通过更复杂的故障注入方案(如例如，双重故障注入攻击)来克服。
发明内容
因此，根据实施例，提出了使用硬件并以简单的方式来保护集成电路免受电磁故障注入攻击。
根据一方面，提出了一种用于保护集成电路免受借助于外部电磁辐射进行的故障注入攻击的方法，所述集成电路包括在其互连部分产生的金属屏蔽层。
根据这方面的一般特性，所述方法包括：经由所述金属屏蔽层来检测所述电磁辐射。
因此，一般为保护免受探测攻击而存在的屏蔽层有利地用于检测易于生成到电路内的故障注入的电磁场。
根据一种实施方式，所述检测包括：将所述屏蔽层置于接收天线配置中；以及检测大于在所述屏蔽层中流动的阈值的至少一个信号。
易于生成故障注入的电磁场实际上是具有大于阈值的强度的场，这表现为大于屏蔽层中的阈值的信号的流动。
并且这一阈值(其取决于每个电路)例如可在对集成电路进行表征的阶段期间借助于能够生成具有可调值的测试电磁辐射的测试电磁注入线圈确定的。
可以实现对所述检测的灵敏度的调整，所述调整包括将可变电阻器连接至金属屏蔽层。
在所述检测之前，可以对金属屏蔽层的完整性进行验证，所述验证包括检查屏蔽层中电流流动的可能的中断。
根据另一方面，提出了一种集成电路，所述集成电路包括保护设备，所述保护设备包括在所述集成电路的互连部分中产生的金属屏蔽层。
根据此另一方面的一般特性，所述电路包括检测装置，所述检测装置包括金属屏蔽层并且被配置成用于检测表示故障注入攻击的外部电磁辐射的存在。
表示故障注入攻击的电磁场常规地对应于振幅达到或超过预定阈值的电磁脉冲，这可能从一个电路到另一个电路而改变。
所述检测装置可以包括：第一命令装置，所述第一命令装置能够将屏蔽层置于接收天线配置中；接口模块，所述接口模块耦合至屏蔽层并且被配置成用于检测在所述天线中流动的第一电信号并且传递所述一控制信号；以及控制装置，所述控制装置被配置成用于接收所述第一控制信号。
根据一个实施例，所述集成电路包括被配置成用于验证所述屏蔽层的完整性的验证装置。
所述验证装置可以包括第二命令装置，所述第二命令装置被配置成用于向屏蔽层的输入端发射第二电信号，并且所述接口模块可以被配置成用于在屏蔽层的输出端处检测所述第二电信号的存在并且传递第二控制信号，并且所述控制装置被配置成用于接收所述第二控制信号。
集成电路还可以包括命令级，所述命令级可由控制装置配置，并且在第一配置中形成第一命令装置并且在第二配置中形成第二命令装置。
根据一个实施例，金属屏蔽层包括至少一条金属迹线，所述金属迹线包括第一端和第二端；并且所述可配置级包括连接在金属迹线的第一端子与地之间的第一晶体管、被配置成用于生成第二电信号的发生器、连接在第一端子与发生器之间的传输门、以及被配置成用于命令第一晶体管和传输门的控制装置，从而使得，在第一配置中第一晶体管被禁用并且传输门处于使能状态，并且在第二配置中第一晶体管被使能并且传输门被禁用。
根据一个实施例，接口模块包括：第一D触发器，所述第一D触发器包括连接至传递电源电压的电源端子的第一输入端、连接至第二端子的第一时钟输入端以及第一输出端；以及第二D触发器，所述第二D触发器包括连接至第一输出端的第二输入端、连接至传递时钟信号的时钟发生器的第二时钟输入端以及被配置成用于在第一输入端上接收到第一电信号或第二电信号之后分别传递第一控制信号或第二控制信号的第二输出端。
屏蔽层还可以包括：调节装置，所述调节装置被配置成用于改变所述屏蔽层的电阻；和/或保护装置，所述保护装置连接至所述金属迹线并且被配置成用于保护集成电路免受过电压。
屏蔽层可以包括多条金属迹线。
根据另一方面，提出了一种包括如以上所描述的集成电路的系统，所述系统可以是芯片卡或计算系统。
附图说明
通过研究实施方式和实施例的全部非限制性模式的详细描述，本发明的其它优点和特性将会更加清楚，并且其中所述附图包括：
-图1至图5展示了本发明的实施例。
具体实施方式
图1展示了包括保护设备DEV的示例性集成电路IC，并且图2是在图1的剖面线II-II上的剖面图。
集成电路IC包括半导体衬底1，在所述半导体衬底中已经产生了多个部件10。
这里，所述部件尤其包括形成例如尤其旨在采用安全方式进行操作的密码电路CRY的逻辑门。
衬底1由互连区域INT(本领域技术人员通过首字母缩略词BEOL：“后段制程(BackEnd Of Line)”已知)覆盖，包括若干金属层级，每个金属层级包括遮蔽在绝缘材料12(根据本领域技术人员熟知的术语“金属间电介质”)中的一条或多条金属迹线11。
金属层级的金属迹线11中的一些是经由通孔(为了简洁图中未表示)将密码电路CRY的部件10中的至少某些部件链接在一起的互连迹线。
其他金属迹线常规地可以是用于重新分配集成电路IC的电源电压Vdd、或者链接至地GND的迹线。
在此示例中，集成电路包括六个金属化层级。金属化层级六N6(在此为最高层级)包括的屏蔽层SHLD，所述屏蔽层在此包括布置为形成矩形螺旋体的若干平行金属迹线。螺旋体的每条金属迹线的两端不直接经由通孔耦合至密码电路CRY的部件，但是如将在以下看到的，耦合至验证装置2并且耦合至在衬底1中和衬底上产生的检测装置3。
此处，屏蔽层SHLD、验证装置2以及检测装置3形成了保护设备DEV的一部分。
验证装置2被配置成用于在每条金属迹线中生成电信号并且用于接收此电信号以便验证屏蔽层的物理完整性。因此，在探测攻击的情况下，金属迹线被探针切断并且验证装置不再接收生成的信号。然后控制装置4可以生成报警信号。因此保护所述电路免受探测攻击。
检测装置3被配置成用于检测包括在屏蔽层中由外部电磁场或辐射感应出的电信号，并且如果合适则将信号调度至电路的控制装置4。响应于此信号，控制装置4还可以生成报警信号。
在此示例中，控制装置4由在集成电路IC的衬底1中产生的逻辑电路产生。尽管如此，仍可以想到使用例如在微控制器内的软件来实现控制装置4。
因此，在这种情况下，屏蔽层SHLD被用作接收天线，并且能够检测由在例如电磁故障注入攻击期间所使用的电磁注入线圈生成的特别强的电磁场。
此处，集成电路IC因此包括两个保护系统，这两个保护系统使用共同装置(即，屏蔽层SHLD)保护所述集成电路免受两种不同类型的攻击。就制作方法和生产成本而言，这是显著有利地。
图3是从电气观点着眼对根据本发明的实施例的保护设备DEV的示意性表示，其包括验证装置2和检测装置3。
在此实施例中，屏蔽层SHLD包括单条金属迹线6。
检测装置3包括屏蔽层SHLD、接口模块5、控制装置4以及在第一配置中被配置成用于形成第一命令装置的可配置命令级CMD。
验证装置2包括屏蔽层SHLD、接口模块5、控制装置4以及在第二配置中被配置成用于形成第二命令装置的可配置命令级CMD。
控制装置4被配置成用于在逻辑命令信号SC1、SC2和SC3的基础上将可配置级CMD置于其第一配置中或者在其第二配置中。
可配置级CMD在此包括电连接至屏蔽层SHLD的第一端或第一端子60的传输门20(或根据本领域技术人员熟知的术语“通路门”)。
传输门20常规地包括nMOS晶体管TR1和pMOS晶体管TR2，将它们的源极电连接在一起并且将它们的漏极电连接在一起。
传输门20展示了特别可靠的优点，但是可能已经在此设想了任何其他类型的断路器。
晶体管TR1和TR2的漏极耦合至第一端子60，并且晶体管TR1和TR2的源极耦合至信号发生装置7，例如，此处为电流源。
此处，控制装置4耦合至晶体管TR1和TR2的门，并且因此通过信号SC1和SC2控制传输门20，信号SC2是信号SC1的互补信号。
因此，为了使能传输门20，并且因此将由信号发生装置7生成的第一信号S1发射至金属迹线6，信号SC1(此处为非零电位)由控制装置4应用至nMOS晶体管TR1的门，并且信号SC2(此处为零电位)由控制装置4应用至pMOS晶体管TR2的门。
可配置级(CMD)还包括耦合在第一端子60与地(GND)之间的第三晶体管TR3，并且由控制装置4的信号SC3所控制。
接口模块5包括：第一“D”触发器50，所述第一“D”触发器常规地包括第一数据输入端D1、第一时钟输入端C1和第一输出端Q1；以及第二“D”触发器51，所述第二“D”触发器51包括第二数据输入端D2、第二时钟输入端C2和第二输出端Q2。
针对在各自的时钟输入端C1和C2上边缘的每次出现，触发器50和51将它们各自的数据输入端D1和D2复制到它们各自的输出端Q1和Q2。
第一触发器50的第一时钟输入端D1耦合至金属迹线6的第二端子61，并且第一数据输入端D1耦合至传递信号Vdd的集成电路IC的电源端子。
第二数据输入端D2耦合至第一触发器50的第一输出端Q1，并且第二时钟输入端C2耦合至传递信号CLK的时钟信号发生器(未表示)，例如，用于步调所述密码电路CRY的安全操作的时钟信号发生器。第二触发器51的第二输出端Q2耦合至集成电路IC的控制装置4。
因此，在第一时钟输入端C1上出现信号时，信号Vdd被复制到第一输出端Q1并且发射到第二输入端D2。在时钟信号CLK的每个边缘上，信号Vdd因此也被复制到第二输出端Q2并且发射到控制装置4。
由接口模块5输出的信号Vdd可以因此被认为是控制信号CTR。
因此，借助于第二触发器51，接口模块5将有利地采用同步的方式(也就是说在发生时钟边缘时)传递控制信号CTR。
如以上所看到的，设备DEV拥有包括第三晶体管TR3和传输门20的可配置命令级CMD，并且所述可配置命令级CMD可以借助控制信号SC1、SC2和SC3被配置为其第一配置或在其第二配置。
在第一配置中，通过将信号SC3(例如此处为零电位)应用至第三晶体管TR3的门而对所述第三晶体管进行禁用。这种配置使得可以验证屏蔽层(SHLD)的物理完整性。
为此，通过生成装置7和传输门20将第一信号S1发射至第一端子60。例如，信号S1可以是由传输门20到使能状态的非常短的转变所生成的Dirac类型的电流脉冲。
如果切断金属迹线6，也就是说例如如果已经发生探测攻击，则第一信号S1未被发射至接口模块5，所述接口模块因此也不向控制装置4发射电压Vdd或者控制信号CTR。在这种第一配置中，控制装置4被配置成用于在没有控制信号CTR的情况下生成报警信号。
如果不切断金属迹线6，也就是说如果未发生通过探测带来的攻击，则第一信号S1被发射至接口模块5，所述控制模块将控制信号CTR调度至控制装置4，因此控制装置不生成任何报警信号。
在第二配置中，传输门20被禁用并且第三晶体管TR3被使能。因此金属迹线6的第一端子60连接至地(GND)。
因此，在这种第二配置中，金属迹线6充当接收天线。在由电磁故障注入攻击的情况下，也就是说，在存在跨屏蔽层(SHLD)的特别强电磁场时，电流在金属迹线60中生成并且被发射至接口模块5。然后接口模块5将控制信号CTR调度至控制装置4，所述控制装置在这种第二配置中生成报警信号。
常规地，在启动集成电路IC时，设备DEV处于第一配置中，并且一旦已经执行验证就转到第二配置中。
设备DEV还包括使得可以调节检测装置3的灵敏度的调节装置8。
此处的调节装置8包括并联耦合在地GND与第二端子61之间的多个晶体管TR4、TR5和TR6。
晶体管由控制装置4经由信号SC4、SC5和SC6来命令。根据所期望的灵敏度，控制装置4使一个或多个晶体管处于使能状态中。因此调节装置8在此充当可变电阻器。
因此，通过调节电阻值，第二端子61上的由给定强度的电磁场的存在所导致的电位也发生变化。
换句话说，在接口模块5仅在第一时钟输入端C1上以及因此在第二端子61上的某个电位值之前才被触发的情况下，调节装置8使得可以为设备DEV设定检测阈值。
通过以下方式在对设备DEV进行表征的阶段期间通过以下方式获得检测阈值的值：借助于发射具有不同振幅的电磁脉冲的电磁注入线圈有意地进行故障注入攻击，并且确定脉冲允许故障注入之前的阈值振幅。
此后采用这种方式调节屏蔽层SHLD的电阻，从而使得低于阈值振幅的振幅的场不触发接口模块。
因此检测阈值对于每个电路而言是特定的。
这在当集成电路IC用在包括电磁干扰的环境中(例如，在接近其他电子装置时)时尤其有利，从而使得检测装置3不被所述干扰触发而仅被电磁攻击触发。
设备DEV还包括被配置成用于保护装置DEV免受过电压的保护装置9。
确实，在故障注入攻击期间，由注入线圈生成的电磁场的强度是不可预见的，并且在设备DEV中生成过分显著的电流是可能的，并且这可能损坏电路。
保护装置9包括两对二极管90和91。
第一对二极管90包括串联安装的第一二极管D1和第二二极管D2，第一二极管D1的阳极连接至第一端子60，并且第二二极管D2的阴极连接至传递信号Vdd的集成电路的电源端子。
第二对二极管91包括串联安装的第三二极管D3和第四二极管D4，第三二极管D3的阳极连接至地GND，并且第四二极管D4的阴极连接至第二端子61。
以上描述并在图1至图3展示的集成电子电路IC常规地可以被集成为包括处理单元的系统，常规地是在计算机的或者在移动电话机的芯片卡的处理单元中，这需要实现安全操作。
图4和图5展示了包括安全处理单元的计算系统，在所述安全处理单元中产生根据本发明的实施例的集成电路(IC)。图4展示了芯片卡CC，并且图5展示了膝上型计算机CMP。芯片卡CC和膝上型计算机CMP包括例如包含根据本发明的实施例的集成电路的微处理器。
本发明的应用的示例并不局限于图4和图5所展示的那些示例，并且本领域技术人员将能够将以上描述的以及图1至图3中展示的本发明的实现方式和实施例应用至其它已知系统中。
此处展示的实现方式和实施例全部是非限制性的。注意，尽管以上描述了包括单个设备的集成电路，但是完全有可能设想一种包括在衬底中所产生的若干安全模块的集成电路，这些模块中的每个模块与具有在所述模块上方产生的屏蔽层的分离的保护设备相关联。
并且，尽管描述了包括单条金属迹线6的设备DEV的电气图，应注意的是，在设备包括多条金属迹线的情况下，这些迹线中的每一条迹线将在第一配置中用作验证装置，而在第二配置中，这些迹线中的一条或者几条将被用作接收天线。

Claims (32)

1.一种用于保护集成电路免受借助于外部电磁辐射进行的故障注入攻击的方法，所述集成电路包括在其互连部分中产生的金属屏蔽层，其特征在于，所述方法包括：经由所述金属屏蔽层检测所述电磁辐射，其中所述检测包括：将所述金属屏蔽层置于接收天线配置中，以及检测在所述金属屏蔽层中流动的大于阈值的至少一个信号。
2.根据权利要求1所述的方法，所述方法包括：调节所述检测的灵敏度，所述调节包括将可变电阻器连接至所述金属屏蔽层。
3.根据权利要求1或2所述的方法，所述方法包括：在所述检测之前，对所述金属屏蔽层的完整性进行验证，所述验证包括检查所述金属屏蔽层中的电流流动的可能中断。
4.一种集成电路，所述集成电路包括保护设备，所述保护设备包括在所述集成电路的互连部分中产生的金属屏蔽层，其特征在于，所述集成电路包括检测装置和验证装置，所述检测装置包括所述金属屏蔽层并且被配置成用于检测表示故障注入攻击的外部电磁辐射的存在，所述验证装置被配置成用于验证所述金属屏蔽层的完整性。
5.根据权利要求4所述的集成电路，其中，所述检测装置包括：第一命令装置，所述第一命令装置能够将所述金属屏蔽层置于接收天线配置中；接口模块，所述接口模块耦合至所述金属屏蔽层，并且被配置成用于检测在所述天线中流动的第一电信号并且传递第一控制信号；以及控制装置，所述控制装置被配置成用于接收所述第一控制信号。
6.根据权利要求5所述的集成电路，其中，所述验证装置包括第二命令装置，所述第二命令装置被配置成用于向所述金属屏蔽层的输入端发射第二电信号；所述接口模块被配置成用于在所述金属屏蔽层的输出端处检测所述第二电信号的存在并且传递第二控制信号；并且所述控制装置被配置成用于接收所述第二控制信号。
7.根据权利要求6所述的集成电路，所述集成电路包括：可配置级，所述可配置级由所述控制装置可配置，并且在第一配置中形成所述第一命令装置并且在第二配置中形成所述第二命令装置。
8.根据权利要求7所述的集成电路，其中，所述金属屏蔽层包括至少一条金属迹线，所述金属迹线包括第一端子和第二端子，并且其中，所述可配置级包括连接在所述金属迹线的所述第一端子与地之间的晶体管、被配置成用于生成所述第二电信号的发生器、连接在所述第一端子与所述发生器之间的传输门、以及被配置成用于命令所述晶体管和所述传输门的所述控制装置，从而使得，在所述第一配置中所述晶体管被禁用并且所述传输门处于使能状态，并且在所述第二配置中所述晶体管被使能并且所述传输门被禁用。
9.根据权利要求8所述的集成电路，其中，所述接口模块包括：第一D触发器，所述第一D触发器包括连接到旨在传递电源电压的电源端子的第一输入端、连接至所述第二端子的第一时钟输入端以及第一输出端；以及第二D触发器，所述第二D触发器包括连接至所述第一输出端的第二输入端、连接至能够传递时钟信号的时钟发生器的第二时钟输入端、以及被配置成用于在所述第一时钟输入端上接收到所述第一电信号或所述第二电信号之后分别传递所述第一控制信号或所述第二控制信号的第二输出端。
10.根据权利要求4至8中任一项所述的集成电路，其中，所述金属屏蔽层还包括调节装置，所述调节装置被配置成用于改变所述金属屏蔽层的电阻。
11.根据权利要求4至8中任一项所述的集成电路，其中，所述保护设备还包括保护装置，所述保护装置位于所述金属屏蔽层处并且被配置成用于保护所述保护设备免受过电压。
12.根据权利要求4至8中的任一项所述的集成电路，其中，所述金属屏蔽层包括若干条金属迹线。
13.一种集成电路系统，所述集成电路系统包括根据权利要求4至12中任一项所述的集成电路。
14.根据权利要求13所述的集成电路系统，所述集成电路系统为芯片卡或者计算系统。
15.一种用于保护集成电路的方法，包括：
在集成电路处经历通过经由外部电磁辐射注入的故障的攻击，所述集成电路包括设置在所述集成电路的互连区域中的金属屏蔽件；以及
使用所述金属屏蔽件，以通过将所述金属屏蔽件定位在接收天线配置中并且将由所述金属屏蔽件生成的信号与阈值进行比较，来检测所述外部电磁辐射。
16.根据权利要求15所述的方法，进一步包括：通过将可变电阻器连接到所述金属屏蔽件来调节检测的灵敏度。
17.根据权利要求15所述的方法，其中在使用所述金属屏蔽件来检测所述外部电磁辐射之前，所述方法进一步包括通过检查所述金属屏蔽件中的电流的可能的中断来验证所述金属屏蔽件的完整性。
18.一种集成电路，包括：
多个部件，布置在半导体本体的表面处；
互连区域，将所述部件连接到功能电路中；
保护设备，包括在所述互连区域中产生的检测器，其中所述检测器包括金属屏蔽件并且被配置为检测表示通过故障注入的攻击的外部电磁辐射的存在；以及
验证电路，被配置为验证所述金属屏蔽件的完整性。
19.根据权利要求18所述的集成电路，其中所述检测器包括：
第一命令电路，能够将所述金属屏蔽件置于接收天线配置中；
接口模块，耦合到所述金属屏蔽件，并且被配置为检测在所述接收天线中流动的第一电信号并且传送第一控制信号；以及
控制器，被配置为接收所述第一控制信号。
20.根据权利要求19所述的集成电路，其中所述验证电路包括被配置为将第二电信号传输到所述金属屏蔽件的输入的第二命令电路，所述接口模块被配置为检测在所述金属屏蔽件的输出处的所述第二电信号的存在并且传送第二控制信号，其中所述控制器被配置为接收所述第二控制信号。
21.根据权利要求20所述的集成电路，包括由所述控制器可配置的可配置级，所述可配置级在第一配置中形成所述第一命令电路以及在第二配置中形成所述第二命令电路。
22.根据权利要求21所述的集成电路，其中所述金属屏蔽件包括金属迹线，所述金属迹线包括第一端子和第二端子；
其中所述可配置级包括连接在所述金属迹线的所述第一端子与接地端子之间的晶体管、被配置为产生所述第二电信号的信号发生器、连接在所述第一端子与所述信号发生器之间的传输门；并且
其中所述控制器被配置为命令所述晶体管和所述传输门，使得在所述第一配置中所述晶体管被禁用并且所述传输门处于启用状态，并且在所述第二配置中所述晶体管被启用并且所述传输门被禁用。
23.根据权利要求22所述的集成电路，其中所述接口模块包括：
第一D触发器，包括连接到电源电压端子的第一输入、连接到所述第二端子的第一时钟输入、以及第一输出；以及
第二D触发器，包括连接到所述第一输出的第二输入、连接到时钟发生器的第二时钟输入、以及第二输出，所述第二输出被配置为在所述第一时钟输入上接收所述第一电信号时传送所述第一控制信号或者在所述第一时钟输入上接收所述第二电信号时传送所述第二控制信号。
24.根据权利要求18所述的集成电路，其中所述金属屏蔽件进一步包括被配置为改变所述金属屏蔽件的电阻的调整电路。
25.根据权利要求18所述的集成电路，进一步包括在所述金属屏蔽件处并且被配置为保护所述功能电路免受过压的过压保护电路。
26.根据权利要求18所述的集成电路，其中所述金属屏蔽件包括多个金属迹线。
27.根据权利要求18所述的集成电路，其中所述集成电路是芯片卡的一部分。
28.根据权利要求18所述的集成电路，其中所述集成电路是计算系统的一部分。
29.一种集成电路，包括：
多个部件，布置在半导体本体的表面处；
互连区域，将所述部件连接到功能电路中；
金属屏蔽件，产生在所述互连区域中；以及
可配置级，其可配置成在接收天线配置中或在检测配置中操作，在所述检测配置期间所述金属屏蔽件被配置为检测表示通过故障注入的攻击的外部电磁辐射的存在。
30.根据权利要求29所述的集成电路，进一步包括：
接口模块，耦合到所述金属屏蔽件，并且被配置为检测在所述接收天线中流动的第一电信号并且传送第一控制信号；以及
控制器，配置成接收第一控制信号。
31.根据权利要求30所述的集成电路，其中所述接口模块包括：
第一D触发器，包括连接到电源电压端子的第一输入、连接到所述金属屏蔽件的第二端子的第一时钟输入、以及第一输出；以及
第二D触发器，包括连接到所述第一输出的第二输入、连接到时钟发生器的第二时钟输入、以及第二输出，所述第二输出被配置为在所述第一时钟输入上接收所述第一电信号时传送所述第一控制信号或者在所述第一时钟输入上接收第二电信号时传送第二控制信号。
32.根据权利要求29所述的集成电路，其中所述金属屏蔽件包括金属迹线，所述金属迹线包括第一端子和第二端子；
其中所述可配置级包括连接在所述金属迹线的所述第一端子与接地端子之间的晶体管、被配置为生成电信号的信号发生器、以及连接在所述第一端子与所述信号发生器之间的传输门；并且
其中所述集成电路进一步包括控制器，所述控制器被配置为命令所述晶体管和所述传输门，使得在所述接收天线配置中所述晶体管被禁用并且所述传输门处于启用状态，并且在所述检测配置中所述晶体管被启用并且所述传输门被禁用。
CN201710132181.7A 2016-06-30 2017-03-07 用于保护集成电路的方法以及相应的集成电路 Active CN107563191B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR1656233 2016-06-30
FR1656233A FR3053503B1 (fr) 2016-06-30 2016-06-30 Procede de protection d'un circuit integre, et circuit integre correspondant

Publications (2)

Publication Number Publication Date
CN107563191A CN107563191A (zh) 2018-01-09
CN107563191B true CN107563191B (zh) 2020-11-03

Family

ID=57794140

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201720216671.0U Withdrawn - After Issue CN207182284U (zh) 2016-06-30 2017-03-07 集成电路和集成电路系统
CN201710132181.7A Active CN107563191B (zh) 2016-06-30 2017-03-07 用于保护集成电路的方法以及相应的集成电路

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201720216671.0U Withdrawn - After Issue CN207182284U (zh) 2016-06-30 2017-03-07 集成电路和集成电路系统

Country Status (4)

Country Link
US (1) US10361164B2 (zh)
EP (1) EP3264460A1 (zh)
CN (2) CN207182284U (zh)
FR (1) FR3053503B1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102426351B1 (ko) * 2017-09-29 2022-07-29 삼성전자주식회사 그립 센싱을 위한 전자 장치 및 그 동작 방법
US11276648B2 (en) 2018-07-31 2022-03-15 Nvidia Corporation Protecting chips from electromagnetic pulse attacks using an antenna
WO2021030958A1 (zh) * 2019-08-16 2021-02-25 深圳市汇顶科技股份有限公司 电磁故障注入的检测电路、安全芯片和电子设备
US11366898B2 (en) * 2019-11-18 2022-06-21 Silicon Laboratories Inc. Integrated circuit with electromagnetic fault injection protection
FR3112004B1 (fr) * 2020-06-29 2022-07-22 St Microelectronics Rousset Détection d'une impulsion électromagnétique
JP2023130669A (ja) 2022-03-08 2023-09-21 キオクシア株式会社 半導体集積回路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101501840A (zh) * 2006-01-24 2009-08-05 Nds有限公司 芯片攻击保护
CN105575948A (zh) * 2015-11-09 2016-05-11 北京中电华大电子设计有限责任公司 一种芯片保护方法和系统

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE334437T1 (de) * 1998-11-05 2006-08-15 Infineon Technologies Ag Schutzschaltung für eine integrierte schaltung
EP1302986B1 (en) * 2001-10-16 2008-05-21 CSEM Centre Suisse d'Electronique et de Microtechnique SA Photodetector with high dynamic range and increased operating temperature
JP5482048B2 (ja) * 2009-09-18 2014-04-23 ソニー株式会社 集積回路および電子機器
FR2971366B1 (fr) 2011-02-09 2013-02-22 Inside Secure Micro plaquette de semi-conducteur comprenant des moyens de protection contre une attaque physique
FR2985059B1 (fr) * 2011-12-21 2014-01-10 Oberthur Technologies Dispositif de securisation d'un document electronique

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101501840A (zh) * 2006-01-24 2009-08-05 Nds有限公司 芯片攻击保护
CN105575948A (zh) * 2015-11-09 2016-05-11 北京中电华大电子设计有限责任公司 一种芯片保护方法和系统

Also Published As

Publication number Publication date
CN207182284U (zh) 2018-04-03
CN107563191A (zh) 2018-01-09
US10361164B2 (en) 2019-07-23
US20180005964A1 (en) 2018-01-04
FR3053503A1 (fr) 2018-01-05
EP3264460A1 (fr) 2018-01-03
FR3053503B1 (fr) 2019-03-29

Similar Documents

Publication Publication Date Title
CN107563191B (zh) 用于保护集成电路的方法以及相应的集成电路
TWI614634B (zh) 偵測錯誤注入的方法與裝置
US10289840B2 (en) Integrated circuit with tamper protection and method therefor
US8350574B2 (en) Circuit for detecting malfunction generation attack and integrated circuit using the same
US7723998B2 (en) Integrated circuit protection and detection grid
TWI636376B (zh) 用於保全一電子文件之裝置
US20170116439A1 (en) Secure electronic chip
Matsuda et al. A 286 f 2/cell distributed bulk-current sensor and secure flush code eraser against laser fault injection attack on cryptographic processor
CN112204728A (zh) 集成电路中的故障注入攻击检测
US8564324B2 (en) Monitoring of the activity of an electronic circuit
US10418996B2 (en) Circuit and method for checking the integrity of a control signal
US11276648B2 (en) Protecting chips from electromagnetic pulse attacks using an antenna
US10256199B2 (en) Integrated receiver circuit for electromagnetic pulse detection in wireless microcontrollers
US20210256119A1 (en) Digital Fault Injection Detector
CN111884632A (zh) 集成电路系统、缓冲器电路及其方法
CN109492437B (zh) 具有用于检测对芯片的攻击的电路的芯片
US10770410B2 (en) Circuit alteration detection in integrated circuits
US11366898B2 (en) Integrated circuit with electromagnetic fault injection protection
US20200285780A1 (en) Cross domain voltage glitch detection circuit for enhancing chip security
Bělohoubek et al. Using voters may lead to secret leakage
Nagata et al. Analog Techniques for Digital Security: My gratitudes to visionary discussions
US20180261560A1 (en) Secured electronic chip
KR20030055745A (ko) 전자칩의 외부공격 탐지장치
Nagata Exploring fault injection attack resilience of secure ic chips
Kaur et al. Silicon Based Security for Protection Against Hardware Vulnerabilities

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant