CN107562662A - 一种将spi信号转换为ssi信号的转换方法及电路 - Google Patents
一种将spi信号转换为ssi信号的转换方法及电路 Download PDFInfo
- Publication number
- CN107562662A CN107562662A CN201710822699.3A CN201710822699A CN107562662A CN 107562662 A CN107562662 A CN 107562662A CN 201710822699 A CN201710822699 A CN 201710822699A CN 107562662 A CN107562662 A CN 107562662A
- Authority
- CN
- China
- Prior art keywords
- ssi
- signal
- control unit
- spi
- serial communication
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Dc Digital Transmission (AREA)
Abstract
本申请公开了一种将SPI信号转换为SSI信号的转换方法,包括SPI信号发送器根据控制单元生成并发送的SPI时钟信号将SPI信号发送至控制单元;平衡传输式串行通信电路根据SSI信号接收器生成并发送的SSI差分时钟信号生成SSI时钟信号,并发送至控制单元;控制单元根据SSI时钟信号将SPI信号发送至平衡传输式串行通信电路;平衡传输式串行通信电路根据SPI信号生成SSI信号,并发送至SSI信号接收器。本申请通过控制单元实现待传输数据传输时序的转换,利用平衡传输式串行通信电路实现差分传输,将SPI信号转换为SSI信号。本申请还公开一种将SPI信号转换为SSI信号的转换电路,也具有上述有益效果。
Description
技术领域
本申请涉及信号接口技术领域,特别涉及一种将SPI信号转换为SSI信号的转换方法及电路。
背景技术
串行通信是现代电子通信领域中常见的一种通信方式,常用的串行通信接口有SPI(Serial Peripheral Interface)接口和SSI(Synchronous Serial Interface)接口。
SPI接口采用的是单端非平衡的传输方式,即以公共地作为参考点,地线作为信号回流线,因此,对于已进入信号中的干扰是无法消除和减弱的,并且传输距离越长,抗干扰能力越差。SSI接口集成有平衡传输式串行通信电路,采用的是平衡传输方式,通过两条信号线(通常称为双绞线)来进行差分传输,即在两条信号线上传输幅值相等而相位相反的差分信号,以便接收端通过对这两个差分信号进行减法运算来获取幅值翻倍的电信号,以实现抗共模干扰。
由于国内在这方面的技术研究起步相对外国较晚,许多本领域从业人员在早期将SPI信号误认为SSI信号,导致在目前的国内市场上仍然有类似情况发生。因此,许多用户所购买到的“SSI信号”传感器等产品,实际上是采用SPI接口的,无法直接应用于使用SSI信号的执行器等产品。而市场上目前只有将SSI信号转换为SPI信号的转换接口板,并没有将SPI信号转换为SSI信号的相关产品。因此,如何将SPI信号转换为SSI信号,是本领域技术人员亟待解决的技术问题。
发明内容
本申请的目的在于提供一种将SPI信号转换为SSI信号的转换方法及电路,以实现共模抑制。
为解决上述技术问题,本申请提供一种将SPI信号转换为SSI信号的转换方法,包括:
SPI信号发送器根据控制单元生成并发送的SPI时钟信号将SPI信号发送至所述控制单元;
平衡传输式串行通信电路根据SSI信号接收器生成并发送的SSI差分时钟信号生成SSI时钟信号;并将所述SSI时钟信号发送至所述控制单元;
所述控制单元根据所述SSI时钟信号将所述SPI信号发送至所述平衡传输式串行通信电路;
所述平衡传输式串行通信电路根据接收到的SPI信号生成SSI信号,并将所述SSI信号发送至所述SSI信号接收器。
可选地,所述控制单元为FPGA。
可选地,所述平衡传输式串行通信电路为RS422通信电路。
可选地,所述平衡传输式串行通信电路为RS485通信电路。
可选地,在所述将所述SSI时钟信号发送至所述控制单元之后、所述控制单元根据所述SSI时钟信号将所述SPI信号发送至所述平衡传输式串行通信电路之前还包括:
对所述SPI信号进行滤波;
所述控制单元根据所述SSI时钟信号将所述SPI信号发送至所述平衡传输式串行通信电路包括:
所述控制单元根据所述SSI时钟信号将滤波后的SPI信号发送至所述平衡传输式串行通信电路。
本申请还提供了一种将SPI信号转换为SSI信号的转换电路,包括SPI信号发送器、平衡传输式串行通信电路、控制单元和SSI信号接收器:
所述SPI信号发送器的时钟输入端与所述控制单元的第一输出端连接,用于接收所述控制单元生成并发送的SPI时钟信号;所述SPI信号发送器的信号输出端与所述控制单元的第一输入端连接,用于根据所述SPI时钟信号将SPI信号发送至所述控制单元;
所述平衡传输式串行通信电路的时钟输入端与所述SSI信号接收器的时钟输出端连接,用于接收所述SSI信号接收器生成并发送的SSI差分时钟信号,并根据所述SSI差分时钟信号生成SSI时钟信号;所述平衡传输式串行通信电路的时钟输出端与所述控制单元的第二输入端连接,用于将所述SSI时钟信号发送至所述控制单元;
所述控制单元的第二输出端与所述平衡传输式串行通信电路的信号输入端连接,用于根据所述SSI时钟信号将所述SPI信号发送至所述平衡传输式串行通信电路;
所述平衡传输式串行通信电路的信号输出端与所述SSI信号接收器的信号输入端连接,用于根据所述SPI信号生成SSI信号,将所述SSI信号发送至所述SSI信号接收器。
可选地,所述控制单元为FPGA。
可选地,所述平衡传输式串行通信电路为RS422通信电路。
可选地,所述平衡传输式串行通信电路为RS485通信电路。
可选地,所述控制单元还用于:
在所述平衡传输式串行通信电路将所述SSI时钟信号发送至所述控制单元之后、所述控制单元根据所述SSI时钟信号将所述SPI信号发送至所述平衡传输式串行通信电路之前,对所述SPI信号进行滤波;
所述控制单元具体用于:
根据所述SSI时钟信号将滤波后的SPI信号发送至所述平衡传输式串行通信电路。
本申请所提供的将SPI信号转换为SSI信号的转换方法包括:SPI信号发送器根据控制单元生成并发送的SPI时钟信号将SPI信号发送至所述控制单元;平衡传输式串行通信电路根据SSI信号接收器生成并发送的SSI差分时钟信号生成SSI时钟信号;并将所述SSI时钟信号发送至所述控制单元;所述控制单元根据所述SSI时钟信号将所述SPI信号发送至所述平衡传输式串行通信电路;所述平衡传输式串行通信电路根据接收到的SPI信号生成SSI信号,并将所述SSI信号发送至所述SSI信号接收器。
可见,相比于现有技术,本申请所提供的将SPI信号转换为SSI信号的转换方法中,通过控制单元实现了待传输数据由SPI时钟信号到SSI时钟信号下的时序转换,并配合利用平衡传输式串行通信电路实现了待传输数据的差分传输,从而完成了将SPI信号转换为SSI信号的转换过程,实现了共模抑制。本申请所提供的将SPI信号转换为SSI信号的转换电路可以实现上述将SPI信号转换为SSI信号的转换方法,同样具有上述有益效果。
附图说明
为了更清楚地说明现有技术和本申请实施例中的技术方案,下面将对现有技术和本申请实施例描述中需要使用的附图作简要的介绍。当然,下面有关本申请实施例的附图描述的仅仅是本申请中的一部分实施例,对于本领域普通技术人员来说,在不付出创造性劳动的前提下,还可以根据提供的附图获得其他的附图,所获得的其他附图也属于本申请的保护范围。
图1为本申请实施例所提供的一种将SPI信号转换为SSI信号的转换方法的流程图;
图2为本申请实施例所提供的SPI接口的数据传输时序示意图;
图3为本申请实施例所提供的SSI接口的数据传输时序示意图;
图4为本申请实施例所提供的一种将SPI信号转换为SSI信号的转换方法的示意图;
图5为本申请实施例所提供的一种将SPI信号转换为SSI信号的转换电路的结构框图。
具体实施方式
本申请的核心在于提供一种将SPI信号转换为SSI信号的转换方法及电路,以实现共模抑制。
为了对本申请实施例中的技术方案进行更加清楚、完整地描述,下面将结合本申请实施例中的附图,对本申请实施例中的技术方案进行介绍。显然,所描述的实施例仅仅是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
请参考图1,图1为本申请实施例所提供的一种将SPI信号转换为SSI信号的转换方法的流程图,主要包括以下步骤:
步骤1:SPI信号发送器根据控制单元生成并发送的SPI时钟信号将SPI信号发送至控制单元。
具体地,对于串行通信方式,无论是SPI信号还是SSI信号,其数据发送过程都需要按照一定的时序进行。请参考图2,图2为本申请所提供的SPI接口的数据传输时序示意图。
如图2所示,SPI接口在进行数据传输时,片选信号NSS为低电平时有效。并且,在整个帧数据按位传输期间,SPI时钟信号CLK信号上升沿触发,高位在前,低位在后。
控制单元可以生成SPI时钟信号并发送给SPI信号发送器,以便SPI信号发送器根据SPI时钟信号将SPI信号发送至控制单元。当然,在此期间还要利用片选信号NSS使能该SPI发送器。这里所说的SPI信号发送器是指采用SPI接口进行数据传输的功能型器件,例如SPI编码器等,而控制单元可由本领域技术人员利用FPGA、单片机及DSP等设置实现,本申请实施例对此均不进行限定。
步骤2:平衡传输式串行通信电路根据SSI信号接收器生成并发送的SSI差分时钟信号生成SSI时钟信号;并将SSI时钟信号发送至控制单元。
类似地,请参考图3,图3为本申请实施例所提供的SSI接口的数据传输时序示意图。如图3所示,在SSI时钟信号即CLK信号的第一个下降沿时,待传输数据进入准备状态,并在随后的CLK上升沿时,数据开始发送,从数据的最高有效位开始,连续发送至数据的最低有效位后保持低电平等待CLK信号的稳态。
平衡传输式串行通信电路一般包括RS422通信电路和RS485通信电路。两者均可通过差分传输实现共模抑制,具有较高的抗干扰能力,符合工业标准,是国际电工协会确认的工业标准的串行信号通信电路。当SSI信号接收器将其生成的SSI差分时钟信号(包括SSI差分时钟信号+和SSI差分时钟信号-)输入至平衡传输式串行通信电路的时钟信号输入端之后,在平衡传输式串行通信电路的时钟信号输出端即可得到SSI时钟信号。由此可将该SSI时钟信号输入至控制单元,以便于后续步骤的进行。这里所说的SSI信号接收器是指接收SSI信号以实现某种功能的器件,例如采用SSI接口的电机驱动器等。
需要说明的是,步骤1和步骤2的内容实际上并没有严格的时间先后顺序,即并非完成了步骤1之后才进行步骤2,实际上两者都是一个持续性过程,只是各自的时钟信号不完全同步而已,在实际操作中可由本领域技术人员根据实际情况自行设置,本申请实施例对此并不进行限定。
步骤3:控制单元根据SSI时钟信号将SPI信号发送至平衡传输式串行通信电路。
这里需要说明的是,控制单元在向平衡传输式串行通信电路发送SPI信号时,是需要按照SSI时钟信号进行的;并且,上一帧采样数据从高位到低位发送完毕之后才会进行下一帧数据的发送,因此,控制单元可以利用缓存电路等进行数据缓存,以实现将SPI信号按照SSI时钟信号发送至平衡传输式串行通信电路的目的。
步骤4:平衡传输式串行通信电路根据接收到的SPI信号生成SSI信号,并将SSI信号发送至SSI信号接收器。
具体地,平衡传输式串行通信电路的信号输入端接收到SPI信号之后,经过电路的处理功能,在其信号输出端就得到了SSI信号,包括SSI差分信号+和SSI差分信号-,并将SSI信号发送至SSI信号接收器。由此,即完成了将SPI信号转换为SSI信号的转换过程。
上述过程可绘制出如图4所示的示意图。图4为本申请实施例所提供的一种将SPI信号转换为SSI信号的转换方法的示意图。
可见,本申请实施例所提供的将SPI信号转换为SSI信号的转换方法中,通过控制单元实现了待传输数据由SPI时钟信号到SSI时钟信号下的时序转换,并配合利用平衡传输式串行通信电路实现了待传输数据的差分传输,从而完成了将SPI信号转换为SSI信号的转换过程,实现了共模抑制。
本申请所提供的将SPI信号转换为SSI信号的转换方法,在上述实施例的基础上:
作为一种优选实施例,控制单元为FPGA。
具体地,FPGA作为一种集成众多门电路的并行运算器件,处理速度非常快,可以加速信号的转换过程。
作为一种优选实施例,平衡传输式串行通信电路为RS422通信电路。
具体地,目前来说,RS422是普遍使用的平衡传输式串行通信电路
作为一种优选实施例,平衡传输式串行通信电路为RS485通信电路。
RS485是RS422的改进型,其可接受的差分信号的范围更大,差分特性更加明显。
作为一种优选实施例,在将SSI时钟信号发送至控制单元之后、控制单元根据SSI时钟信号将SPI信号发送至平衡传输式串行通信电路之前还包括:
对SPI信号进行滤波;
控制单元根据SSI时钟信号将SPI信号发送至平衡传输式串行通信电路包括:
控制单元根据SSI时钟信号将滤波后的SPI信号发送至平衡传输式串行通信电路。
由于信号再传输过程中总避免不了噪声信号的干扰,因此,为了提高信号精准度,可以利用控制单元对SPI信号进行滤波,并将滤波后的SPI信号传输至平衡传输式串行通信电路。
下面对本申请实施例所提供的将SPI信号转换为SSI信号的转换电路进行介绍。
请参阅图5,图5为本申请所提供的一种将SPI信号转换为SSI信号的转换电路的结构框图;包括SPI信号发送器1、平衡传输式串行通信电路2、控制单元3和SSI信号接收器4:
SPI信号发送器1的时钟输入端与控制单元3的第一输出端连接,用于接收控制单元3生成并发送的SPI时钟信号;SPI信号发送器1的信号输出端与控制单元3的第一输入端连接,用于根据SPI时钟信号将SPI信号发送至控制单元3;
平衡传输式串行通信电路2的时钟输入端与SSI信号接收器4的时钟输出端连接,用于接收SSI信号接收器4生成并发送的SSI差分时钟信号,并根据SSI差分时钟信号生成SSI时钟信号;平衡传输式串行通信电路2的时钟输出端与控制单元3的第二输入端连接,用于将SSI时钟信号发送至控制单元3;
控制单元3的第二输出端与平衡传输式串行通信电路2的信号输入端连接,用于根据SSI时钟信号将SPI信号发送至平衡传输式串行通信电路2;
平衡传输式串行通信电路2的信号输出端与SSI信号接收器4的信号输入端连接,用于根据SPI信号生成SSI信号,将SSI信号发送至SSI信号接收器4。
可见,本申请所提供的将SPI信号转换为SSI信号的转换电路,通过控制单元3实现了待传输数据由SPI时钟信号到SSI时钟信号下的时序转换,并配合利用平衡传输式串行通信电路2实现了待传输数据的差分传输,从而完成了将SPI信号转换为SSI信号的转换过程,实现了共模抑制。
本申请所提供的将SPI信号转换为SSI信号的转换电路,在上述实施例的基础上:
作为一种优选实施例,控制单元3为FPGA。
作为一种优选实施例,平衡传输式串行通信电路2为RS422通信电路。
作为一种优选实施例,平衡传输式串行通信电路2为RS485通信电路。
作为一种优选实施例,控制单元3还用于:
在平衡传输式串行通信电路2将SSI时钟信号发送至控制单元3之后、控制单元3根据SSI时钟信号将SPI信号发送至平衡传输式串行通信电路2之前,对SPI信号进行滤波;
控制单元3具体用于:
根据SSI时钟信号将滤波后的SPI信号发送至平衡传输式串行通信电路2。
本申请所提供的将SPI信号转换为SSI信号的转换电路的具体实施方式与上文所描述的将SPI信号转换为SSI信号的转换方法可相互对应参照,这里就不再赘述。
本申请中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。对于实施例公开的电路而言,由于其与实施例公开的方法相对应,所以描述的比较简单,相关之处参见方法部分说明即可。
还需说明的是,在本申请文件中,诸如“第一”和“第二”之类的关系术语,仅仅用来将一个实体或者操作与另一个实体或者操作区分开来,而不一定要求或者暗示这些实体或者操作之间存在任何这种实际的关系或者顺序。此外,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个……”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
以上对本申请所提供的技术方案进行了详细介绍。本文中应用了具体个例对本申请的原理及实施方式进行了阐述,以上实施例的说明只是用于帮助理解本申请的方法及其核心思想。应当指出,对于本技术领域的普通技术人员来说,在不脱离本申请原理的前提下,还可以对本申请进行若干改进和修饰,这些改进和修饰也落入本申请权利要求的保护范围内。
Claims (10)
1.一种将SPI信号转换为SSI信号的转换方法,其特征在于,包括:
SPI信号发送器根据控制单元生成并发送的SPI时钟信号将SPI信号发送至所述控制单元;
平衡传输式串行通信电路根据SSI信号接收器生成并发送的SSI差分时钟信号生成SSI时钟信号;并将所述SSI时钟信号发送至所述控制单元;
所述控制单元根据所述SSI时钟信号将所述SPI信号发送至所述平衡传输式串行通信电路;
所述平衡传输式串行通信电路根据接收到的SPI信号生成SSI信号,并将所述SSI信号发送至所述SSI信号接收器。
2.根据权利要求1所述的转换方法,其特征在于,所述控制单元为FPGA。
3.根据权利要求1所述的转换方法,其特征在于,所述平衡传输式串行通信电路为RS422通信电路。
4.根据权利要求1所述的转换方法,其特征在于,所述平衡传输式串行通信电路为RS485通信电路。
5.根据权利要求1至4任一项所述的转换方法,其特征在于,在所述将所述SSI时钟信号发送至所述控制单元之后、所述控制单元根据所述SSI时钟信号将所述SPI信号发送至所述平衡传输式串行通信电路之前还包括:
对所述SPI信号进行滤波;
所述控制单元根据所述SSI时钟信号将所述SPI信号发送至所述平衡传输式串行通信电路包括:
所述控制单元根据所述SSI时钟信号将滤波后的SPI信号发送至所述平衡传输式串行通信电路。
6.一种将SPI信号转换为SSI信号的转换电路,其特征在于,包括SPI信号发送器、平衡传输式串行通信电路、控制单元和SSI信号接收器:
所述SPI信号发送器的时钟输入端与所述控制单元的第一输出端连接,用于接收所述控制单元生成并发送的SPI时钟信号;所述SPI信号发送器的信号输出端与所述控制单元的第一输入端连接,用于根据所述SPI时钟信号将SPI信号发送至所述控制单元;
所述平衡传输式串行通信电路的时钟输入端与所述SSI信号接收器的时钟输出端连接,用于接收所述SSI信号接收器生成并发送的SSI差分时钟信号,并根据所述SSI差分时钟信号生成SSI时钟信号;所述平衡传输式串行通信电路的时钟输出端与所述控制单元的第二输入端连接,用于将所述SSI时钟信号发送至所述控制单元;
所述控制单元的第二输出端与所述平衡传输式串行通信电路的信号输入端连接,用于根据所述SSI时钟信号将所述SPI信号发送至所述平衡传输式串行通信电路;
所述平衡传输式串行通信电路的信号输出端与所述SSI信号接收器的信号输入端连接,用于根据所述SPI信号生成SSI信号,将所述SSI信号发送至所述SSI信号接收器。
7.根据权利要求6所述的转换电路,其特征在于,所述控制单元为FPGA。
8.根据权利要求6所述的转换电路,其特征在于,所述平衡传输式串行通信电路为RS422通信电路。
9.根据权利要求6所述的转换电路,其特征在于,所述平衡传输式串行通信电路为RS485通信电路。
10.根据权利要求6至9任一项所述的转换电路,其特征在于,所述控制单元还用于:
在所述平衡传输式串行通信电路将所述SSI时钟信号发送至所述控制单元之后、所述控制单元根据所述SSI时钟信号将所述SPI信号发送至所述平衡传输式串行通信电路之前,对所述SPI信号进行滤波;
所述控制单元具体用于:
根据所述SSI时钟信号将滤波后的SPI信号发送至所述平衡传输式串行通信电路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710822699.3A CN107562662B (zh) | 2017-09-13 | 2017-09-13 | 一种将spi信号转换为ssi信号的转换方法及电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710822699.3A CN107562662B (zh) | 2017-09-13 | 2017-09-13 | 一种将spi信号转换为ssi信号的转换方法及电路 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN107562662A true CN107562662A (zh) | 2018-01-09 |
CN107562662B CN107562662B (zh) | 2020-07-24 |
Family
ID=60980740
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710822699.3A Active CN107562662B (zh) | 2017-09-13 | 2017-09-13 | 一种将spi信号转换为ssi信号的转换方法及电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN107562662B (zh) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104536330A (zh) * | 2014-11-13 | 2015-04-22 | 河北工业大学 | 用于ssi接口绝对值编码器数据通信的装置 |
US20170103027A1 (en) * | 2015-10-08 | 2017-04-13 | Esker Technologies, LLC | Apparatus and method for sending power over synchronous serial communication wiring |
-
2017
- 2017-09-13 CN CN201710822699.3A patent/CN107562662B/zh active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104536330A (zh) * | 2014-11-13 | 2015-04-22 | 河北工业大学 | 用于ssi接口绝对值编码器数据通信的装置 |
US20170103027A1 (en) * | 2015-10-08 | 2017-04-13 | Esker Technologies, LLC | Apparatus and method for sending power over synchronous serial communication wiring |
Non-Patent Citations (1)
Title |
---|
何朝阳: "基于同步串行接口_SSI_的LED显示器设计", 《国外电子元器件》 * |
Also Published As
Publication number | Publication date |
---|---|
CN107562662B (zh) | 2020-07-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2002039684A3 (en) | Method and circuit for pre-emphasis equalization in high speed data communications | |
ATE297623T1 (de) | Internet-gigabit-ethernet-sender-architektur | |
WO2008099523A1 (ja) | Ac結合インターフェイス回路 | |
EP1911232B1 (en) | Pre- and De-emphasis circuit. | |
JP4393458B2 (ja) | データ伝送装置及びデータ伝送方法 | |
CN115280295A (zh) | 高频传输线的端接 | |
CN102098055A (zh) | 一种数据波特率自适应数模转换装置 | |
CN208126380U (zh) | 一种高速1553b总线信号收发驱动电路 | |
CN2810038Y (zh) | 电力线载波调制解调器 | |
CN107562662A (zh) | 一种将spi信号转换为ssi信号的转换方法及电路 | |
CN103812497B (zh) | 驱动器及低抖动串行信号的输出方法 | |
AU2042599A (en) | Line driver with linear transitions | |
CN101534117B (zh) | 一种信号转换电路 | |
KR20130020866A (ko) | 저전력 고속의 송수신 장치 | |
CN101419777B (zh) | 输入输出接口电路及收发电路 | |
CN210609167U (zh) | 一种通信切换电路及通信切换装置 | |
CN117397187A (zh) | 发送装置、接收装置、参数调整方法、SerDes电路和电子设备 | |
US6756926B2 (en) | Optical transmitter and code conversion circuit used therefor | |
EP4273867A3 (en) | Data sampling circuit and data sampling device | |
CN1964245A (zh) | 一种rs485面向字符的同步串行通信总线空闲时的抗干扰装置 | |
CN109977059B (zh) | 一种用于串行接口的并行数据位宽变换电路 | |
CN217486495U (zh) | 一种mipi信号的隔离结构及mipi信号隔离装置 | |
CN104467803A (zh) | 一种时分复用高速lvds端口电路 | |
CN220457379U (zh) | 一种主从级联电路 | |
CN220440709U (zh) | 一种收发自动切换的rs485电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information | ||
CB02 | Change of applicant information |
Address after: 611130 Changan Road, Liucheng, Wenjiang District, Chengdu, Sichuan Province, No. 198 Applicant after: Sichuan Aerospace beacon Servo Control Technology Co., Ltd. Address before: 611100 Liucheng Road, Wenjiang, Sichuan, No. Changan Road, No. 198 Applicant before: Fenghuo Machine Works of China Aerospace Science and Technology Corporation |
|
GR01 | Patent grant | ||
GR01 | Patent grant |