一种DC-DC转换器的环路控制系统及控制方法
技术领域
本发明涉及DC-DC电压转换器,尤其涉及一种DC-DC转换器的环路控制系统及控制方法。
背景技术
DC-DC转换器已经大规模的应用在各个领域,成为人们生活必不可少的一部分。其中,固定频率控制方式由于纹波小,稳定性好,广泛的应用在各类电子产品中,如电压模式和电流模式。
电压模式和电流模式DC-DC转换器作为固定工作频率的一类产品,往往在重载下采用PWM(pulse width modulation)控制方式,可以实现很好的稳定性和较高效率。但是随着负载变轻,PWM固定频率的控制方式会产生较大的功率损耗,导致轻负载电流的状况下效率很低。随着节能理念的不断进步,电子产品中对于整个负载范围的效率要求日益提高,轻负载下的效率问题逐渐凸显。于是,业界涌现不少关于改善轻负载电流状况下效率的控制方式,如PFM(pulse frequency modulation)模式就是固定工作频率的DC-DC转换器中常见的轻载控制方式。
但是传统的PFM模式存在几个显著的问题,首先输入电压至输出电压不同转换比例时,系统由CCM连续导通模式进入到DCM非连续导通模式的负载电流点并不一致,并导致在某些过渡区间的效率并未达到最佳;另外,CCM进入DCM的过程并不能较为平滑的过渡,进入DCM后,系统的稳定性并不好,容易出现双脉冲pulse或者多脉冲pulse,导致VOUT输出电压在DCM工作下的纹波过大。
如图1所示,系统为一个固定频率控制的DC-DC BUCK转换器。其中,具有一个EA误差放大器,一个PWM产生电路输出一个PWM信号,一个振荡器控制电路通过将误差放大器的输出信号COMP和一个基准电压VREF2进行比较器控制振荡器输出系统的振荡信号OSC,逻辑控制电路产生驱动信号DRV,以及驱动电路接受逻辑控制电路的DRV信号输出驱动上臂MOS和下臂MOS的驱动信号UG,LG和功率级模块通过上臂MOS和下臂MOS切换通过LC网络产生系统所需要的输出电压VOUT。系统的重载模式下,系统的duty(占空比信号)信号由EA误差放大器,PWM产生电路,以及OSC模块共同控制产生;而在系统进入轻载的节能模式下,系统为了降低损耗,提高效率,会去降低系统的等效工作频率。透过轻载判断电路比较器产生PFM信号来判断系统是否进入了轻载模式。PFM信号通过控制系统OSC信号产生或者停止工作来实现等效工作频率的降低。
如图2所示,为工作时序图,在重载下,系统工作的PWM模式下,可以拥有定频所具有的一些优点:稳定性,效率高;系统检测到轻载变轻后,将会进入PFM模式。在PFM模式下,由于只有COMP信号和VREF2比较产生一个PFM信号来控制系统是否输出驱动信号。因为COMP信号一般为由补偿网络构成的等效低通滤波器的输出,故COMP对VOUT的变化会有很大延迟响应,COMP电压震荡幅度较大,故轻载下的duty控制有一定的随机性,提供给输出端的能量亦不确定,比较容易出现double pulse以及多pulse,VOUT的纹波较大,系统的稳定性不好,并且系统的频率并不是稳定逐步随着负载变化而变化。
发明内容
本发明为了解决现有DC-DC转换器在轻载下功率损耗高、效率低、输出纹波大和系统稳定性差的问题,提供了一种DC-DC转换器的环路控制系统及控制方法,有效解决了DC-DC转换器在轻载下功率损耗高、效率低的问题,使CCM连续导通模式进入到DCM非连续导通模式的过程更加平滑,并且进入DCM后,系统的稳定性更好,有效减小了轻载的输出纹波。
本发明解决上述技术问题的技术方案如下:
一种DC-DC转换器的环路控制系统,包括:
反馈网络,接收系统的输出电压信号VOUT,并产生一个电压信号FB给误差放大器;
误差放大器,接收反馈网络的电压信号FB和另一内部基准电压信号VREF,并进行比较产生输出电压信号COMP提供给PWM产生电路和振荡器控制电路;
振荡器控制电路,包括电压比较器和振荡器,接收误差放大器的输出电压信号COMP和另一基准电压信号VREF2,并进行比较输出PFM信号,以控制振荡器工作或者休眠,决定是否提供振荡频率信号OSC给逻辑控制电路;
PWM产生电路,接收误差放大器的输出电压信号COMP,并产生PWM信号;
轻载占空比控制模块,输出预设导通时间的高电平时钟信号FDUTY,使系统在轻载下,第一工作周期的占空比由轻载占空比控制产生决定;
逻辑控制电路,在系统输出负载处于重载下,由PWM信号和振荡频率信号OSC共同作用并通过逻辑运算产生占空比信号,并输出控制信号DRV和DRV3;在系统输出负载处于轻载下,由PFM信号、振荡频率信号OSC以及高电平时钟信号FDUTY协同作用产生系统由休眠进入工作的第一个占空比信号,并输出控制信号DRV和DRV3;
功率输出级,所述功率输出级包括驱动电路、上臂功率管、下臂功率管,以及由电感和电容组成的LC网络,所述驱动电路接收控制信号DRV,并产生驱动上臂功率管和下臂功率管的驱动信号给LC网络提供所需要的能量。
本发明的有益效果是:本发明的轻载占空比控制模块去控制OSC振荡器由休眠至开始工作的第一个脉冲的占空比,使其能够保证系统只打一个clock时钟即可以满足能量需求;有效解决了DC-DC转换器在轻载下功率损耗高、效率低的问题,使CCM(连续导通模式)进入到DCM(非连续导通模式)的过程更加平滑,并且进入DCM后,系统的稳定性更好,有效减小了轻载的输出纹波。
在上述技术方案的基础上,本发明还可以做如下改进。
进一步,所述分压反馈网络为串联的电阻R1和R2,所述R2一端接地,另一端接所述误差放大器的反向输入端FB;所述R1的一端接R2,另一端接所述功率输出级的输出端。
进一步,所述上臂功率管和下臂功率管分别为通过漏极连接的PMOS管和NMOS管,所述PMOS管和NMOS管的栅极分别连接所述驱动电路的输出端,所述PMOS管的源极连接电压VIN,所述NMOS管的源极接地,所述PMOS管和NMOS管的漏极输出电压信号SW,且通过电感L输出电压信号VOUT,在输出电压信号VOUT和地之间连接有并联连接的电阻RL和电容C0。
进一步,所述轻载占空比控制模块包括依次连接的电流源模块、第三比较器和逻辑模块;
所述电流源模块连接电压VIN,产生锯齿波信号VT输出到第三比较器的反向输入端,同时产生和VIN成线性关系的电流对电容CAP充放电,逻辑控制电路输出的控制信号DRV3控制电容CAP的充放电;
所述第三比较器的正向输入端连接输出电压信号VOUT,并比较电压信号VOUT和锯齿波信号VT,输出逻辑电平信号DCON;
所述逻辑模块的输入端连接振荡器的振荡频率信号OSC,并整合逻辑电平信号DCON和振荡频率信号OSC,产生高电平时钟信号FDUTY输入到所述逻辑控制电路的输入端。
进一步,所述逻辑控制电路包括二选一电路、缓冲器和触发器DFF,所述触发器DFF的RESET端连接PFM信号,当PFM信号为高电平时,RESET电平为触发器DFF的清零电位,二选一电路选通信号FDUTY至缓冲器,输出驱动信号DRV;当PFM为低电平时,RESET电平为触发器DFF的非清零电位,二选一电路选通PWM信号至缓冲器,输出驱动信号至DRV。
进一步,所述轻载占空比控制模块包括依次连接的电流采样模块、第三比较器和逻辑模块;
所述电流采样模块连接输出电压信号SW,并产生三角波信号VS2输出到所述第三比较器的反向输入端;
所述第三比较器的正向输入端连接基准电压信号VR3,并比较三角波信号VS2和基准电压信号VR3,输出逻辑电平信号DCON;
所述逻辑模块的输入端连接所述振荡器的振荡频率信号OSC,并整合逻辑电平信号DCON和振荡频率信号OSC,产生高电平时钟信号FDUTY输入到所述逻辑控制电路的输入端。
进一步所述轻载占空比控制模块包括依次连接的电流采样模块、第三比较器和逻辑模块;
所述电流采样模块连接输出电压信号SW,并产生三角波信号VS2输出到所述第三比较器的反向输入端;
所述第三比较器的正向输入端连接基准电压信号VR3,并比较三角波信号VS2和基准电压信号VR3,输出逻辑电平信号DCON;
所述逻辑模块的输入端连接所述振荡器的振荡频率信号OSC,并整合逻辑电平信号DCON和振荡频率信号OSC,产生高电平时钟信号FDUTY输入到所述逻辑控制电路的输入端。
进一步,所述轻载占空比控制模块包括依次连接的采样保持模块、放大器、第一NMOS管、电流镜、第三比较器和逻辑模块;
所述采样保持模块连接输出电压信号SW,并输出电压信号VA至放大器的正向输入端;
所述放大器的反向输入端连接第一NMOS管的源极,输出端连接所述第一NMOS管的栅极,所述第一NMOS管的源极通过电阻R3接地;
所述电流镜包括两个镜像对称连接的第一PMOS管和第二PMOS管,所述第一NMOS管和第一PMOS管通过漏极连接,所述第二PMOS管的漏极产生锯齿波信号VT输出到所述第三比较器的反向输入端,同时产生电流对电容CAP充放电,所述逻辑控制电路输出的控制信号DRV3控制电容CAP的充放电;
所述第三比较器的正向输入端通过滤波器连接输出电压信号SW,得到输入电压信号VO,并比较电压信号VO和锯齿波信号VT,输出逻辑电平信号DCON;
所述逻辑模块的输入端连接所述振荡器的振荡频率信号OSC,并整合逻辑电平信号DCON和振荡频率信号OSC,产生高电平时钟信号FDUTY输入到所述逻辑控制电路的输入端。
另外,本发明还提供了一种DC-DC转换器的环路控制方法,包括以下步骤:
反馈网络接收系统的输出电压信号VOUT,并产生电压信号FB给误差放大器;
误差放大器接收反馈网络的电压信号FB和另一内部基准电压信号VREF,并进行比较产生输出电压信号COMP提供给PWM产生电路和振荡器控制电路;
振荡器控制电路接收误差放大器的输出电压信号COMP和另一基准电压信号VREF2,并进行比较输出PFM信号,以控制振荡器工作或者休眠,决定是否提供振荡频率信号OSC给逻辑控制电路;
PWM产生电路接收误差放大器的输出电压信号COMP,并产生PWM信号;
轻载占空比控制模块输出预设TON导通时间的高电平时钟信号FDUTY,使系统输出负载处于轻载下,第一工作周期的占空比由轻载占空比控制产生决定;
逻辑控制电路在系统输出负载处于重载下,由PWM信号和振荡频率信号OSC共同作用并通过逻辑运算产生占空比信号,并输出控制信号DRV;逻辑控制电路在系统输出负载处于轻载下,由PFM信号、振荡频率信号OSC以及高电平时钟信号FDUTY协同作用产生系统由休眠进入工作的第一个占空比信号,并输出控制信号DRV;
功率输出级的驱动电路接收控制信号DRV,并产生驱动上臂功率管和下臂功率管的驱动信号给LC网络提供所需要的能量。
附图说明
图1为现有技术的环路控制系统原理图;
图2为图1的工作时序图;
图3为本发明实施例一的环路控制系统原理图;
图4为本发明实施例一的环路控制系统的工作时序图;
图5为本发明实施例一的环路控制系统PFM轻载模式下占空比的控制时序图;
图6为本发明实施例一的环路控制系统PWM重载模式下占空比的控制时序图;
图7为本发明实施例一的环路控制系统的轻载占空比控制模块原理图;
图8为图7的轻载占空比控制模块的工作时序图;
图9为本发明实施例一的逻辑控制电路结构图;
图10为本发明实施例一的逻辑控制电路时序图;
图11为本发明实施例二的环路控制系统原理图;
图12为本发明实施例二的一轻载占空比控制模块原理图;
图13为图12的轻载占空比控制模块的工作时序图;
图14为本发明实施例二的另一轻载占空比控制模块原理图;
图15为图14的轻载占空比控制模块的工作时序图;
图16为本发明实施例三的环路控制系统原理图;
图17为本发明实施例三的轻载占空比控制模块原理图;
图18为图17的轻载占空比控制模块的工作时序图。
具体实施方式
以下结合附图对本发明的原理和特征进行描述,所举实例只用于解释本发明,并非用于限定本发明的范围。
实施例一
本发明为了解决传统的PFM模式存在的以下几个显著的问题:输入电压至输出电压不同转换比例时,系统由CCM(连续导通模式)进入到DCM(非连续导通模式)的负载电流点不一致,并导致在某些过渡区间的效率未达到最佳;CCM进入DCM的过程并不能较为平滑的过渡,进入DCM后,系统的稳定性不好,容易出现双pulse或者多pulse,导致轻载下VOUT(输出电压)在DCM工作下的纹波过大。
本发明提供了一种DC-DC转换器的环路控制系统,包括:反馈网络,接收系统的输出电压信号VOUT,并产生电压信号FB给误差放大器;
误差放大器,接收反馈网络的电压信号FB和另一内部基准电压信号VREF,并进行比较产生输出电压信号COMP提供给PWM产生电路和振荡器控制电路;
振荡器控制电路,包括电压比较器和振荡器,接收误差放大器的输出电压信号COMP和另一基准电压信号VREF2,并进行比较输出PFM信号,以控制振荡器工作或者休眠,决定是否提供振荡频率信号OSC给逻辑控制电路;
PWM产生电路,接收误差放大器的输出电压信号COMP,并产生PWM信号;
轻载占空比控制模块,输出预设TON导通时间的高电平时钟信号FDUTY,使系统在轻载下,第一工作周期的占空比由轻载占空比控制产生决定;
逻辑控制电路,在重载下,由PWM信号和振荡频率信号OSC共同作用并通过逻辑运算产生占空比信号,并输出控制信号DRV和DRV3;在轻载下,由PFM信号、振荡频率信号OSC以及高电平时钟信号FDUTY协同作用产生系统由休眠进入工作的第一个占空比信号,并输出控制信号DRV和DRV3;
功率输出级,所述功率输出级包括驱动电路、上臂功率管、下臂功率管,以及由电感和电容组成的LC网络,所述驱动电路接收控制信号DRV,并产生驱动上臂功率管的第一驱动信号和驱动下臂功率管和第二驱动信号;同时分别提供输出电压信号VOUT和输出电压信号SW。
所述反馈网络为串联的电阻R1和R2,所述R2一端接地,另一端接所述误差放大器的反向输入端;所述R1的一端接R2,另一端接所述功率输出级的输出电压信号VOUT。
所述上臂功率管和下臂功率管分别为通过漏极连接的PMOS管和NMOS管,所述PMOS管和NMOS管的栅极分别连接所述驱动电路的输出端,所述PMOS管的源极连接电压VIN,所述NMOS管的源极接地,所述PMOS管和NMOS管的漏极输出电压信号SW,且通过电感L输出电压信号VOUT,在输出电压信号VOUT和地之间连接有并联连接的电阻RL和电容C0。
如图3至图6所示,系统为BUCK拓扑结构的DC-DC转换系统。系统输出负载处于重载下,系统占空比信号由误差放大器和振荡器共同工作并通过逻辑运算产生,并提供给驱动电路,产生上下臂功率管的驱动信号给LC网络提供能量实现所需要的能量。
整个工作信号流为:VOUT高于系统所需要电压时,FB信号高于VREF基准电压信号,误差放大器的输出信号COMP下降,COMP下降则使PWM产生电路模块产生的方波信号的占空比下降,经过逻辑运算和驱动电路提供给功率管,降低能量输出,VOUT下降;当VOUT低于系统所需要电压时则是相反的控制过程。
系统输出负载进入轻载下,系统负载电流变轻后,由于系统并不需要很多能量,系统的只需要很小duty即能满足负载的需要。系统若以原来的PWM模式下的固定频率进行工作的,VOUT就会上升,超过VREF后,EA的输出COMP则会下降。当COMP电压低于VREF2后,PFM信号跳为高电位,此PFM信号将振荡器关掉,系统将停止输出DRV信号;随着VOUT的能量消耗,FB又低于VREF电压,COMP电压将会上升,当PFM跳为低电平后,OSC将重新开始工作,并且第一个Clock的duty由轻载占空比控制模块提供并控制,由于轻载占空比控制的duty经过特别设计,故此TON时间会比较接近于系统PWM模式下自身所需要的TON时间长度,故在轻载下往往会超出系统所需要能量。因此,系统只需打一个pulse后,COMP就会上升至VREF以上。而一旦系统脱离了轻载模式,PFM信号长期为低电平,则除了跳出休眠模式时的第一个CLOCK会由轻载占空比控制模块控制外,后的duty产生又交由主环路控制产生;
如图7所示,为轻载占空比控制模块的实施例电路,所述轻载占空比控制模块包括依次连接的电流源模块、第三比较器和逻辑模块,所述电流源模块连接电压VIN,产生和VIN成线性关系的电流对电容CAP充放电,同时产生锯齿波信号VT输出到所述第三比较器的反向输入端,所述第三比较器的正向输入端连接输出电压信号VOUT,所述第三比较器输出逻辑电平信号DCON,所述逻辑控制电路输出的控制信号DRV3控制电容CAP的充放电,所述振荡器的振荡频率信号OSC连接所述逻辑模块的输入端,所述逻辑模块整合信号DCON和OSC并产生信号FDUTY输入到所述逻辑控制电路的输入端。
如图8所示,为轻载占空比控制实施例一的工作时序图,当OSC信号为高电平时,将FDUTY信号置位为代表上臂MOS开启的高电位,此时DRV3跳为由高电平跳为低电平,ITON电流给VT节点开始充电,VT电压信号也随着上升。当VT超过VOUT时,第三比较器输出一个低电平信号,将FDUTY信号设置为代表上臂MOS关闭的低电平。
FDUTY的时间长度:TON_P=VOUT*CAP/(k*VIN)
如图9、图10所示,所述逻辑控制电路包括二选一电路、缓冲器和触发器DFF,所述触发器DFF的RESET端连接PFM信号,当PFM信号为高电平时,RESET电平为触发器DFF的清零电位,二选一电路选通信号FDUTY至缓冲器,输出驱动信号DRV;当PFM为低电平时,RESET电平为触发器DFF的非清零电位,二选一电路选通PWM信号至缓冲器,输出驱动信号至DRV,DRV2为逻辑DRV的相位相反的信号。
在本发明中,还提供了一种DC-DC转换器的环路控制方法,包括以下步骤:
反馈网络接收系统的输出电压信号VOUT,并产生电压信号FB给误差放大器;
误差放大器接收反馈网络的电压信号FB和另一内部基准电压信号VREF,并进行比较产生输出电压信号COMP提供给PWM产生电路和振荡器控制电路;
振荡器控制电路接收误差放大器的输出电压信号COMP和另一基准电压信号VREF2,并进行比较输出PFM信号,以控制振荡器工作或者休眠,决定是否提供振荡频率信号OSC给逻辑控制电路;
PWM产生电路接收误差放大器的输出电压信号COMP,并产生PWM信号;
轻载占空比控制模块输出预设TON导通时间的高电平时钟信号FDUTY,使系统输出负载处于轻载下,第一工作周期的占空比由轻载占空比控制产生决定;
逻辑控制电路在系统输出负载处于重载下,由PWM信号和振荡频率信号OSC共同作用并通过逻辑运算产生占空比信号,并输出控制信号DRV;逻辑控制电路在系统输出负载处于轻载下,由PFM信号、振荡频率信号OSC以及高电平时钟信号FDUTY协同作用产生系统由休眠进入工作的第一个占空比信号,并输出控制信号DRV;
功率输出级的驱动电路接收控制信号DRV,并产生驱动上臂功率管和下臂功率管的驱动信号给LC网络提供所需要的能量。
本发明的关键点在于增加了一个轻载占空比控制模块去控制OSC(振荡器)模块由休眠至开始工作的第一个pulse的duty,使其能够保证系统只打一个clock既可以满足能量需求,轻载占空比控制模块控制的第一个pulse的duty大小,既可以由预设一个电感电流来设定,亦可以是其duty和VIN与VOUT相关;轻载占空比控制模块可以在轻载和重载都输出duty,重载在duty不参与系统占空比的控制,而轻载PFM下影响第一个duty的clock;重载PWM模式下不参与duty的功能可以通过PFM信号进行逻辑组合控制;亦可以设计成轻载占空比控制在轻载有duty输出,重载PWM模式下无输出;本发明主要用于固定频率的产品,是固定频率的产品的轻载性能能够接近COT架构的DC-DC转换器,而固定频率的架构则至少包含电流模式和电压模式以及其他的固定频率控制架构;轻载占空比控制模块的设计是本发明的关键,轻载占空比控制实现在轻载下TON的设定有多种方式,下面亦提供了另两个实施例,绕过本专利的范围可能在于实际轻载占空比控制设计有部分技术修改,如既和VIN,VOUT相关,但是不是和VIN相关的电流,而是将VIN,VOUT信息注入比较器的一个输入端,本发明的实施例均采用的是DC-DC BUCK转换器,但是发明亦可以使用到定频的BOOST,BUCK-BOOST的产品。
实施例二
如图11所示,系统为BUCK拓扑结构的DC-DC转换系统,在实施例一的基础上,对轻载占空比控制模块进行了变换,系统输出负载处于重载下,系统占空比信号由误差放大器和振荡器共同工作并通过逻辑运算产生,并提供给驱动电路,产生上下臂功率管的驱动信号给LC网络提供能量实现所需要的能量。整个工作信号流为;VOUT高于系统所需要电压时,FB信号高于VREF基准电压信号,误差放大器的输出信号COMP下降,COMP下降则使PWM产生电路模块产生的方波信号的占空比下降,经过逻辑运算和驱动电路提供给功率管,降低能量输出,VOUT下降;当VOUT低于系统所需要电压时则是相反的控制过程。
系统输出负载进入轻载下,系统负载电流变轻后,由于系统并不需要很多能量,系统的只需要很小duty即能满足负载的需要。系统若以原来的PWM模式下的固定频率进行工作的,VOUT就会上升,超过VREF后,EA的输出COMP则会下降。当COMP电压低于VREF2后,PFM信号跳为高电位,此PFM信号将振荡器关掉,系统将停止输出DRV信号;随着VOUT的能量消耗,FB又低于VREF电压,COMP电压将会上升,当PFM跳为低电平后,OSC将重新开始工作,并且第一个CLOCK的duty由轻载占空比控制模块提供并控制,由于轻载占空比控制的duty经过特别设计,故此预设TON导通时间会比较接近于系统PWM模式下自身所需要的TON时间长度,故在轻载下往往会超出系统所需要能量。因此,系统只需打一个pulse后,COMP就会上升至VREF以上。而一旦系统脱离了轻载模式,PFM信号长期为低电平,则除了跳出休眠模式时的第一个CLOCK会由轻载占空比控制模块控制外,后的duty产生又交由主环路控制产生;
如图12所示,轻载占空比控制模块包括依次连接的电流采样模块、第三比较器和逻辑模块,所述电流采样模块连接输出电压信号SW,并产生三角波信号VS2输出到所述第三比较器的反向输入端,所述第三比较器的正向输入端连接基准电压信号VR3,所述第三比较器输出逻辑电平信号DCON,所述振荡器的振荡频率信号OSC连接所述逻辑模块的输入端,所述逻辑模块整合信号DCON和OSC并产生高电平时钟信号FDUTY输入到所述逻辑控制电路的输入端。
如图13所示,为轻载占空比控制实施例二的工作时序图,当OSC信号为高电平时,将FDUTY信号置位为代表上臂MOS开启的高电位。而当上臂MOS打开,电感电流上升,VS2电流采样电压信号也随着上升。当VS2超过VR时,第三比较器输出一个低电平信号,将FDUTY信号设置为代表上臂MOS关闭的低电平。由此产生了PFM模式TON时间的长度;
如图14所示,为轻载占空比控制模块的另一变形电路。所述轻载占空比控制模块包括依次连接的采样保持模块、放大器、NMOS管、电流镜、第三比较器和逻辑模块,输出电压信号SW通过所述采样保持模块后输出电压信号VA至放大器的正向输入端,所述放大器的反向输入端输入NMOS管的源极,所述NMOS管的源极通过电阻R3接地,所述放大器的输出端连接NMOS管的栅极,所述电流镜包括两个镜像对称连接的第一PMOS管和第二PMOS管,所述NMOS管和第一PMOS管通过漏极连接,所述第二PMOS管的漏极产生电流对电容CAP充放电,同时产生锯齿波信号VT输出到所述第三比较器的反向输入端,输出电压信号SW通过滤波器后得到输出电压信号VO输出到所述第三比较器的正向输入端,所述第三比较器输出逻辑电平信号DCON,所述逻辑控制电路输出的控制信号DRV3控制电容CAP的充放电,所述振荡器的振荡频率信号OSC连接所述逻辑模块的输入端,所述逻辑模块整合信号DCON和OSC并产生高电平时钟信号FDUTY输入到所述逻辑控制电路的输入端。其中,滤波器将系统输出电压信号SW滤波产生一个和输出电压信号VOUT电压接近的电压信号VO。输出电压信号VA为输出电压信号SW采样保持的高电位电平,而输出电压信号SW高电位电平为上臂MOS打开时候的电压,即为VIN相关电压。故ITON电流为和VIN相关的一个电流。
如图15所示,为轻载占空比控制模块的另一变形电路的工作时序图,采样保持模块将SW采样得到VA电平,通过放大器钳位在电阻R3上产生一个电流,而电流经过电流镜后,通过逻辑电压的控制给电容CAP进行充放电。当OSC信号为高电平时,将FDUTY信号置位为代表上臂PMOS管开启的高电位,此时DRV3跳为由高电平跳为低电平,ITON电流给VT节点开始充电,VT电压信号也随着上升。当VT超过VO时,逻辑模块输出一个低电平信号,将FDUTY信号设置为代表上臂MOS关闭的低电平。
FDUTY的时间长度:
ITON=k*VIN/R1;
TON_P=VO*CAP/ITON。
实施例三
如图16所示,系统为BUCK拓扑结构的DC-DC转换系统,在实施例一的基础上,对轻载占空比控制模块进行了变换,系统输出负载处于重载下,系统占空比信号由误差放大器和振荡器共同工作并通过逻辑运算产生,并提供给驱动电路,产生上下臂功率管的驱动信号给LC网络提供能量实现所需要的能量。
整个工作信号流为;VOUT高于系统所需要电压时,FB信号高于VREF基准电压信号,误差放大器的输出信号COMP下降,COMP下降则使PWM产生电路模块产生的方波信号的占空比下降,经过逻辑运算和驱动电路提供给功率管,降低能量输出,VOUT下降;当VOUT低于系统所需要电压时则是相反的控制过程。
系统输出负载进入轻载下,系统负载电流变轻后,由于系统并不需要很多能量,系统的只需要很小duty即能满足负载的需要。系统若以原来的PWM模式下的固定频率进行工作的,VOUT就会上升,超过VREF后,EA的输出COMP则会下降。当COMP电压低于VREF2后,PFM信号跳为高电位,此PFM信号将振荡器关掉,系统将停止输出DRV信号;随着VOUT的能量消耗,FB又低于VREF电压,COMP电压将会上升,当PFM跳为低电平后,OSC将重新开始工作,并且第一个Clock的duty由轻载占空比控制模块提供并控制,由于轻载占空比控制的duty经过特别设计,故此TON时间会比较接近于系统PWM模式下自身所需要的TON时间长度,故在轻载下往往会超出系统所需要能量。因此,系统只需打一个pulse后,COMP就会上升至VREF以上。而一旦系统脱离了轻载模式,PFM信号长期为低电平,则除了跳出休眠模式时的第一个CLOCK会由轻载占空比控制模块控制外,后的duty产生又交由主环路控制产生。
如图17所示,所述轻载占空比控制模块包括依次连接的电流源模块、第三比较器和逻辑模块,所述电流源模块连接电压VIN,产生和VIN成线性关系的电流对电容CAP充放电,同时产生锯齿波信号VT输出到所述第三比较器的反向输入端,输出电压信号SW通过滤波器后得到输出电压信号VO输出到所述第三比较器的正向输入端,所述第三比较器输出逻辑电平信号DCON,所述逻辑控制电路输出的控制信号DRV3控制电容CAP的充放电,所述振荡器的振荡频率信号OSC连接所述逻辑模块的输入端,所述逻辑模块整合信号DCON和OSC并产生高电平时钟信号FDUTY输入到所述逻辑控制电路的输入端。
如图18所示,为轻载占空比控制实施例的工作时序图,当OSC信号为高电平时,将高电平时钟信号FDUTY置位为代表上臂PMOS管开启的高电位,此时DRV3跳为由高电平跳为低电平,ITON电流给VT节点开始充电,VT电压信号也随着上升。当VT超过VO时,第三比较器输出一个低电平信号,将高电平时钟信号FDUTY设置为代表上臂MOS关闭的低电平。
FDUTY的时间长度:TON_P=VO*CAP/(k*VIN)。
以上所述仅为本发明的较佳实施例,并不用以限制本发明,凡在本发明的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本发明的保护范围之内。