CN107546275B - 直接带隙Ge沟道NMOS器件及其制备方法 - Google Patents

Abstract

本发明涉及一种直接带隙Ge沟道NMOS器件及其制备方法。该制备方法包括：选取单晶Si衬底；以第一温度生长第一Ge层；以第二温度生长第二Ge层；连续生长栅介质层和栅极层，选择性刻蚀工艺刻蚀形成栅极；在栅极表面形成栅极保护层；对第二Ge层进行刻蚀形成Ge台阶；在第二Ge层表面生长Si_0.5Ge_0.5层；注入N型杂质，形成源漏区；去除栅极保护层，形成NMOS器件。本发明实现的Ge改性方式即直接带隙Ge作为沟道的NMOS器件制备，增加了NMOS器件的驱动能力，成为提高NMOS器件速度的有效措施之一，此外，本发明所提出的直接带隙Ge NMOS在单片光电集成方面有着良好的应用前景。

Description

直接带隙Ge沟道NMOS器件及其制备方法

技术领域

本发明涉及集成电路技术领域，特别涉及一种直接带隙Ge沟道NMOS器件及其制备方法。

背景技术

在过去的半个世纪中，微电子技术以其惊人的发展速度迅速改变着人们的生活方式，不管在个人电脑、消费电子等日常生活方面，还是自动控制，航空航天等高科技领域，微电子技术都有着不可替代的作用。微电子技术之所以能保持高速发展，主要应归功于其不断缩小的器件尺寸，金属-氧化物-半导体场效应晶体管(Metal-Oxide-SemiconductorField Effect Transistor,简称MOSFET)作为集成电路最基本的组成单元，在过去几十年中一直严格按照摩尔定律(Moore’s Law)缩小着。然而，随着集成电路集成度的不断提高，特征尺寸不断缩小，出现了一系列材料、器件物理、器件结构和工艺技术等方面的问题，尤其是迁移率退化问题限制了器件性能的进一步提升。

为了解决散热问题严重、电互连功耗大，寄生RC导致传输速度下降等问题，一个新的发展趋势就是将现有成熟的微电子和光电子技术结合，充分发挥硅基微电子先进成熟的工艺技术、高密度集成、价格低廉以及光子极高的传输速率、高抗干扰性和低功耗的优势，实现硅基光电集成。同时，为了进一步提高NMOS器件的电子迁移率进而提高器件的驱动电流，研究新的器件结构与材料成为继续提高MOSFET性能的新途径。其中一个重要的方面就是采取措施提高沟道内载流子迁移率，以弥补沟道高掺杂所引起的库伦散射作用以及栅介质变薄引起有效电场强度提高和界面散射增强等因素带来的迁移率退化等问题。

Ge材料的电子迁移率为3900cm²/V·s约为Si材料的3倍，因此将Ge作为沟道是提高NMOS性能的重要方法。研究发现，通过对Ge材料施加一定的作用，可将其从间接带隙半导体转变为直接带隙半导体，直接带隙Ge导带底能谷为Γ能谷，其电子有效质量小于间隙带隙Ge(包括低强度应变Ge)电子有效质量，因而可显著提升Ge材料的电子迁移率可进一步提高Ge材料的电子迁移率。以直接带隙Ge为沟道的NMOS器件，不仅能提高其电子载流子迁移率和NMOS器件驱动电流，而且与当前微电子主流工艺完全兼容，为高速器件与电路提供了又一新的技术发展途径。

依据文献，在大应力强度条件下，Ge可由间接带隙半导体转变为直接带隙半导体。因此，采用直接带隙Ge作为NMOS器件的沟道材料，面临的关键问题是，如何设计与制备直接带隙Ge半导体，并在此基础上进一步设计与实现直接带隙Ge NMOS器件。

发明内容

因此，为解决现有技术存在的技术缺陷和不足，本发明提出一种直接带隙Ge沟道NMOS器件及其制备方法。

具体地，本发明一个实施例提出的一种直接带隙Ge沟道NMOS器件的制备方法，包括：

S101、选取掺杂浓度为5×10¹⁵～7×10¹⁵cm^-3的单晶Si衬底；

S102、在275℃～325℃下在所述单晶Si衬底上外延生长厚度为27～50nm第一Ge层，以避免晶体质量损失；

S103、在500℃～600℃下，在所述第一Ge层上生长厚度为900～950nm的第二Ge层，所述第二Ge层采用BF₂ ⁺作为P型杂质以形成P型沟道层；

S104、在750℃～850℃下，在H₂气氛中退火10～15分钟以提高晶格质量；

S105、在100℃的H₂O₂溶液中，浸入时间为10分钟，在所述第二Ge层表面形成GeO₂钝化层；

S106、在250℃～300℃下，采用原子层淀积工艺淀积厚度为3nm的HfO₂材料作为栅介质层；其中，反应气体为[(CH3)(C2H5)N]₄Hf，氧化剂为H₂O；

S107、采用反应溅射工艺生长厚度为90～100nm TaN材料作为栅极层；

S108、利用选择性刻蚀工艺刻蚀指定区域的所述TaN材料、所述HfO₂材料及所述GeO₂钝化层形成栅极；

S109、在所述第二Ge层和所述栅极表面淀积厚度为10～20nm的SiO₂材料；

S110、利用CVD工艺在所述SiO₂材料表面淀积厚度为20～30nm的Si₃N₄材料；

S111、采用选择性刻蚀工艺刻蚀除所述栅极顶部及侧墙处所以外的所述SiO₂材料和所述Si₃N₄材料，在所述栅极表面形成栅极保护层；

S112、在整个衬底表面涂抹光刻胶，利用光刻工艺曝光光刻胶，保留所述栅极表面的光刻胶；

S113、利用感应耦合等离子体刻蚀工艺刻蚀所述整个衬底表面的所述第二Ge层，形成Ge台阶；

S114、去除表面光刻胶；

S115、在500℃～600℃下，以硅烷、锗烷为气源，采用化学气相淀积工艺在所述Ge台阶周围生长厚度为20nm的Si_0.5Ge_0.5材料；

S116、在所述Si_0.5Ge_0.5材料内利用离子注入工艺注入AsH₃形成源漏区；

S117、利用湿法刻蚀工艺去除所述SiO₂材料和所述Si₃N₄材料形成的所述栅极保护层；

S118、利用CVD工艺淀积厚度为20～30nm的BPSG以形成介质层；

S119、采用硝酸和氢氟酸刻蚀所述介质层形成源漏接触孔；

S120、利用电子束蒸发工艺淀积厚度为10～20nm金属W，形成源漏接触；

S121、利用选择性刻蚀工艺刻蚀掉指定区域的金属W，形成源漏区电极，最终形成所述直接带隙Ge沟道NMOS器件。

本发明另一个实施例提出的一种直接带隙Ge沟道NMOS器件，包括：单晶Si衬底层、第一Ge层、第二Ge层及Si_0.5Ge_0.5层、GeO₂钝化层、HfO₂栅介质层、TaN栅极层；其中，所述直接带隙Ge沟道NMOS器件由上述实施例所述的方法制备形成。

本发明另一个实施例提出的一种直接带隙Ge沟道NMOS器件的制备方法，包括：

选取单晶Si衬底；

在所述单晶Si衬底表面以第一温度生长第一Ge层；

在所述第一Ge层表面以第二温度生长第二Ge层；

在所述第二Ge层表面连续生长栅介质层和栅极层，选择性刻蚀工艺刻蚀所述栅介质层和所述栅极层形成栅极；

在所述栅极表面形成栅极保护层；

对所述第二Ge层进行刻蚀在所述栅极位置处形成Ge台阶；

采用外延工艺在所述第二Ge层表面生长Si_0.5Ge_0.5层；

采用离子注入工艺在所述Si_0.5Ge_0.5层中注入N型杂质，形成源漏去；

去除所述栅极保护层，以最终形成所述直接带隙Ge沟道NMOS器件。

在发明的一个实施例中，所述第一温度的范围为275℃～325℃；所述第二温度的范围为500℃～600℃。

在本发明的一个实施例中，在所述第一Ge层表面以第二温度生长第二Ge层之后，还包括：

将所述第二Ge层浸入H₂O₂溶液中，以在所述第二Ge层表面形成GeO₂钝化层；

相应地，在所述第二Ge层表面连续生长栅介质层和栅极层，选择性刻蚀工艺刻蚀所述栅介质层和所述栅极层形成栅极，包括：

在所述GeO₂钝化层表面连续生长栅介质层和栅极层，选择性刻蚀工艺刻蚀所述栅介质层、所述栅极层及所述GeO₂钝化层形成所述栅极。

在本发明的一个实施例中，在所述栅极表面形成栅极保护层，包括：

在所述第二Ge层和所述栅极表面淀积SiO₂材料；

利用CVD工艺在所述SiO₂材料表面淀积Si₃N₄材料；

采用选择性刻蚀工艺刻蚀除所述栅极顶部及侧墙处所以外的所述SiO₂材料和所述Si₃N₄材料，在所述栅极表面形成栅极保护层。

在本发明的一个实施例中，利用刻蚀工艺对所述第二Ge层进行刻蚀在所述栅极位置处形成Ge台阶，包括：

在整个衬底表面涂抹光刻胶，利用光刻工艺曝光光刻胶，保留所述栅极表面的光刻胶；

利用感应耦合等离子体刻蚀工艺刻蚀所述整个衬底表面的所述第二Ge层，形成所述Ge台阶；

去除表面光刻胶。

在本发明的一个实施例中，在所述第二Ge层表面生长Si_0.5Ge_0.5层，包括：

在500℃～600℃下，以硅烷、锗烷为气源，采用化学气相淀积工艺在所述Ge台阶周围生长厚度为20nm的Si_0.5Ge_0.5材料；其中，SiH₄体积流量为5mL/min,GeH₄体积流量为2mL/min，生长时间为1h。

在本发明的一个实施例中，去除所述栅极保护层之后，还包括：

利用CVD工艺淀积BPSG以形成介质层；

采用硝酸和氢氟酸刻蚀所述介质层形成源漏接触孔；

利用电子束蒸发工艺淀积金属W，形成源漏接触；

利用选择性刻蚀工艺刻蚀掉指定区域的金属W，形成源漏区电极。

本发明另一个实施例提出的一种直接带隙Ge沟道NMOS器件，包括：包括：Si衬底层、第一Ge层、第二Ge层及Si_0.5Ge_0.5层、栅介质层及栅极层；其中，所述直接带隙Ge沟道NMOS器件由上述实施例所述的方法制备形成。

上述实施例，使用低温-高温两步生长法来制备Ge外延层。直接使用Ge材料作为衬底价格昂贵，不利于大规模应用。而低温-高温两步生长法以Si材料为衬底，大大节省了成本。该方法先低温外延一薄层Ge，抑制由于大的晶格失配引起的岛状生长。再高温生长主体Ge外延层。与传统渐变缓冲层生长方法相比，该方法减小了渐变层厚度，并且使得Ge外延层表面粗糙度显著降低。

另外，本发明实现的Ge改性方式及直接带隙Ge作为沟道的NMOS器件制备，很大程度上增加了NMOS器件的驱动能力，因而成为提高NMOS器件速度的有效措施之一。此外，直接带隙Ge材料由于其载流子复合效率大幅提高，还可应用于光子器件有源层。因此，本发明所提出的直接带隙Ge NMOS在单片光电集成方面有着良好的应用前景。具体优点如下：

1、本发明的NMOS器件的工艺方法与现有Si集成电路工艺兼容，在工艺制造、降低成本方面具有十分明显的优势；；

2、本发明利用Ge四周选择性外延SiGe引入张应力，直接带隙Ge材料晶体质量高；

3、本发明NMOS的沟道材料为直接带隙Ge材料，相对于传统Ge材料载流子迁移率有了很大提升，从而提高了NMOS器件的电流驱动与频率特性；

4、本发明实现的直接带隙Ge材料，其载流子迁移率高，可应用于单片光电集成，可增强电路功能、速度等关键性能。

通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。

附图说明

下面将结合附图，对本发明的具体实施方式进行详细的说明。

图1为本发明实施例提供的一种直接带隙Ge沟道NMOS器件的工艺流程图；

图2为本发明实施例提供的一种直接带隙Ge结构的俯视示意图；

图3a-图3r为本发明实施例提供的一种直接带隙Ge沟道NMOS器件的工艺示意图。

具体实施方式

为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。

实施例一

请参见图1，图1为本发明实施例提供的一种直接带隙Ge沟道NMOS器件的工艺流程图。该方法包括如下步骤：

步骤a、选取单晶Si衬底；

步骤b、在所述单晶Si衬底表面以第一温度生长第一Ge层；

步骤c、在所述第一Ge层表面以第二温度生长第二Ge层；

步骤d、在所述第二Ge层表面连续生长栅介质层和栅极层，选择性刻蚀工艺刻蚀所述栅介质层和所述栅极层形成栅极；

步骤e、在所述栅极表面形成栅极保护层；

步骤f、对所述第二Ge层进行刻蚀在所述栅极位置处形成Ge台阶；

步骤g、采用外延工艺在所述第二Ge层表面生长Si_0.5Ge_0.5层；

步骤h、采用离子注入工艺在所述Si_0.5Ge_0.5层中注入N型杂质，形成源漏区；

步骤i、去除所述栅极保护层，以最终形成所述直接带隙Ge沟道NMOS器件。

其中，步骤b和步骤c中，所述第一温度的范围为275℃～325℃；所述第二温度的范围为500℃～600℃。

可选地，在步骤c之后，还包括：

步骤x、将所述第二Ge层浸入H₂O₂溶液中，以在所述第二Ge层表面形成GeO₂钝化层；

相应地，步骤d包括：

在所述GeO₂钝化层表面连续生长栅介质层和栅极层，选择性刻蚀工艺刻蚀所述栅介质层、所述栅极层及所述GeO₂钝化层形成所述栅极。

可选地，步骤e具体包括：

步骤e1、在所述第二Ge层和所述栅极表面淀积SiO₂材料；

步骤e2、利用CVD工艺在所述SiO₂材料表面淀积Si₃N₄材料；

步骤e3、采用选择性刻蚀工艺刻蚀除所述栅极顶部及侧墙处所以外的所述SiO₂材料和所述Si₃N₄材料，在所述栅极表面形成栅极保护层。

可选地，步骤f，包括：

步骤f1、在整个衬底表面涂抹光刻胶，利用光刻工艺曝光光刻胶，保留所述栅极表面的光刻胶；

步骤f2、利用感应耦合等离子体刻蚀工艺刻蚀所述整个衬底表面的所述第二Ge层，形成所述Ge台阶；

步骤f3、去除表面光刻胶。

其中，对于步骤g，具体工艺可以为：

在500℃～600℃下，以硅烷、锗烷为气源，采用化学气相淀积工艺在所述Ge台阶周围生长厚度为20nm的Si_0.5Ge_0.5材料；其中，SiH₄体积流量为5mL/min,GeH₄体积流量为2mL/min，生长时间为1h。

其中，在步骤i中，去除所述栅极保护层之后，还包括：

步骤y1、利用CVD工艺淀积BPSG以形成介质层；

步骤y2、采用硝酸和氢氟酸刻蚀所述介质层形成源漏接触孔；

步骤y3、利用电子束蒸发工艺淀积金属W，形成源漏接触；

步骤y4、利用选择性刻蚀工艺刻蚀掉指定区域的金属W，形成源漏区电极。

本发明的工作原理具体为：

国内外重点研究的Ge改性技术有如下几类：机械应变；工艺应变；热退火与掺杂结合引入低强度应力和GeSn合金化。理想的应力引入方式应该具有应力可调、工艺兼容、晶格无缺陷等优点，研究合适应力引入的方式是制备高性能应变Ge NMOS器件的前提。基于上述原则，本发明采用工艺应变的方式实现Ge材料的改性技术。原理如下：由于Ge的晶格常数比SiGe材料要大，在源漏区域下方的SiGe材料将被迫适应Ge材料的晶格常数，因此SiGe横向晶格将受到张应力；而在源漏区域上方的SiGe材料由于厚度较厚，已经达到弛豫状态。由于器件总长度保持不变，随着SiGe横向晶格的缩小，导致中心区域的Ge材料将受到张应力。请参见图2，图2为本发明实施例提供的一种改性Ge结构的俯视示意图，本发明通过在Ge周围选择性外延锗硅(SiGe)引入张应力，获得了较高质量的直接带隙Ge材料。

综上，本发明使用低温-高温两步生长法来制备Ge外延层。直接使用Ge材料作为衬底价格昂贵，不利于大规模应用。而低温-高温两步生长法以Si材料为衬底，大大节省了成本。该方法先低温外延一薄层Ge，抑制由于大的晶格失配引起的岛状生长。再高温生长主体Ge外延层。与传统渐变缓冲层生长方法相比，该方法减小了渐变层厚度，并且使得Ge外延层表面粗糙度显著降低。

另外，本发明实现的Ge改性方式及直接带隙Ge作为沟道的NMOS器件制备，很大程度上增加了NMOS器件的驱动能力，因而成为提高NMOS器件速度的有效措施之一。此外，改性Ge材料由间接带隙材料变为直接带隙材料，其载流子复合效率大幅提高，应用于光电子器件，其发光效率将大幅提升；同时，直接带隙情况下Ge材料载流子迁移率高，该改性材料应用于单片光电集成，可增强电路功能、速度等关键性能。也就是说，直接带隙Ge材料由于其载流子复合效率大幅提高，还可应用于光子器件有源层。因此，本发明所提出的直接带隙GeNMOS在单片光电集成方面有着良好的应用前景。

另外，本发明实施例提供的一种直接带隙Ge沟道NMOS器件，包括：Si衬底层、第一Ge层、第二Ge层及Si_0.5Ge_0.5层、栅介质层及栅极层；其中，所述NMOS器件由由上述实施例所述的方法制备形成。

实施例二

请参见图3a-图3r，图3a-图3r为本发明实施例提供的一种直接带隙Ge沟道NMOS器件的工艺示意图，在上述实施例的基础上，本实施例将较为详细地对本发明的工艺流程进行介绍。该方法包括：

S101、衬底选取。如图3a所示，选取单晶硅(001)为衬底001，初始掺杂类型为n型，浓度为10¹⁵cm^-3。

S102、两步法生长锗外延层：

S1021、利用化学气相淀积(CVD)的方法，在衬底上，以低、高温两部法生长n型Ge(001)薄膜，掺杂浓度为1～5×10¹⁶cm^-3；

S1022、如图3b所示,在275℃～325℃下生长一层50nm厚的“低温”Ge((LT-Ge)薄膜002。大部分弹性应力的弛豫发生在小于10纳米的低温Ge层，但为避免晶体质量损失需要厚度较大(大于27纳米)的低温Ge层。因此本发明将LT-Ge层设定为50nm。低的生长温度同时抑制了三维Ge岛的形成和位错形成的弛豫应力；

S1023、如图3c所示，在500～600℃的生长温度下，并对外延层以BF₂ ⁺作为P型杂质进行，淀积900-950nm的Ge层003；

S1024、为提高晶格质量，在H₂气氛中750℃～850℃退火(在一个固定的温度或循环)不超过10–15分钟。

S1025、为了在Ge沟道与MOS氧化层界面处获得良好的电学特性和稳定性，需要在Ge表面形成一层GeO₂钝化层。方法是将衬底放在75℃的H₂O₂溶液中，浸入时间为10分钟，在Ge表面将形成一层很薄的GeO₂钝化层004，如图3d所示。

S103、制作栅极。

S1031、如图3e所示，在250℃～300℃条件下，利用原子层淀积法淀积3nm厚的氧化铪(HfO₂)005，反应前体为[(CH3)(C2H5)N]₄Hf，氧化剂为H₂O；

S1032、如图3f所示，采用反应溅射系统淀积110nm厚的氮化钽(TaN)006；

S1033、如图3g所示，利用刻蚀工艺刻选择性蚀掉指定区域的TaN-HfO₂形成NMOS的栅极区。

S104、保护栅极。栅极在进行源漏刻蚀以及选择性锗硅外延生长的过程中必须得到保护。

S1041、如图3h所示，在栅极表面淀积一层薄的SiO₂层007，厚度约为10nm；

S1042、如图3i所示，用化学气相沉积法淀积厚度为20～30nm的Si₃N₄层008作为栅极保护层，其作用是在源漏区域刻蚀和选择性锗硅外延生长过程中保护栅极不受损害，另外不影响源漏离子注入的自对准工艺；

S1043、如图3j所示，刻蚀除栅极之外的SiO₂和SiN层。

S105、选择性外延SiGe材料。

S1051、光刻，涂胶并选择区域曝光。如图3k所示，在中心保留区域的光刻胶009，四周的光刻胶被刻蚀掉；

S1052、刻蚀Ge材料。如图3l所示，在CF₄和SF₆气体环境中，采用感应耦合等离子体(ICP)方法刻蚀。中心区域由于光刻胶的抗刻蚀性，中心的Ge材料得以保留；刻蚀栅极的四周区域；

S1053、如图3m所示，在500℃～600℃下，以硅烷、锗烷为气源，采用化学气相淀积(CVD)技术在暴露出的Ge衬底上生长一层20nm厚的Si_0.5Ge_0.5层010。其中，SiH₄体积流量为5mL/min,GeH₄体积流量为2mL/min，生长时间为1h；并对源漏区域以AsH₃作为N型杂质对样品进行掺杂，离子注入能量与剂量分别为35keV与1×10¹⁷cm^-2，如图3n是俯视图，掺杂区域为图中011；

S1044、如图3o所示，采用湿法刻蚀方式去除栅极覆盖的Si₃N₄和SiO₂。

S106、淀积NMOS电极：

S1061、淀积介质层。如图3p所示，采用化学气象淀积(CVD)淀积20～30nm的BPSG，形成介质层(PMD)012，掺BPSG能俘获移动离子，以防止它们扩散到栅极而损害器件性能；

S1062、刻蚀接触孔。如图3q所示，用硝酸和氢氟酸刻蚀BPSG形成源漏接触孔；

S1063、淀积金属。如图3r所示，利用电子束蒸发淀积10～20nm厚的钨(W)，形成源漏接触；利用刻蚀工艺刻选择性蚀掉指定区域的金属W，形成源漏区电极013。

综上所述，本文中应用了具体个例对本发明直接带隙Ge沟道NMOS器件及其制备方法的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。

Claims (2)

1.一种直接带隙Ge沟道NMOS器件的制备方法，其特征在于，包括：

S101、选取掺杂浓度为5×10¹⁵～7×10¹⁵cm^-3的单晶Si衬底；

S102、在275℃～325℃下在所述单晶Si衬底上外延生长厚度为27～50nm第一Ge层，以避免晶体质量损失；

S103、在500℃～600℃下，在所述第一Ge层上生长厚度为900～950nm的第二Ge层，所述第二Ge层采用BF₂ ⁺作为P型杂质以形成P型沟道层；

S104、在750℃～850℃下，在H₂气氛中退火10～15分钟以提高晶格质量；

S105、在100℃的H₂O₂溶液中，浸入时间为10分钟，在所述第二Ge层表面形成GeO₂钝化层；

S106、在250℃～300℃下，采用原子层淀积工艺淀积厚度为3nm的HfO₂材料作为栅介质层；其中，反应气体为[(CH3)(C2H5)N]₄Hf，氧化剂为H₂O；

S107、采用反应溅射工艺生长厚度为90～100nm TaN材料作为栅极层；

S108、利用选择性刻蚀工艺刻蚀指定区域的所述TaN材料、所述HfO₂材料及所述GeO₂钝化层形成栅极；

S109、在所述第二Ge层和所述栅极表面淀积厚度为10～20nm的SiO₂材料；

S110、利用CVD工艺在所述SiO₂材料表面淀积厚度为20～30nm的Si₃N₄材料；

S111、采用选择性刻蚀工艺刻蚀除所述栅极顶部及侧墙处所以外的所述SiO₂材料和所述Si₃N₄材料，在所述栅极表面形成栅极保护层；

S112、在整个衬底表面涂抹光刻胶，利用光刻工艺曝光光刻胶，保留所述栅极表面的光刻胶；

S113、利用感应耦合等离子体刻蚀工艺刻蚀所述整个衬底表面的所述第二Ge层，形成Ge台阶；

S114、去除表面光刻胶；

S115、在500℃～600℃下，以硅烷、锗烷为气源，采用化学气相淀积工艺在所述Ge台阶周围生长厚度为20nm的Si_0.5Ge_0.5材料；

S116、在所述Si_0.5Ge_0.5材料内利用离子注入工艺注入AsH₃形成源漏区；

S117、利用湿法刻蚀工艺去除所述SiO₂材料和所述Si₃N₄材料形成的所述栅极保护层；

S118、利用CVD工艺淀积厚度为20～30nm的BPSG以形成介质层；

S119、采用硝酸和氢氟酸刻蚀所述介质层形成源漏接触孔；

S120、利用电子束蒸发工艺淀积厚度为10～20nm金属W，形成源漏接触；

S121、利用选择性刻蚀工艺刻蚀掉指定区域的金属W，形成源漏区电极，最终形成所述直接带隙Ge沟道NMOS器件。

2.一种基于直接带隙Ge沟道NMOS器件，其特征在于，包括：单晶Si衬底层、第一Ge层、第二Ge层及Si_0.5Ge_0.5层、GeO₂钝化层、HfO₂栅介质层、TaN栅极层；其中，所述直接带隙Ge沟道NMOS器件由权利要求1所述的方法制备形成。