CN107528310B

CN107528310B - 具有负载突降保护的电子装置

Info

Publication number: CN107528310B
Application number: CN201610450825.2A
Authority: CN
Inventors: 曹斯钧
Original assignee: Elite Semiconductor Memory Technology Inc
Current assignee: Elite Semiconductor Memory Technology Inc
Priority date: 2016-06-20
Filing date: 2016-06-20
Publication date: 2020-03-27
Anticipated expiration: 2036-06-20
Also published as: CN107528310A

Abstract

一种具有负载突降保护的电子装置，包含一第一半桥式输出级，一第二半桥式输出级，一第一电压比较器，一第二电压比较器，一第一箝位电路以及一第二箝位电路。该第一电压比较器用以比较一电源电压和一第一设定电压，藉以在该电源电压大于该第一设定电压时产生一第一比较信号。该第二电压比较器用以比较该电源电压和一第二设定电压，藉以在该电源电压大于该第二设定电压时产生一第二比较信号。该第一箝位电路用以对该电源电压进行分压动作以对该第一半桥式输出级提供一第一分压电压。该第二箝位电路用以对该电源电压进行分压动作以对该第二半桥式输出级一第二分压电压。

Description

具有负载突降保护的电子装置

技术领域

本发明关于一种具有负载突降保护(Load Dump Protection)的电子装置。

背景技术

车用电子系统在遇到异常状况(例如负载突降、突波(surge)或切换状态的暂态电压)时，供电端电压有时候在短时间内会有不正常的陡升或陡降状况。举例而言，当负载突降发生时，高达100V的电压会施加至车用电子系统的元件中，为了保护元件因车用电源暂态变化产生永久性的损害，有必要提供一保护电路。

发明内容

根据本发明一实施例的一种电子装置，该电子装置具有负载突降保护，且用以驱动一第一输出节点和一第二输出节点之间的一负载。该电子装置包含一第一半桥式输出级，一第二半桥式输出级，一第一电压比较器，一第二电压比较器，一第一箝位电路以及一第二箝位电路。该第一半桥式输出级具有一第一晶体管和一第二晶体管，其中该第一晶体管和该第二晶体管以串联方式连接于一电源电压和一基准电压之间，且该第一半桥式输出级具有位于该第一晶体管和该第二晶体管之间的该第一输出节点。该第二半桥式输出级具有一第三晶体管和一第四晶体管，其中该第三晶体管和该第四晶体管以串联方式连接于该电源电压和该基准电压之间，且该第二半桥式输出级具有位于该第三晶体管和该第四晶体管之间的该第二输出节点。该第一电压比较器用以比较该电源电压和一第一设定电压，藉以在该电源电压大于该第一设定电压时产生一第一比较信号。该第二电压比较器用以比较该电源电压和一第二设定电压，藉以在该电源电压大于该第二设定电压时产生一第二比较信号。该第一箝位电路用以对该电源电压进行分压动作以根据该第二比较信号在该第一输出节点产生一第一分压电压。该第二箝位电路用以对该电源电压进行分压动作以根据该第二比较信号在该第二输出节点产生一第二分压电压。该第二设定电压大于该第一设定电压。该第一晶体管、该第二晶体管、该第三晶体管和该第四晶体管根据该第一比较信号而不导通。

附图说明

图1显示结合本发明一实施例的一电子装置的方块示意图。

图2显示结合本发明一实施例的该箝位电路的电路图。

图3显示结合本发明另一实施例的该箝位电路的电路图。

图4显示结合本发明另一实施例的一电子装置的方块示意图。

具体实施方式

在说明书当中使用了某些词汇来指称特定的元件。所属领域中具有通常知识者应可理解，制造商可能会用不同的名词来称呼同样的元件。本说明书并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书当中所提及的「包含」或「包括」为一开放式的用语，故应解释成「包含但不限定于」。另外，「耦接」一词在此包含任何直接及间接的电气连接手段。因此，若文中描述一第一装置耦接于一第二装置，则代表该第一装置可直接电气连接于该第二装置，或通过其他装置或连接手段间接地电气连接至该第二装置。

图1显示结合本发明一实施例的一电子装置100的方块示意图。参照图1，该电子装置100包含一D类放大器以驱动一负载12。D类放大器在消费性产品、车用和手持性应用中常作为喇叭驱动器。图1中的D类放大器具有一H型桥式(H-bridge)输出级。该H型桥式输出级由两个半桥式(half bridge)输出级14和15所组成。该半桥式输出级14具有一上桥晶体管M1和一下桥晶体管M2，其中该上桥晶体管M1和该下桥晶体管M2以串联方式连接于一电源电压VDD和一基准电压GND之间。该半桥式输出级15具有一上桥晶体管M3和一下桥晶体管M4，其中该上桥晶体管M3和该下桥晶体管M4以串联方式连接于该电源电压VDD和该基准电压GND之间。该半桥式输出级14具有一非反相输出端OUTP，而该半桥式输出级15具有一反相输出端OUTN。

该电子装置100还包含两箝位电路16和18，其中该两箝位电路16和18以串联方式连接于该电源电压VDD和该基准电压GND之间。该箝位电路16用以对该电源电压VDD进行分压动作以在该半桥式输出级14的该非反相输出端OUTP产生一分压电压。该箝位电路18用以对该电源电压VDD进行分压动作以在该半桥式输出级15的该反相输出端OUTN产生一分压电压。

该电子装置100更包含两电压比较器20和22。该电压比较器20用以比较该电源电压VDD和一设定电压VC1以产生一比较信号CP1。该电压比较器22用以比较该电源电压VDD和一设定电压VC2以产生一比较信号CP2。该比较信号CP1决定该H型桥式输出级中的晶体管M1、M2、M3和M4是否进入截止状态，而该比较信号CP2决定该两箝位电路16和18是否致能。

在正常操作时，亦即，该电源电压VDD低于一第一预设固定电压(例如，22V)时，该半桥式输出级14中的晶体管M1和该半桥式输出级15的晶体管M4开启而该半桥式输出级14的晶体管M2和该半桥式输出级15的晶体管M3关闭，此时负载电流由负载左侧流到负载右侧；而当该半桥式输出级14的晶体管M2和该半桥式输出级15的晶体管M3开启而该半桥式输出级14的晶体管M1和该半桥式输出级15的晶体管M4关闭，此时负载电流由负载右侧流到负载左侧。

当负载突降发生时，该电源电压VDD首先在一短时间内会陡升而高于该第一预设固定电压。当该电源电压VDD高于该第一预设固定电压时，该电压比较器20产生该比较信号CP1。该比较信号CP1接着传送至一驱动电路11以关闭该H型桥式输出级中的晶体管M1、M2、M3和M4以保护元件。其后，如果该电源电压VDD继续上升而高于一第二预设固定电压时，例如当该电源电压VDD高于28V时，会启动一保护机制以保护在截止状态的晶体管M1、M2、M3和M4。

当该电源电压VDD高于该第二预设固定电压时，该电压比较器22产生该比较信号CP2。该比较信号CP2接着传送至该箝位电路16以限制该半桥式输出级14的该非反相输出端OUTP的电压，并传送至该箝位电路18以限制该半桥式输出级15的该反相输出端OUTN的电压。图2显示结合本发明一实施例的该箝位电路16和该箝位电路18的电路图。参考图2，该箝位电路16包含多个电阻R1和R2，其中所述电阻R1和R2以串联方式通过一晶体管M5连接至该电源电压VDD。该箝位电路18包含多个电阻R3和R4，其中所述电阻R3和R4以串联方式通过一晶体管M6连接至该电源电压VDD。

以下参考图1和图2说明该箝位电路16和该箝位电路18的一操作方式。当该电源电压VDD上升至高于该第二预设固定电压时，所述晶体管M5和M6导通。由于该晶体管M5导通时的等效电阻远小于电阻R1和电阻R2的总阻值，该箝位电路16会根据电阻R1和R2的阻值比例产生一分压电压；由于该晶体管M6导通时的等效电阻远小于电阻R3和电阻R4的总阻值，该箝位电路18会根据电阻R3和R4的阻值比例产生一分压电压。

以下参考图1和图2说明该电子装置100在负载突降发生时的两阶段保护方式。当该电源电压VDD上升至高于该第一预设固定电压(例如，22V)时，该H型桥式输出级中的晶体管M1、M2、M3和M4截止。然而，当该电源电压VDD继续上升时，如此高的电源电压会使得所述晶体管M1、M2、M3和M4的漏极至源极端电压超过晶体管的额定漏极至源极端崩溃电压(breakdown voltage,BVdss)。因此，该箝位电路16和该箝位电路18会启动以限制所述晶体管M1、M2、M3和M4的漏极至源极端电压。参考图2，在本发明一实施例中所述电阻R1和R2的阻值比例设定为1:1，且所述电阻R3和R4的阻值比例设定为1:1。因此，该箝位电路16对该电源电压VDD进行除以2的分压动作以产生一分压电压，藉以限制该非反相输出端OUTP的电压，而该箝位电路18对该电源电压VDD进行除以2的分压动作以产生一分压电压，藉以限制该反相输出端OUTN的电压。

图2中例示的该箝位电路16和该箝位电路18为一电阻分压器形式，但本发明并不以此为限。参照图3，该箝位电路16’和该箝位电路18’为一电容分压器形式。当晶体管M7、晶体管M8、晶体管M9和晶体管M10导通时，该箝位电路16’根据电容C1和C2的容值比例在该半桥式输出级14的该非反相输出端OUTP产生一分压电压，而该箝位电路18’根据电容C3和C4的容值比例在该半桥式输出级15的该反相输出端OUTN产生一分压电压。因此，所述晶体管M1、M2、M3和M4的漏极至源极端电压可藉由该箝位电路16’和该箝位电路18’而限制。此外，在截止状态的所述晶体管M1和M2的漏极至源极端电压可藉由电容C1和C2的容值比例进行调整，而在截止状态的所述晶体管M3和M4的漏极至源极端电压可藉由电容C3和C4的容值比例进行调整。

参考图1，该H型桥式输出级中的晶体管M1和M3为P通道晶体管，而该H型桥式输出级中的晶体管M2和M4为N通道晶体管，但本发明并不以此为限。参照图4，该H型桥式输出级中的晶体管M1’、M2’、M3’和M4’均为N通道晶体管。在本实施例中，自举起动(bootstrap)电容(未绘出)会使用以提升该半桥式输出级14’中的上桥晶体管M1’的栅极电压和提升该半桥式输出级15’中的上桥晶体管M3’的栅极电压。当负载突降发生时，若该电源电压VDD上升至高于该第一预设固定电压(例如，22V)时，该H型桥式输出级中的晶体管M1’、M2’、M3’和M4’首先会截止。如果该电源电压VDD持续上升至高于该第二预设固定电压(例如，28V)时，该箝位电路16’和该箝位电路18’会启动以限制所述晶体管M1’、M2’、M3’和M4’的漏极至源极端电压，藉以保护所述元件避免受到永久性损害。

本发明的技术内容及技术特点已公开如上，然而本领域普通技术人员仍可能基于本发明的教导及公开而作种种不背离本发明精神的替换及修饰。因此，本发明的保护范围应不限于实施例所公开的内容，而应包含各种不背离本发明的替换及修饰，并为权利要求所涵盖。

Claims

1.一种电子装置，用以驱动一第一输出节点和一第二输出节点之间的一负载，该电子装置包含：

一第一半桥式输出级，具有一第一晶体管和一第二晶体管，其中该第一晶体管和该第二晶体管以串联方式连接于一电源电压和一基准电压之间，且该第一半桥式输出级具有位于该第一晶体管和该第二晶体管之间的该第一输出节点；

一第二半桥式输出级，具有一第三晶体管和一第四晶体管，其中该第三晶体管和该第四晶体管以串联方式连接于该电源电压和该基准电压之间，且该第二半桥式输出级具有位于该第三晶体管和该第四晶体管之间的该第二输出节点；

一第一电压比较器，用以比较该电源电压和一第一设定电压，藉以在该电源电压大于该第一设定电压时产生一第一比较信号；

一第二电压比较器，用以比较该电源电压和一第二设定电压，藉以在该电源电压大于该第二设定电压时产生一第二比较信号；

一第一箝位电路用以对该电源电压进行分压动作以根据该第二比较信号在该第一输出节点产生一第一分压电压；以及

一第二箝位电路用以对该电源电压进行分压动作以根据该第二比较信号在该第二输出节点产生一第二分压电压；

其中，该第二设定电压大于该第一设定电压；和

其中，该第一晶体管、该第二晶体管、该第三晶体管和该第四晶体管根据该第一比较信号而不导通。

2.根据权利要求1所述的电子装置，其中该第一晶体管为P通道晶体管，该第二晶体管为N通道晶体管，该第三晶体管为P通道晶体管，而该第四晶体管为N通道晶体管。

3.根据权利要求1所述的电子装置，其中该第一晶体管为N通道晶体管，该第二晶体管为N通道晶体管，该第三晶体管为N通道晶体管，而该第四晶体管为N通道晶体管。

4.根据权利要求1所述的电子装置，其中该第一箝位电路包含多个电阻，所述电阻经由一第五晶体管以串联方式连接于该电源电压，该第五晶体管根据该第二比较信号而导通。

5.根据权利要求1所述的电子装置，其中该第二箝位电路包含多个电阻，所述电阻经由一第六晶体管以串联方式连接于该电源电压，该第六晶体管根据该第二比较信号而导通。

6.根据权利要求1所述的电子装置，其中该第一箝位电路包含多个电容，所述电容经由一第七晶体管以串联方式连接于该电源电压，该第七晶体管根据该第二比较信号而导通。

7.根据权利要求1所述的电子装置，其中该第二箝位电路包含多个电容，所述电容经由一第八晶体管以串联方式连接于该电源电压，该第八晶体管根据该第二比较信号而导通。

8.根据权利要求1所述的电子装置，其中该第一箝位电路对该电源电压进行除以2的分压动作以产生该第一分压电压。

9.根据权利要求1所述的电子装置，其中该第二箝位电路对该电源电压进行除以2的分压动作以产生该第二分压电压。