CN107507863B - 基于沟道晶向选择的压应变Si PMOS器件及其制备方法 - Google Patents
基于沟道晶向选择的压应变Si PMOS器件及其制备方法 Download PDFInfo
- Publication number
- CN107507863B CN107507863B CN201610420932.0A CN201610420932A CN107507863B CN 107507863 B CN107507863 B CN 107507863B CN 201610420932 A CN201610420932 A CN 201610420932A CN 107507863 B CN107507863 B CN 107507863B
- Authority
- CN
- China
- Prior art keywords
- layer
- strain
- crystal orientation
- channel
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000013078 crystal Substances 0.000 title claims abstract description 47
- 238000002360 preparation method Methods 0.000 title claims abstract description 7
- 238000010187 selection method Methods 0.000 title description 2
- 238000000034 method Methods 0.000 claims abstract description 88
- 230000008569 process Effects 0.000 claims abstract description 59
- 239000000463 material Substances 0.000 claims abstract description 37
- 238000005530 etching Methods 0.000 claims abstract description 36
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 229910021421 monocrystalline silicon Inorganic materials 0.000 claims abstract description 18
- 238000005468 ion implantation Methods 0.000 claims abstract description 9
- 238000000151 deposition Methods 0.000 claims description 27
- 238000005229 chemical vapour deposition Methods 0.000 claims description 19
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 claims description 12
- 239000005380 borophosphosilicate glass Substances 0.000 claims description 11
- 229910018182 Al—Cu Inorganic materials 0.000 claims description 10
- 238000005566 electron beam evaporation Methods 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 8
- 239000002184 metal Substances 0.000 claims description 8
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 claims description 6
- 238000000231 atomic layer deposition Methods 0.000 claims description 6
- 229910017604 nitric acid Inorganic materials 0.000 claims description 6
- 238000004151 rapid thermal annealing Methods 0.000 claims description 6
- 238000001451 molecular beam epitaxy Methods 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 229910006992 Si1-xCx Inorganic materials 0.000 abstract description 16
- 230000000694 effects Effects 0.000 abstract description 9
- 229910006990 Si1-xGex Inorganic materials 0.000 abstract description 5
- 229910007020 Si1−xGex Inorganic materials 0.000 abstract description 5
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 15
- 229910010271 silicon carbide Inorganic materials 0.000 description 15
- 239000007789 gas Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000009471 action Effects 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000005684 electric field Effects 0.000 description 4
- 238000013139 quantization Methods 0.000 description 4
- 230000002708 enhancing effect Effects 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- HMDDXIMCDZRSNE-UHFFFAOYSA-N [C].[Si] Chemical compound [C].[Si] HMDDXIMCDZRSNE-UHFFFAOYSA-N 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 229910000449 hafnium oxide Inorganic materials 0.000 description 1
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 230000001737 promoting effect Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及一种基于沟道晶向选择的压应变Si PMOS器件及其制备方法。该制备方法包括：选取晶面为(001)的单晶Si衬底；在单晶Si衬底表面生长弛豫SiC外延层；在弛豫SiC外延层表面生长应变Si层；在应变Si层表面连续生长栅介质层和栅极层，并利用刻蚀工艺刻蚀栅极层和栅介质层形成栅极；利用自对准工艺在异于栅极区的器件表面进行P型离子注入形成源极和漏极；在器件表面进行钝化处理后形成基于沟道晶向选择的压应变SiPMOS器件。本发明解决了传统弛豫Si1‑xGex衬底致双轴应变Si材料空穴迁移率增强效果差的问题。同时，采用低电导率有效质量的[110]晶向作为双轴应Si/(001)Si1‑xCx PMOS沟道晶向，显著提升双轴应变Si/(001)Si1‑xCx材料的迁移率以及器件的性能。
Description
技术领域
本发明涉及集成电路技术领域，特别涉及一种基于沟道晶向选择的压应变SiPMOS器件及其制备方法。
背景技术
半导体集成电路(IC)产业是国民经济和社会发展的战略性、基础性和先导性产业，是培育发展战略性新兴产业、推动信息化和工业化深度融合的核心与基础，被誉为全球信息产业皇冠上的“明珠”。但与此同时，对半导体产业发展产生巨大影响的“摩尔定律”正面临着危机。随着器件特征尺寸的不断减小，微电子技术的发展越来越逼近材料、技术和器件的极限，面临着巨大的挑战。
寻找新材料、新衬底和新器件结构，已成为进一步提高晶体管性能的首要方案。应变Si材料具有载流子迁移率高、能带可调，且与传统的硅工艺兼容等优点，已成为当前国内外提升电子器件性能的重要技术，在高速/高性能器件和电路中已获得了广泛的应用。
从应力类型划分，应变技术可分为单轴应变技术和双轴应变技术两类。单轴应变有压应力和张应力两种类型，主要针对小尺寸MOS沟道器件；对于双轴应变来说，常见有弛豫Si1-xGex衬底致应变Si和Si衬底上应变Si1-xGex两种沟道应变材料，主要应用于大尺寸MOS沟道器件性能的提升。
目前，国内众多集成电路制造企业MOS沟道尺寸仍为大尺寸，在现有工艺条件下引入双轴应变技术，将不用追加资金成本，就可有效提升集成电子器件的性能。然而，请参见图1a-图1d，图1a-图1d为现有技术的双轴应变Si/(001)Si1-xGex(001)空穴量子化有效质量的示意图，其中图1a为未应变Si材料，图1b为应变Si/(001)Si0.9Ge0.1材料，图1c为应变Si/(001)Si0.8Ge0.2材料，图1d为应变Si/(001)Si0.6Ge0.4。从应力致空穴迁移率的增强效果来看，传统的弛豫Si1-xGex衬底致双轴应变Si材料，由于应力作用使价带轻重空穴带量子化有效质量发生反转，沿电场方向价带产生的作用与电场力对价带产生的作用相反，双轴应力的作用会首先降低空穴迁移率，然后再增强空穴迁移率。虽然总体上空穴迁移率在应力作用下获得了提升，但“抵消”的部分导致空穴迁移率增强效果“差”。
因此，如何设计一种压应变Si PMOS器件就变得极其重要。
发明内容
因此，为解决现有技术存在的技术缺陷和不足，本发明提出一种基于沟道晶向选择的压应变Si PMOS器件及其制备方法。
具体地，本发明一个实施例提出的一种基于沟道晶向选择的压应变Si PMOS器件的制备方法，包括：
S101、选取厚度为2um、晶面为(001)的单晶Si衬底为初始材料；
S102、在温度为575～675℃下，利用分子束外延工艺，在所述单晶Si衬底上生长一层厚度为150～200nm弛豫SiC外延层；
S103、在500～700℃下，在所述弛豫SiC外延层上利用CVD工艺淀积10～20nm的应变Si层；
S104、在250～300℃下，采用原子层淀积工艺，在所述应变Si层表面淀积厚度为2～3nm的HfO2层；
S105、利用电子束蒸发工艺在所述HfO2层表面淀积厚度为10～20nm的Al-Cu层；
S106、利用刻蚀工艺选择性蚀掉指定区域的所述Al-Cu层和所述HfO2层形成栅极；
S107、利用自对准工艺，对异于所述栅极区的器件表面进行B离子注入，形成浓度为2×1019～3×1019cm-3的源漏区，并在250～300℃、N2环境下快速热退火30s，形成源漏极；
S108、利用CVD工艺在所述源漏极淀积厚度为20～30nm的BPSG，形成电介质层；
S109、利用硝酸和氢氟酸刻蚀所述电介质层形成源漏接触孔；
S110、利用电子束蒸发工艺在所述源漏接触孔表面淀积厚度为10～20nm的W层，形成源漏接触；
S111、利用刻蚀工艺选择性蚀掉指定区域的所述W层，采用CMP工艺进行平坦化处理；
S112、利用CVD工艺在所述电介质层表面淀积厚度为20～30nm的SiN层用于钝化所述电介质层，最终形成所述基于沟道晶向选择的压应变Si PMOS器件。
本发明另一个实施例提出的一种基于沟道晶向选择的压应变Si PMOS器件，包括单晶Si衬底层、弛豫SiC外延层、应变Si层、栅介质层、金属栅极层、BPSG介质层及SiN层；其中，所述PMOS器件由上述实施例所述的方法制备形成。
本发明另一个实施例提出的一种基于沟道晶向选择的压应变Si PMOS器件的制备方法，包括：
选取晶面为(001)的单晶Si衬底；
在所述单晶Si衬底表面生长弛豫SiC外延层；
在所述弛豫SiC外延层表面生长应变Si层；
在所述应变Si层表面连续生长栅介质层和栅极层，并利用刻蚀工艺刻蚀所述栅极层和所述栅介质层形成栅极；
利用自对准工艺在异于所述栅极区的器件表面进行P型离子注入形成源极和漏极；
在所述器件表面进行钝化处理后形成所述基于沟道晶向选择的压应变Si PMOS器件。
在发明的一个实施例中，在所述单晶Si衬底表面生长弛豫SiC外延层，包括：
在温度为575～675℃下，利用分子束外延工艺，在所述单晶Si衬底上生长一层厚度为150～200nm弛豫SiC外延层。
在本发明的一个实施例中，所述弛豫SiC外延层生长的具体工艺参数为：C组分为1.30％～2％，H2气源流速为150ml/min，NPS气源流速为50ml/min，SiCH6气源流速为1ml/min。
在本发明的一个实施例中，在所述应变Si层表面连续生长栅介质层和栅极层，并利用刻蚀工艺刻蚀所述栅极层和所述栅介质层形成栅极区，包括：
采用原子层淀积工艺，在所述应变Si层表面淀积HfO2材料形成所述栅介质层；
利用电子束蒸发工艺在所述栅介质层表面淀积Al-Cu材料形成所述栅极层；
利用刻蚀工艺选择性蚀掉指定区域的所述Al-Cu材料和所述HfO2材料形成所述栅极区。
在本发明的一个实施例中，利用自对准工艺在异于所述栅极区的器件表面进行P型离子注入形成源极和漏极，包括：
利用自对准工艺，对异于所述栅极区的器件表面进行B离子注入，形成浓度为2×1019～3×1019cm-3的所述源漏区；
在250～300℃、N2环境下快速热退火30s，形成所述源漏极。
在本发明的一个实施例中，在所述器件表面进行钝化处理之前，还包括：
利用CVD工艺在所述源漏极淀积BPSG形成电介质层；
利用硝酸和氢氟酸刻蚀所述电介质层形成源漏接触孔。
在本发明的一个实施例中，利用硝酸和氢氟酸刻蚀所述电介质层形成源漏接触孔之后，包括：
利用电子束蒸发工艺在所述源漏接触孔表面淀积W层，形成源漏接触；
利用刻蚀工艺选择性蚀掉指定区域的所述W层，采用CMP工艺进行平坦化处理。
本发明另一个实施例提出的基于沟道晶向选择的压应变Si PMOS器件，包括：单晶Si衬底层、弛豫SiC外延层、应变Si层、栅介质层、金属栅极层、BPSG介质层及SiN层；其中，所述PMOS器件由上述实施例所述的方法制备形成。
上述实施例，采用弛豫Si1-xCx衬底致双轴应变Si材料空穴迁移率增强的技术，解决传统弛豫Si1-xGex衬底致双轴应变Si材料空穴迁移率增强效果差的问题。同时，采用低电导率有效质量的[110]晶向作为双轴应变Si/(001)Si1-xCx PMOS沟道晶向，显著提升双轴应变Si/(001)Si1-xCx材料的迁移率以及器件的性能。具体优点如下：
1、本发明利用的沟道材料为压应变Si材料，相对于传统张应变Si材料，不会出现载流子迁移率增强效果“差”的问题，从而进一步提高了PMOS器件的电流驱动与频率特性；
2、双轴应变Si/(001)Si1-xCxPMOS器件沿[110]晶向空穴有效质量随应力的增加而显著减小，可减小约50％左右。以此晶向为PMOS沟道晶向，若不考虑空穴散射几率问题，双轴应变Si/(001)Si1-xCx PMOS空穴迁移率可相应获得显著的增强；
3、由于本发明所提出的工艺方法与现有Si集成电路加工工艺兼容，因此，可以在不用追加任何资金和设备投入的情况下，制备出压应变Si沟道PMOS器件与集成电路，可实现国内大尺寸沟道集成电路加工能力的大幅提升。
通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。
附图说明
下面将结合附图，对本发明的具体实施方式进行详细的说明。
图1a-图1d为现有技术的双轴应变Si/(001)Si1-xGex(001)空穴量子化有效质量的示意图；
图2为本发明实施例提供的一种基于沟道晶向选择的压应变Si PMOS器件的工艺流程图；
图3a-图3d为本发明实施例提供的一种双轴应变Si/(001)Si1-xGex(001)空穴量子化有效质量的示意图；
图4a-图4b为本发明实施例提供的一种双轴应变Si/(001)Si1-xCx PMOS沟道内沿高对称晶向空穴电导率有效质量的示意图；
图5a-图5l为本发明实施例提供的一种基于沟道晶向选择的压应变Si PMOS器件的工艺示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
实施例一
请参见图2，图2为本发明实施例提供的一种基于沟道晶向选择的压应变Si PMOS器件的工艺流程图。该方法包括如下步骤：
步骤a、选取晶面为(001)的单晶Si衬底；
步骤b、在所述单晶Si衬底表面生长弛豫SiC外延层；
步骤c、在所述弛豫SiC外延层表面生长应变Si层；
步骤d、在所述应变Si层表面连续生长栅介质层和栅极层，并利用刻蚀工艺刻蚀所述栅极层和所述栅介质层形成栅极；
步骤e、利用自对准工艺在异于所述栅极区的器件表面进行P型离子注入形成源极和漏极；
步骤f、在所述器件表面进行钝化处理后形成所述基于沟道晶向选择的压应变SiPMOS器件。
其中，步骤b包括：
在温度为575～675℃下，利用分子束外延工艺，在所述单晶Si衬底上生长一层厚度为150～200nm弛豫SiC外延层。其中，所述弛豫SiC外延层生长的具体工艺参数为：C组分为1.30％～2％，H2气源流速为150ml/min，NPS气源流速为50ml/min，SiCH6气源流速为1ml/min。
可选地，步骤d包括：
步骤d1、采用原子层淀积工艺，在所述应变Si层表面淀积HfO2材料形成所述栅介质层；
步骤d2、利用电子束蒸发工艺在所述栅介质层表面淀积Al-Cu材料形成所述栅极层；
步骤d3、利用刻蚀工艺选择性蚀掉指定区域的所述Al-Cu材料和所述HfO2材料形成所述栅极区。
其中，对于步骤e，具体工艺可以为：
步骤e1、利用自对准工艺，对异于所述栅极区的器件表面进行B离子注入，形成浓度为2×1019cm-3的所述重掺杂源漏区；
步骤e2、在250～300℃、N2环境下快速热退火30s，形成所述源漏极。
其中，在步骤f之前还包括工艺步骤：
步骤x1、利用CVD工艺在所述源漏极淀积BPSG形成电介质层；
步骤x2、利用硝酸和氢氟酸刻蚀所述电介质层形成源漏接触孔。
其中，步骤x2之后，还包括步骤：
步骤x3、利用电子束蒸发工艺在所述源漏接触孔表面淀积W层，形成源漏接触；
步骤x4、利用刻蚀工艺选择性蚀掉指定区域的所述W层，采用CMP工艺进行平坦化处理。
请一并参见图3a-图3d，图3a-图3d为本发明实施例提供的一种双轴应变Si/(001)Si1-xGex(001)空穴量子化有效质量的示意图。其中，图3a为未应变Si材料，图1b为应变Si/(001)Si0.98Ge0.02材料，图1c为应变Si/(001)Si0.96Ge0.04材料，图1d为应变Si/(001)Si0.94Ge0.06。通过理论计算发现，若采用弛豫Si1-xCx衬底致双轴应变Si材料空穴迁移率增强的技术，双轴应变Si/(001)Si1-xCx PMOS量子化有效质量在应力作用下未发生“重”有效质量与“轻”有效质量的反转，纵向电场力与应力作用对沿电场方向能带的作用是一致的，不会出现类似双轴应变Si/(001)Si1-xGex PMOS空穴迁移率先降低再增强的情况，可以改善目前常用双轴应力空穴迁移率增强效果“差”的问题，使PMOS集成电路芯片性能得到进一步的提升。
请一并参见图4a-图4b，图4a-图4b为本发明实施例提供的一种双轴应变Si/(001)Si1-xCx PMOS沟道内沿高对称晶向空穴电导率有效质量的示意图；图4a为[100]晶向，图4b为[110]晶向。双轴应变Si/(001)Si1-xCx PMOS沿[100]晶向空穴电导率有效质量随应力的增加而减小，可减小约20％左右。以此晶向为PMOS沟道晶向，若不考虑空穴散射几率问题，双轴应变Si/(001)Si1-xCx PMOS空穴迁移率可相应获得约20％的增强。而沿[110]晶向电导率空穴有效质量随应力的增加也显著减小，可减小约50％左右。因此以[110]晶向为PMOS沟道晶向，若不考虑空穴散射几率问题，双轴应变Si/(001)Si1-xCx PMOS空穴迁移率增强效果更为显著。
因此，本发明基于以上原理，采用弛豫Si1-xCx衬底致双轴应变Si材料空穴迁移率增强的技术，解决传统弛豫Si1-xGex衬底致双轴应变Si材料空穴迁移率增强效果差的问题。同时，采用低电导率有效质量的[110]晶向作为双轴应变Si/(001)Si1-xCx PMOS沟道晶向，显著提升双轴应变Si/(001)Si1-xCx材料的迁移率以及器件的性能。
实施例二
请参见图5a-图5l，图5a-图5l为本发明实施例提供的一种基于沟道晶向选择的压应变Si PMOS器件的工艺示意图，在上述实施例的基础上，本实施例将较为详细地对本发明的工艺流程进行介绍。该方法包括：
S101、衬底选取。如图5a所示，选取2um厚的单晶硅(Si)衬底片001为初始材料；
S102、外延层生长：
S1021、如图5b所示，利用分子束外延(MBE)法，生长一层150～200nm厚的弛豫碳硅外延层002，碳组分约为1.30％～2％。生长温度约为575～675℃，气源流速如下：H2约150ml/min，NPS约50ml/min，SiCH6约1ml/min；
S1022、如图5c所示，利用CVD的方法，在500～700℃下，在弛豫碳硅层上生长一层10～20nm的应变Si层003，压应变硅沟道材料相较于传统双轴应变硅材料，载流子迁移率显著提升；
S1023、淀积氧化铪。如图5d所示，采用原子层淀积(ALD)的方法，在250～300℃下，淀积2～3nm厚的氧化铪(HfO2)层004；
S103、制作PMOS栅、源和漏：
S1031、淀积栅极金属。如图5e所示，利用电子束蒸发淀积10～20nm的Al-Cu层005；
S1032、刻蚀。如图5f所示，利用刻蚀工艺刻选择性蚀掉指定区域的Al-Cu形成PMOS的栅极区；
S1033、离子注入。如图5g所示，采用自对准工艺，对PMOS的源漏区进行硼(B)注入，形成重掺杂的源漏区，之后在250～300℃氮气环境下快速热退火(RTA)30s，形成源漏极；
S104、制作PMOS器件：
S1041、淀积介质层。如图5h所示，采用化学气象淀积(CVD)淀积20～30nm的BPSG，形成介质层(PMD)006，掺BPSG能俘获移动离子，以防止它们扩散到栅极而损害器件性能；
S1042、刻蚀接触孔。如图5i所示，用硝酸和氢氟酸刻蚀BPSG形成源漏接触孔；
S1043、淀积金属。如图5j所示，利用电子束蒸发淀积10～20nm厚的钨(W)007，形成源漏接触；
S1044、刻蚀金属。如图5k所示，利用刻蚀工艺刻选择性蚀掉指定区域的金属W，采用化学机械抛光(CMP)进行平坦化处理；
S1045、钝化。如图5l所示，采用化学气象淀积(CVD)淀积20～30nm的氮化硅层008，用于钝化电介质。
本发明实施例，采用低电导率有效质量的[110]晶向作为双轴应Si/(001)Si1-xCxPMOS沟道晶向，显著提升双轴应变Si/(001)Si1-xCx材料的迁移率以及器件的性能。
实施例三
本发明还提供一种基于沟道晶向选择的压应变Si PMOS器件，其包括：单晶Si衬底层、弛豫SiC外延层、应变Si层、栅介质层、金属栅极层、BPSG介质层及SiN层；其中，所述PMOS器件由上述实施例所述的方法制备形成。
综上所述，本文中应用了具体个例对本发明基于沟道晶向选择的压应变Si PMOS器件及其制备方法的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。
Claims (2)
1.一种基于沟道晶向选择的压应变SiPMOS器件的制备方法，其特征在于，包括：
S101、选取厚度为2um、晶面为(001)的单晶Si衬底为初始材料；
S102、在温度为575～675℃下，利用分子束外延工艺，在所述单晶Si衬底上生长一层厚度为150～200nm弛豫SiC外延层，其中，所述弛豫SiC外延层生长的工艺参数为：C组分为1.30％～2％，H2气源流速为150ml/min，NPS气源流速为50ml/min，SiCH6气源流速为1ml/min；
S103、在500～700℃下，在所述弛豫SiC外延层上利用CVD工艺淀积10～20nm的应变Si层，所述应变Si层采用压应变硅沟道材料，并且采用[110]晶向作为双轴应变Si/(001)Si1- xCxPMOS沟道的晶向；
S104、在250～300℃下，采用原子层淀积工艺，在所述应变Si层表面淀积厚度为2～3nm的HfO2层；
S105、利用电子束蒸发工艺在所述HfO2层表面淀积厚度为10～20nm的Al-Cu层；
S106、利用刻蚀工艺选择性蚀掉指定区域的所述Al-Cu层和所述HfO2层形成栅极；
S107、利用自对准工艺，对异于所述栅极区的器件表面进行B离子注入，形成浓度为2×1019～3×1019cm-3的源漏区，并在250～300℃、N2环境下快速热退火30s，形成源漏极；
S108、利用CVD工艺在所述源漏极淀积厚度为20～30nm的BPSG，形成电介质层；
S109、利用硝酸和氢氟酸刻蚀所述电介质层形成源漏接触孔；
S110、利用电子束蒸发工艺在所述源漏接触孔表面淀积厚度为10～20nm的W层，形成源漏接触；
S111、利用刻蚀工艺选择性蚀掉指定区域的所述W层，采用CMP工艺进行平坦化处理；
S112、利用CVD工艺在所述电介质层表面淀积厚度为20～30nm的SiN层用于钝化所述电介质层，最终形成所述基于沟道晶向选择的压应变SiPMOS器件。
2.一种基于沟道晶向选择的压应变SiPMOS器件，其特征在于，包括单晶Si衬底层、弛豫SiC外延层、应变Si层、栅介质层、金属栅极层、BPSG介质层及SiN层；其中，所述PMOS器件由权利要求1所述的方法制备形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610420932.0A CN107507863B (zh) | 2016-06-14 | 2016-06-14 | 基于沟道晶向选择的压应变Si PMOS器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610420932.0A CN107507863B (zh) | 2016-06-14 | 2016-06-14 | 基于沟道晶向选择的压应变Si PMOS器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107507863A CN107507863A (zh) | 2017-12-22 |
| CN107507863B true CN107507863B (zh) | 2021-04-06 |
Family
ID=60678314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610420932.0A Active CN107507863B (zh) | 2016-06-14 | 2016-06-14 | 基于沟道晶向选择的压应变Si PMOS器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107507863B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1985374A (zh) * | 2004-06-24 | 2007-06-20 | 国际商业机器公司 | 改进的应变硅cmos器件和方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7019326B2 (en) * | 2003-11-14 | 2006-03-28 | Intel Corporation | Transistor with strain-inducing structure in channel |
| CN103377941B (zh) * | 2012-04-28 | 2016-08-10 | 中芯国际集成电路制造(上海)有限公司 | Pmos晶体管及形成方法 |
-
2016
- 2016-06-14 CN CN201610420932.0A patent/CN107507863B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1985374A (zh) * | 2004-06-24 | 2007-06-20 | 国际商业机器公司 | 改进的应变硅cmos器件和方法 |
Non-Patent Citations (1)
| Title |
|---|
| 应变 (001) p 型金属氧化物半导体反型层空穴量子化与电导率有效质量;刘伟峰等;《物理学报》;20141231;第63卷(第23期);第3页第6段-第5页最后1段 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107507863A (zh) | 2017-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10361201B2 (en) | Semiconductor structure and device formed using selective epitaxial process | |
| US9660052B2 (en) | Strained source and drain (SSD) structure and method for forming the same | |
| US9887197B2 (en) | Structure containing first and second vertically stacked nanosheets having different crystallographic orientations | |
| US8216893B2 (en) | Stress enhanced transistor devices and methods of making | |
| US9627267B2 (en) | Integrated circuit having strained fins on bulk substrate and method to fabricate same | |
| KR20060103462A (ko) | 도전체 물질층을 갖는 트랜지스터 게이트 전극 형성 방법및 장치 | |
| US10211341B2 (en) | Tensile strained high percentage silicon germanium alloy FinFETS | |
| US10763328B2 (en) | Epitaxial semiconductor material grown with enhanced local isotropy | |
| US9484412B1 (en) | Strained silicon—germanium integrated circuit with inversion capacitance enhancement and method to fabricate same | |
| US9865587B1 (en) | Method and structure for forming buried ESD with FinFETs | |
| US9184240B2 (en) | Method of producing semiconductor wafer, and semiconductor wafer | |
| US20140374834A1 (en) | Germanium structure, germanium fin field effect transistor structure and germanium complementary metal-oxide-semiconductor transistor structure | |
| CN107507863B (zh) | 基于沟道晶向选择的压应变Si PMOS器件及其制备方法 | |
| CN107546176B (zh) | SiGeC应力引入的直接带隙Ge沟道CMOS集成器件及其制备方法 | |
| CN104392960B (zh) | 改善SiGe CMOS工艺中PMOS器件的电学性能的方法 | |
| CN109830433B (zh) | 制作半导体元件的方法 | |
| US20210057579A1 (en) | Transistor with strained superlattice as source/drain region | |
| CN107507806B (zh) | 基于沟道晶向选择的压应变Si CMOS器件及其制备方法 | |
| CN107546178B (zh) | 基于直接带隙改性Ge沟道的PMOS器件及其制备方法 | |
| US10943902B2 (en) | Forming strained channels for CMOS device fabrication | |
| CN107546275B (zh) | 直接带隙Ge沟道NMOS器件及其制备方法 | |
| CN107546266B (zh) | SiGeC应力引入的直接带隙Ge沟道NMOS器件及其制备方法 | |
| CN107546126B (zh) | SiGeC应力引入的直接带隙Ge沟道PMOS器件及其制备方法 | |
| CN107546177A (zh) | 直接带隙Ge沟道CMOS集成器件及其制备方法 | |
| CN105047532A (zh) | 在SiC材料中获取二维电子气的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |