CN107507862A - 注入增强型SiC PNM‑IGBT 器件及其制备方法 - Google Patents
注入增强型SiC PNM‑IGBT 器件及其制备方法 Download PDFInfo
- Publication number
- CN107507862A CN107507862A CN201710466252.7A CN201710466252A CN107507862A CN 107507862 A CN107507862 A CN 107507862A CN 201710466252 A CN201710466252 A CN 201710466252A CN 107507862 A CN107507862 A CN 107507862A
- Authority
- CN
- China
- Prior art keywords
- layer
- drift layer
- groove
- hot wall
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title claims abstract description 11
- 238000000034 method Methods 0.000 claims abstract description 87
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims abstract description 40
- 238000005516 engineering process Methods 0.000 claims abstract description 29
- 229910052751 metal Inorganic materials 0.000 claims abstract description 28
- 239000002184 metal Substances 0.000 claims abstract description 28
- 239000000758 substrate Substances 0.000 claims abstract description 25
- 230000008569 process Effects 0.000 claims abstract description 20
- 230000007704 transition Effects 0.000 claims abstract description 20
- 230000003647 oxidation Effects 0.000 claims abstract description 16
- 238000007254 oxidation reaction Methods 0.000 claims abstract description 16
- 238000005468 ion implantation Methods 0.000 claims abstract description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 10
- 229920005591 polysilicon Polymers 0.000 claims abstract description 8
- 229910052757 nitrogen Inorganic materials 0.000 claims description 24
- IJGRMHOSHXDMSA-UHFFFAOYSA-N nitrogen Substances N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 24
- 229910000838 Al alloy Inorganic materials 0.000 claims description 10
- 229910001069 Ti alloy Inorganic materials 0.000 claims description 10
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 10
- 238000001020 plasma etching Methods 0.000 claims description 10
- 238000011161 development Methods 0.000 claims description 9
- 238000002347 injection Methods 0.000 claims description 9
- 239000007924 injection Substances 0.000 claims description 9
- 230000026267 regulation of growth Effects 0.000 claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 5
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims 1
- 229910052760 oxygen Inorganic materials 0.000 claims 1
- 239000001301 oxygen Substances 0.000 claims 1
- 239000013049 sediment Substances 0.000 claims 1
- 230000000694 effects Effects 0.000 abstract description 7
- 238000000151 deposition Methods 0.000 abstract description 3
- -1 Nitrogen ion Chemical class 0.000 description 21
- 230000008901 benefit Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- GNFTZDOKVXKIBK-UHFFFAOYSA-N 3-(2-methoxyethoxy)benzohydrazide Chemical compound COCCOC1=CC=CC(C(=O)NN)=C1 GNFTZDOKVXKIBK-UHFFFAOYSA-N 0.000 description 3
- FGUUSXIOTUKUDN-IBGZPJMESA-N C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 Chemical compound C1(=CC=CC=C1)N1C2=C(NC([C@H](C1)NC=1OC(=NN=1)C1=CC=CC=C1)=O)C=CC=C2 FGUUSXIOTUKUDN-IBGZPJMESA-N 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 238000010276 construction Methods 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910018540 Si C Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- REDXJYDRNCIFBQ-UHFFFAOYSA-N aluminium(3+) Chemical compound [Al+3] REDXJYDRNCIFBQ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000004134 energy conservation Methods 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
- H01L29/1608—Silicon carbide
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
Abstract
本发明涉及一种注入增强型SiC PNM‑IGBT器件及其制备方法。该制备方法包括：利用热壁LPCVD工艺在SiC衬底连续生长过渡层、第一漂移层、缓冲层、集电层；利用CMP工艺，去除SiC衬底和过渡层，刻蚀第一漂移层，形成第一沟槽，利用热氧化工艺在第一沟槽淀积氧化层；利用热壁LPCVD工艺在第一漂移层和第一沟槽表面生长第二漂移层；利用离子注入工艺，在第二漂移层形成P型阱区，在P型阱区形成P+接触区和N+发射区；刻蚀第二漂移层，形成第二沟槽，利用热氧化工艺在第二沟槽淀积多晶硅；淀积金属层形成发射极和集电极。本发明在槽栅两侧引入埋氧化层，增强了电导调制效应，降低了导通电阻，并不会导致关断时间明显增大，且在工艺上与现有工艺兼容。
Description
技术领域
本发明涉及集成电路技术领域，特别涉及一种注入增强型SiC PNM-IGBT器件及其制备方法。
背景技术
随着电子产品的需求以及能效要求的不断提高，功率器件发挥着越来越重要的作用。几乎用于所有的电子制造业包括计算机领域、网络通信领域、消费电子领域、工业控制领域的各种设备。中国功率器件市场一直保持较快的发展速度，我国新型功率器件主要有VDMOS及IGBT类器件，而新材料功率器件主要有SiC及GaN器件。SiC是典型的宽禁带半导体材料，具有禁带宽度大、临界电场高、载流子饱和速度高、物理化学性质稳定、硬度高、热稳定性好和热导率高等特点，非常适用于制作高温、抗辐射、高频、大功率和高密度集成的功率器件。IGBT(Insulated Gate Bipolar Transistor)，绝缘栅双极型晶体管，是在MOSFET和BJT基础上发展起来的一种新型复合功率器件，复合了二者的优点，具有MOS输入、双极输出功能，集BJT器件通态压降小、载流密度大、耐压高和功率MOSFET驱动功率小、开关速度快、输入阻抗高、热稳定性好的优点于一身。
SiC IGBT综合了功耗低、击穿电压高、开关速度快的特点，相对于SiC MOSFET以及硅基的IGBT、晶闸管等器件具有显著的优势，特别适用于高温、高压、高频、大功率电力系统应用领域。SiC MOS器件已推出高击穿电压和低界面态密度的器件，为SiC IGBT的发展创造条件。近年来，随着节能减排力度的不断加大以及新能源领域的不断发展，IGBT作为节能高效器件具有更广阔的发展空间。
和其他功率器件一样，SiC IGBT主要存在功耗和电压这两个方面的问题。为了降低器件的功耗，可以降低导通电阻，因此要求器件的漂移区在通态时有较高浓度的自由载流子。然而，大量的自由载流子会导致器件具有较长的关断时间，增加器件的关断损耗，造成导通电阻和关断损耗之间的矛盾。
发明内容
因此，为解决现有技术存在的技术缺陷和不足，本发明提出一种注入增强型SiCPNM-IGBT器件及其制备方法。
具体地，本发明一个实施例提出的一种注入增强型SiC PNM-IGBT器件的制备方法，包括：
选取N型SiC衬底；
利用热壁LPCVD工艺在所述SiC衬底连续生长过渡层、第一漂移层、缓冲层、集电层；
利用CMP工艺，去除所述SiC衬底和所述过渡层；
利用反应离子刻蚀工艺刻蚀所述第一漂移层，形成第一沟槽，利用热氧化工艺在所述第一沟槽生长第一氧化层；
利用热壁LPCVD工艺在所述第一漂移层和所述第一氧化层表面生长第二漂移层；
利用热壁LPCVD工艺在所述第二漂移层生长P型阱区，在所述P型阱区形成P+接触区和N+发射区；
利用反应离子刻蚀工艺刻蚀所述第二漂移层和所述第一氧化层，利用CVD工艺形成第二沟槽以制备出埋氧化层，
利用热氧化工艺在所述第二沟槽生长第二氧化层，利用CVD工艺在所述第二氧化层生长多晶硅；
淀积金属层形成发射极和集电极。
在本发明的一个实施例中，利用热壁LPCVD工艺在所述SiC衬底连续生长过渡层、第一漂移层、缓冲层、集电层，包括：
利用热壁LPCVD工艺在所述SiC衬底生长厚度为10～30μm的过渡层；
利用热壁LPCVD工艺在所述过渡层生长厚度为100～200μm，氮离子掺杂浓度为1×1014～1×1015cm-3的第一漂移层；
利用热壁LPCVD工艺在所述第一漂移层生长厚度为1～10μm，氮离子掺杂浓度1×1016～1×1018cm-3的缓冲层；
利用热壁LPCVD工艺在所述缓冲层生长厚度为3～5μm，铝离子掺杂浓度1×1018～1×1020cm-3的集电层。
在本发明的一个实施例中，利用热氧化工艺在所述第一沟槽生长第一氧化层，包括：
在所述第一沟槽中持续生长所述第一氧化层，直至所述第一氧化层的深度与所述第一漂移层平齐；
去除所述第一漂移层上的所述第一氧化层；
对所述第一沟槽和所述第一漂移层进行平坦化处理。
在本发明的一个实施例中，所述第二漂移层的厚度为1～20μm，氮离子掺杂浓度为1×1014～1×1015cm-3。
在本发明的一个实施例中，利用热壁LPCVD工艺在所述第二漂移层生长P型阱区，在所述P型阱区形成P+接触区和N+发射区，包括：
利用热壁LPCVD工艺在所述第二漂移层生长深度为0.5～2μm、铝离子掺杂浓度1×1017～1×1018cm-3的所述P型阱区；
利用离子注入工艺在所述P型阱区形成深度为0.1～0.5μm、铝离子掺杂浓度1×1019～1×1021cm-3的所述P+接触区；
利用离子注入工艺在所述P型阱区形成深度为0.1～0.5μm、氮离子掺杂浓度1×1018～1×1020cm-3的所述N+发射区。
在本发明的一个实施例中，所述第二沟槽的宽度小于所述第一沟槽的宽度。
在本发明的一个实施例中，所述埋氧化层位于所述第二沟槽的两侧。
在本发明的一个实施例中，淀积金属层形成发射极，包括：
在整个器件表面淀积光刻胶，显影形成发射极欧姆接触金属窗口，整个器件表面淀积Ni/Ti/Al合金，利用超声剥离工艺形成发射极欧姆接触金属层；
在900℃温度下，氮气气氛中退火5分钟形成所述发射极。
在本发明的一个实施例中，淀积金属层形成集电极，包括：
在所述集电层下表面淀积Ti/Al合金形成集电极接触金属；
在1050℃温度下，氮气气氛中退火3分钟形成所述集电极。
本发明再一个实施例提出的一种注入增强型SiC PNM-IGBT器件，包括：集电层、缓冲层、漂移层、P型阱区、P+接触区、N+发射区、埋氧化层、集电极、发射极其中，所述埋氧化层位于所述漂移层内，所述注入增强型SiC PNM-IGBT器件由上述实施例所述的方法制备形成。
通过以下参考附图的详细说明，本发明的其它方面和特征变得明显。但是应当知道，该附图仅仅为解释的目的设计，而不是作为本发明的范围的限定，这是因为其应当参考附加的权利要求。还应当知道，除非另外指出，不必要依比例绘制附图，它们仅仅力图概念地说明此处描述的结构和流程。
附图说明
下面将结合附图，对本发明的具体实施方式进行详细的说明。
图1为本发明实施例提供的一种注入增强型SiC PNM-IGBT器件的工艺流程图；
图2为本发明实施例提供的一种注入增强型SiC PNM-n-IGBT器件的示意图；
图3a-图3p为本发明实施例提供的一种注入增强型SiC PNM-n-IGBT 器件的工艺示意图。
图4为本发明实施例提供的一种注入增强型SiC PNM-p-IGBT器件的示意图；
图5a-图5m为本发明实施例提供的一种注入增强型SiC PNM-p-IGBT 器件的工艺示意图。
具体实施方式
为使本发明的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明的具体实施方式做详细的说明。
实施例一
请参见图1，图1为本发明实施例提供的一种注入增强型SiC PNM-n-IGBT器件的工艺流程图。该方法包括如下步骤：
步骤a、选取N型SiC衬底；
步骤b、利用热壁LPCVD工艺在所述SiC衬底连续生长过渡层、第一漂移层、缓冲层、集电层；
步骤c、利用CMP工艺，去除所述SiC衬底和所述过渡层；
步骤d、利用反应离子刻蚀工艺刻蚀所述第一漂移层，形成第一沟槽，利用热氧化工艺在所述第一沟槽生长第一氧化层；
步骤e、利用热壁LPCVD工艺在所述第一漂移层和所述第一氧化层表面生长第二漂移层；
步骤f、利用热壁LPCVD工艺在所述第二漂移层生长P型阱区，在所述P型阱区形成P+接触区和N+发射区；
步骤g、利用反应离子刻蚀工艺刻蚀所述第二漂移层和所述第一氧化层，形成第二沟槽以制备出埋氧化层，
步骤h、利用热氧化工艺在所述第二沟槽生长第二氧化层，利用CVD 工艺在所述第二氧化层生长多晶硅；
步骤I、淀积金属层形成发射极和集电极。
其中，对于步骤b，可以包括：
利用热壁LPCVD工艺在所述SiC衬底生长厚度为10～30μm的过渡层；
利用热壁LPCVD工艺在所述过渡层生长厚度为100～200μm，氮离子掺杂浓度为1×1014～1×1015cm-3的第一漂移层；
利用热壁LPCVD工艺在所述第一漂移层生长厚度为1～10μm，氮离子掺杂浓度1×1016～1×1018cm-3的缓冲层；
利用热壁LPCVD工艺在所述缓冲层生长厚度为3～5μm，铝离子掺杂浓度 1×1018～1×1020cm-3的集电层。
其中，对于步骤d，可以包括：
在所述第一沟槽中持续生长所述第一氧化层，直至所述第一氧化层的深度与所述第一漂移层平齐；
去除所述第一漂移层上的所述第一氧化物层；
对所述第一沟槽和所述第一漂移层进行平坦化处理。
其中，对于步骤e，可以包括：所述第二漂移层的厚度为1～20μm，氮离子掺杂浓度为1×1014～1×1015cm-3。
其中，对于步骤f，可以包括：
利用热壁LPCVD工艺在所述第二漂移层生长深度为0.5～2μm、铝离子掺杂浓度1×1017～1×1018cm-3的所述P型阱区；
利用离子注入工艺在所述P型阱区形成深度为0.1～0.5μm、铝离子掺杂浓度1×1019～1×1021cm-3的所述P+接触区；
利用离子注入工艺在所述P型阱区形成深度为0.1～0.5μm、氮离子掺杂浓度1×1018～1×1020cm-3的所述N+发射区。
其中，对于步骤g，可以包括：
所述第二沟槽的宽度小于所述第一沟槽的宽度。
其中，对于步骤g，还可以包括：
所述埋氧化层位于所述第二沟槽的两侧。
其中，对于步骤I中淀积金属层形成发射极，可以包括：
在整个器件表面淀积光刻胶，显影形成发射极欧姆接触金属窗口，整个器件表面淀积Ni/Ti/Al合金，利用超声剥离工艺形成发射极欧姆接触金属层；
在900℃温度下，氮气气氛中退火5分钟形成所述发射极。。
其中，对于步骤I中淀积金属层形成集电极，可以包括：
在所述集电层下表面淀积Ti/Al合金形成集电极接触金属；
在1050℃温度下，氮气气氛中退火3分钟形成所述集电极。
本发明的工作原理及有益效果具体为：
本发明提出了一种新型注入增强型SiC PNM-IGBT。与传统SiC IGBT相比，本发明在槽栅两侧引入埋氧化层，相当于将栅极底部加粗，由于瓶颈效应，使器件在不需要减小槽栅间距的情况下，起到阻挡空穴的作用，从而增强了电导调制效应，降低了导通电阻，由于关断时发射极一侧的载流子在强电场作用下可以被迅速扫出，并不会导致关断时间明显增大，且在工艺上与现有工艺兼容。
实施例二
请参见图2，图2为本发明实施例提供的一种注入增强型SiC PNM-n-IGBT器件的示意图。
器件结构包括集电层201、缓冲层202、漂移层203、P型阱区204、P+ 接触区205、N+发射区206、埋氧化层207、集电极208、发射极209，其中，所述埋氧化层位于所述漂移层内。
优选地，集电层201为P+集电层，缓冲层202为N+缓冲层，漂移层203为N-漂移层。
本实施例，通过上述加工工艺，至少具备如下优点：
1)、本发明中埋氧化层的引入相当于将栅极底部加粗，带来瓶颈效应，起到阻挡空穴的作用，增强了电导调制效应，使器件在大电流下具有较小的导通压降，且由于关断时发射极一侧的载流子在强电场作用下可以被迅速扫出，并不会导致关断时间明显增大。
2)、相比于其他为增强电导调制而改进的新结构，本发明提出的新结构在制造工艺上与传统工艺兼容，可行性更高。
实施例三
请参见图3a-图3p，图3a-图3p为本发明实施例提供的一种注入增强型 SiC PNM-n-IGBT器件的工艺示意图，在上述实施例的基础上，本实施例将较为详细地对本发明的工艺流程进行介绍。该方法包括：
S301、选取N+SiC衬底301，对N+SiC衬底301进行RCK标准清洗，如图3a所示；
S302、利用热壁LPCVD工艺在N+SiC衬底301生长厚度为10～30μm 的过渡层302，其中，过渡层302的厚度还可以选择20μm，如图3b所示；
S303、利用热壁LPCVD工艺在过渡层302上外延厚度为100～200μm，氮离子掺杂浓度为1×1014～1×1015cm-3的第一漂移层303，其中第一漂移层 303的厚底还可以选择135μm，氮离子掺杂浓度还可以选择2×1014cm-3，如图3c所示；
优选地，第一漂移层303为N-漂移层。
S304、利用热壁LPCVD工艺在第一漂移层303外延厚度为1～10μm，氮离子掺杂浓度1×1016～1×1018cm-3的缓冲层304，其中缓冲层304的厚度还可以选择3μm，氮离子掺杂浓度还可以选择1×1017cm-3，如图3d所示；
优选地，缓冲层304为N+缓冲层。
S305、利用热壁LPCVD工艺在缓冲层304外延厚度为3～5μm,，铝离子掺杂浓度1×1018～1×1020cm-3的集电层305，其中铝离子的掺杂浓度还可以选择1×1019cm-3，如图3e所示；
优选地，集电层305为P+集电层。
S306、利用CMP工艺，去除SiC衬底301和过渡层302，如图3f所示；
S307、利用反应离子刻蚀工艺刻蚀第一漂移层303，形成第一沟槽306，深度为1～10μm，如图3g所示；
S308、利用热氧化工艺在第一沟槽306淀积第一氧化层307，将第一沟槽306填满，磨掉第一漂移层上的氧化物，只保留第一沟槽内部的氧化物，对第一漂移层303和第一氧化层307表面进行平坦化处理，如图3h所示；
S309、利用热壁LPCVD工艺在第一漂移层303和第一氧化层307表面外延生长厚度为1～20μm，氮离子掺杂浓度为1×1014～1×1015cm-3的第二漂移层308，其中第二漂移层308的厚度还可以选择5μm，氮离子掺杂浓度还可以选择2×1014cm-3，在图中为方便显示，统一将第一漂移层303和第二漂移层308统称为漂移层3001，如图3i所示；
优选地，第二漂移层303为N-漂移层。
S310、利用热壁LPCVD工艺，在漂移层3001上外延生长深度为 0.5～2μm，铝离子掺杂浓度1×1017～1×1018cm-3的P型阱区309，其中P型阱区309的深度还可以选择1μm、1.5μm，铝离子掺杂浓度还可以选择 3×1017cm-3、8×1017cm-3，如图3j所示；
S311、利用离子注入工艺，在P型阱区309内多次选择性铝离子注入，形成厚度为0.1～0.5μm，铝离子掺杂浓度1×1019～1×1021cm-3的P+接触区310，其中P+接触区310还可以选择0.15μm，铝离子掺杂浓度还可以选择 1×1020cm-3，如图3k所示；
S312、利用离子注入工艺，在P型阱区309内多次选择性氮离子注入，形成深度为0.1～0.5μm，氮离子掺杂浓度1×1018～1×1020cm-3的N+发射区311，其中N+发射区311的深度还可以选择0.15μm，氮离子掺杂浓度还可以选择 1×1019cm-3，如图3l所示；
S313、利用反应离子刻蚀工艺刻蚀漂移层3001和第一氧化层307，制备第二沟槽312，第二沟槽312的宽度小于第一沟槽306的宽度，形成埋氧化层313，埋氧化层313位于漂移层3001内，第二沟槽312的两侧，如图 3m所示；
S314、利用热氧化工艺在第二沟槽312形成第二氧化层314，利用CVD 工艺，在第二沟槽312淀积多晶硅315，如图所示；
S315、在整个器件表面(即P+接触区310、N+发射区311、第二氧化层314和多晶硅315表面)淀积光刻胶，显影形成发射极欧姆接触金属窗口，在整个器件表面(即P+接触区310、N+发射区311、多晶硅315表面和发射极欧姆接触金属窗口)淀积Ni/Ti/Al合金，超声波剥离形成发射极欧姆接触金属层，在900℃温度下，氮气气氛中退火5分钟形成发射极316，如图 3o所示；
S316、淀积形成集电极接触金属层。在集电层下表面淀积Ti/Al合金，作为集电极接触金属，在1050℃温度下，氮气气氛中退火3分钟形成集电极317，如图3p所示。
实施例四
请参见图4，图4为本发明实施例提供的一种注入增强型SiC PNM-p-IGBT器件的示意图。
集电层401、缓冲层402、漂移层403、N型基区404、N+接触区405、 P+发射区406、埋氧化层407、集电极408、发射极409，其中，所述埋氧化层位于所述漂移层内。
优选地，集电层401为N+集电层，缓冲层402为P+缓冲层，漂移层 403为P-漂移层。
实施例五
请参见图5a-图5m，图5a-图5m为本发明实施例提供的一种注入增强型SiC PNM-p-IGBT器件的工艺示意图，在上述实施例的基础上，本实施例将较为详细地对本发明的工艺流程进行介绍。该方法包括：
S501、选取N+SiC衬底501，对N+SiC衬底501进行RCK标准清洗， N+SiC衬底501即作为集电层，如图5a所示；
优选地，集电层为N+集电层。
S502、利用热壁LPCVD工艺在N+SiC衬底501外延厚度为1～10μm，铝离子掺杂浓度1×1016～1×1018cm-3的缓冲层502，其中缓冲层502的厚度还可以选择3μm，铝离子掺杂浓度还可以选择1×1017cm-3，如图5b所示；
优选地，缓冲层502为P+缓冲层。
S503、利用热壁LPCVD工艺在缓冲层502上外延厚度为100～200μm，铝离子掺杂浓度为1×1014～1×1015cm-3的第一漂移层503，其中第一漂移层 503的厚底还可以选择135μm，铝离子掺杂浓度还可以选择2×1014cm-3，如图5c所示；
优选地，第一漂移层503为P-漂移层。
S504、利用反应离子刻蚀工艺刻蚀第一漂移层503，形成第一沟槽504，深度为1～10μm，如图5d所示；
S505、利用热氧化工艺在第一沟槽504淀积第一氧化层505，将第一沟槽504填满，磨掉第一漂移层上的氧化物，只保留第一沟槽内部的氧化物，对第一漂移层503和第一氧化层505表面进行平坦化处理，如图5e所示；
S506、利用热壁LPCVD工艺在第一漂移层503和第一氧化层505表面外延厚度为1～20μm、铝离子掺杂浓度为1×1014～1×1015cm-3的第二漂移层506，其中第二漂移层506的厚度还可以选择5μm，铝离子掺杂浓度还可以选择2×1014cm-3，在图中为方便显示，统一将第一漂移层503和第二漂移层506统称为漂移层5001，如图5f所示；
优选地，第二漂移层503为P-漂移层。
S507、利用热壁LPCVD工艺，在漂移层5001外延生长深度为0.5～2μm，氮离子掺杂浓度1×1017～1×1018cm-3的N型基区507，其中N型基区507的深度还可以选择1μm、1.5μm，氮离子掺杂浓度还可以选择3×1017cm-3、 8×1017cm-3，如图5g所示；
S508、利用离子注入工艺，在N型基区507内多次选择性氮离子注入，形成厚度为0.1～0.5μm、氮离子掺杂浓度1×1019～1×1021cm-3的N+接触区508，其中N+接触区508还可以选择0.15μm，氮离子掺杂浓度还可以选择 1×1020cm-3，如图5h所示；
S509、利用离子注入工艺，在N型基区507内多次选择性铝离子注入，形成深度为0.1～0.5μm、铝离子掺杂浓度1×1018～1×1020cm-3的P+发射区509，其中P+发射区509的深度还可以选择0.15μm，铝离子掺杂浓度还可以选择 1×1019cm-3，如图5i所示；
S510、利用反应离子刻蚀工艺刻蚀漂移层5001和第一氧化层505，制备第二沟槽510，第二沟槽510的宽度小于第一沟槽504的宽度，形成埋氧化层511，埋氧化层511位于漂移层5001内，第二沟槽510的两侧，如图 5j所示；
S511、利用热氧化工艺在第二沟槽512形成第二氧化层512，利用CVD 工艺，在第二沟槽510淀积多晶硅513，如图5k所示；
S512、在整个器件表面(即N+接触区508、发射区509、第二氧化层512 和多晶硅513表面)淀积光刻胶，显影形成发射极欧姆接触金属窗口，在整个器件表面(N+接触区508、发射区509、多晶硅513和发射极欧姆接触金属窗口)淀积Ti/Al合金，超声波剥离形成发射极欧姆接触金属层，在1050℃温度下，氮气气氛中退火3分钟形成发射极514，如图5l所示；
S513、在集电层下表面淀积Ni/Ti/Al合金，作为集电极接触金属，在 900℃温度下，氮气气氛中退火5分钟形成集电极515，如图5m所示。
综上所述，本文中应用了具体个例对本发明一种注入增强型SiC PNM-IGBT器件及其制备方法的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本发明的方法及其核心思想；同时，对于本领域的一般技术人员，依据本发明的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本发明的限制，本发明的保护范围应以所附的权利要求为准。
Claims (10)
1.一种注入增强型SiC PNM-IGBT器件的制备方法，其特征在于，包括：
选取N型SiC衬底；
利用热壁LPCVD工艺在所述SiC衬底连续生长过渡层、第一漂移层、缓冲层、集电层；
利用CMP工艺，去除所述SiC衬底和所述过渡层；
利用反应离子刻蚀工艺刻蚀所述第一漂移层，形成第一沟槽，利用热氧化工艺在所述第一沟槽生长第一氧化层；
利用热壁LPCVD工艺在所述第一漂移层和所述第一氧化层表面生长第二漂移层；
利用热壁LPCVD工艺在所述第二漂移层生长P型阱区，在所述P型阱区形成P+接触区和N+发射区；
利用反应离子刻蚀工艺刻蚀所述第二漂移层和所述第一氧化层，形成第二沟槽以制备出埋氧化层；
利用热氧化工艺在所述第二沟槽生长第二氧化层，利用CVD工艺在所述第二氧化层生长多晶硅；
淀积金属层形成发射极和集电极。
2.如权利要求1所述的方法，其特征在于，利用热壁LPCVD工艺在所述SiC衬底连续生长过渡层、第一漂移层、缓冲层、集电层，包括：
利用热壁LPCVD工艺在所述SiC衬底生长厚度为10～30μm的过渡层；
利用热壁LPCVD工艺在所述过渡层生长厚度为100～200μm，氮离子掺杂浓度为1×1014～1×1015cm-3的第一漂移层；
利用热壁LPCVD工艺在所述第一漂移层生长厚度为1～10μm，氮离子掺杂浓度1×1016～1×1018cm-3的缓冲层；
利用热壁LPCVD工艺在所述缓冲层生长厚度为3～5μm，铝离子掺杂浓度1×1018～1×1020cm-3的集电层。
3.如权利要求1所述的方法，其特征在于，利用热氧化工艺在所述第一沟槽生长第一氧化层，包括：
在所述第一沟槽中持续生长所述第一氧化层，直至所述第一氧化层的深度与所述第一漂移层平齐；
去除所述第一漂移层上的所述第一氧化层；
对所述第一沟槽和所述第一漂移层进行平坦化处理。
4.如权利要求1所述的方法，其特征在于，所述第二漂移层的厚度为1～20μm，氮离子掺杂浓度为1×1014～1×1015cm-3。
5.如权利要求1所述的方法，其特征在于，利用热壁LPCVD工艺在所述第二漂移层生长P型阱区，在所述P型阱区形成P+接触区和N+发射区，包括：
利用热壁LPCVD工艺在所述第二漂移层生长深度为0.5～2μm、铝离子掺杂浓度1×1017～1×1018cm-3的所述P型阱区；
利用离子注入工艺在所述P型阱区形成深度为0.1～0.5μm、铝离子掺杂浓度1×1019～1×1021cm-3的所述P+接触区；
利用离子注入工艺在所述P型阱区形成深度为0.1～0.5μm、氮离子掺杂浓度1×1018～1×1020cm-3的所述N+发射区。
6.如权利要求1所述的方法，其特征在于，所述第二沟槽的宽度小于所述第一沟槽的宽度。
7.如权利要求1所述的方法，其特征在于，所述埋氧化层位于所述第二沟槽的两侧。
8.如权利要求1所述的方法，其特征在于，淀积金属层形成发射极，包括：
在整个器件表面淀积光刻胶，显影形成发射极欧姆接触金属窗口，在整个器件表面淀积Ni/Ti/Al合金，利用超声剥离工艺形成发射极欧姆接触金属层；
在900℃温度下，氮气气氛中退火5分钟形成所述发射极。
9.如权利要求1所述的方法，其特征在于，淀积金属层形成集电极，包括：
在所述集电层下表面淀积Ti/Al合金形成集电极接触金属；
在1050℃温度下，氮气气氛中退火3分钟形成所述集电极。
10.一种注入增强型SiC PNM-IGBT器件，其特征在于，包括：集电层、缓冲层、漂移层、P型阱区、P+接触区、N+发射区、埋氧化层、集电极、发射极，其中，所述埋氧化层位于所述漂移层内，所述注入增强型SiC PNM-IGBT器件由权利要求1～9任一项所述的方法制备形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710466252.7A CN107507862B (zh) | 2017-06-19 | 2017-06-19 | 注入增强型SiC PNM-IGBT器件及其制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710466252.7A CN107507862B (zh) | 2017-06-19 | 2017-06-19 | 注入增强型SiC PNM-IGBT器件及其制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107507862A true CN107507862A (zh) | 2017-12-22 |
| CN107507862B CN107507862B (zh) | 2020-07-17 |
Family
ID=60679450
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710466252.7A Active CN107507862B (zh) | 2017-06-19 | 2017-06-19 | 注入增强型SiC PNM-IGBT器件及其制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107507862B (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115274840A (zh) * | 2022-09-29 | 2022-11-01 | 深圳芯能半导体技术有限公司 | 一种rc-igbt器件结构及其制备方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140246718A1 (en) * | 2011-04-12 | 2014-09-04 | Denso Corporation | Semiconductor device and manufacturing method of the same |
| CN106409898A (zh) * | 2016-11-01 | 2017-02-15 | 株洲中车时代电气股份有限公司 | 一种具有埋氧化层的沟槽栅igbt及其制作方法 |
-
2017
- 2017-06-19 CN CN201710466252.7A patent/CN107507862B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20140246718A1 (en) * | 2011-04-12 | 2014-09-04 | Denso Corporation | Semiconductor device and manufacturing method of the same |
| CN106409898A (zh) * | 2016-11-01 | 2017-02-15 | 株洲中车时代电气股份有限公司 | 一种具有埋氧化层的沟槽栅igbt及其制作方法 |
Non-Patent Citations (1)
| Title |
|---|
| KENJI FUKUDA ET AL: "Development of Ultrahigh-Voltage SiC Devices", 《IEEE TRANSACTIONS ON ELECTRON DEVICES》 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115274840A (zh) * | 2022-09-29 | 2022-11-01 | 深圳芯能半导体技术有限公司 | 一种rc-igbt器件结构及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107507862B (zh) | 2020-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101515547B (zh) | 制备超结vdmos器件的方法 | |
| CN107507861A (zh) | 新型肖特基接触注入增强型SiC PNM‑IGBT器件及其制备方法 | |
| TW522569B (en) | Power MOS device with buried gate | |
| CN104241348B (zh) | 一种低导通电阻的SiC IGBT及其制备方法 | |
| CN106711207B (zh) | 一种纵向沟道的SiC结型栅双极型晶体管及其制备方法 | |
| CN107275407A (zh) | 一种碳化硅vdmos器件及其制作方法 | |
| CN102832248A (zh) | 基于半超结的碳化硅mosfet及制作方法 | |
| CN102945804B (zh) | 一种沟槽栅型igbt芯片制作方法 | |
| CN107275406B (zh) | 一种碳化硅TrenchMOS器件及其制作方法 | |
| CN107808899A (zh) | 具有混合导电模式的横向功率器件及其制备方法 | |
| CN104409507B (zh) | 低导通电阻vdmos器件及制备方法 | |
| CN109166918A (zh) | 一种绝缘栅双极晶体管及其制作方法 | |
| CN102184964B (zh) | N沟道积累型SiC IEMOSFET器件的制备方法 | |
| CN109119463A (zh) | 一种横向沟槽型mosfet器件及其制备方法 | |
| CN107305909A (zh) | 一种逆导型igbt背面结构及其制备方法 | |
| CN103872101B (zh) | 一种绝缘栅场效应晶体管及其制作方法 | |
| CN102130153A (zh) | 绝缘体上硅的n型横向绝缘栅双极晶体管及其制备方法 | |
| WO2022193656A1 (zh) | 降低开关损耗的半导体器件及其制作方法 | |
| CN105845718B (zh) | 一种4H-SiC沟槽型绝缘栅双极型晶体管 | |
| CN109065608A (zh) | 一种横向双极型功率半导体器件及其制备方法 | |
| CN103928321B (zh) | 碳化硅绝缘栅双极型晶体管的制备方法 | |
| CN104517837B (zh) | 一种绝缘栅双极型晶体管的制造方法 | |
| CN107507862A (zh) | 注入增强型SiC PNM‑IGBT 器件及其制备方法 | |
| CN102354707A (zh) | 一种抗闩锁效应的绝缘栅双极型晶体管 | |
| CN110504313A (zh) | 一种横向沟槽型绝缘栅双极晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |