CN107507860A - 倒台面栅igbt结构及其制作方法 - Google Patents
倒台面栅igbt结构及其制作方法 Download PDFInfo
- Publication number
- CN107507860A CN107507860A CN201610414894.8A CN201610414894A CN107507860A CN 107507860 A CN107507860 A CN 107507860A CN 201610414894 A CN201610414894 A CN 201610414894A CN 107507860 A CN107507860 A CN 107507860A
- Authority
- CN
- China
- Prior art keywords
- reversed
- trapezoid
- base
- semiconductor substrate
- source region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title claims description 23
- 239000000758 substrate Substances 0.000 claims abstract description 66
- 239000004065 semiconductor Substances 0.000 claims abstract description 65
- 230000001413 cellular effect Effects 0.000 claims abstract description 19
- 238000011049 filling Methods 0.000 claims abstract description 3
- 229910052751 metal Inorganic materials 0.000 claims description 24
- 239000002184 metal Substances 0.000 claims description 24
- 238000002161 passivation Methods 0.000 claims description 23
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 23
- 229920005591 polysilicon Polymers 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 12
- 238000002347 injection Methods 0.000 claims description 6
- 239000007924 injection Substances 0.000 claims description 6
- 238000000151 deposition Methods 0.000 claims description 3
- 239000004020 conductor Substances 0.000 claims 1
- 230000003071 parasitic effect Effects 0.000 abstract description 9
- 238000000034 method Methods 0.000 abstract description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 230000002459 sustained effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/70—Bipolar devices
- H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
- H01L29/739—Transistor-type devices, i.e. able to continuously respond to applied control signals controlled by field-effect, e.g. bipolar static induction transistors [BSIT]
- H01L29/7393—Insulated gate bipolar mode transistors, i.e. IGBT; IGT; COMFET
- H01L29/7395—Vertical transistors, e.g. vertical IGBT
- H01L29/7396—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions
- H01L29/7397—Vertical transistors, e.g. vertical IGBT with a non planar surface, e.g. with a non planar gate or with a trench or recess or pillar in the surface of the emitter, base or collector region for improving current density or short circuiting the emitter and base regions and a gate structure lying on a slanted or vertical surface or formed in a groove, e.g. trench gate IGBT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66234—Bipolar junction transistors [BJT]
- H01L29/66325—Bipolar junction transistors [BJT] controlled by field-effect, e.g. insulated gate bipolar transistors [IGBT]
- H01L29/66333—Vertical insulated gate bipolar transistors
- H01L29/66348—Vertical insulated gate bipolar transistors with a recessed gate
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种倒台面栅IGBT结构，包括：半导体衬底和元胞区；元胞区包括位于半导体衬底表面内的第一基区、第二基区、位于第一基区中的第一源区、位于第二基区中的第二源区和位于第一基区与第二基区之间的倒台面，倒台面为上宽下窄结构，倒台面下部位于半导体衬底内，上部与半导体衬底表面相平齐，半导体衬底表面在部分第一源区和部分第二源区之间覆盖有氧化层，且倒台面被氧化层填充。上述IGBT结构通过保持沟道上方的氧化层厚度不变，增大第一基区与第二基区之间氧化层的厚度来实现在保持阈值电压不变的同时，大幅减小栅集寄生电容，以降低IGBT开关过程中的电磁干扰。
Description
技术领域
本发明涉及半导体器件领域，尤其涉及一种倒台面栅IGBT结构及其制作方法。
背景技术
绝缘栅双极型晶体管(Insulated Gate Bipolar Transistor，简称IGBT)的元胞存在栅集寄生电容，它会导致IGBT在开关过程中易受电磁干扰影响，使栅电压出现振荡，进而使IGBT开关性能变差。普通的IGBT元胞典型结构如图1所示，它的整个氧化层a的厚度均匀为t。氧化层a可以分为两部分，沟道上方的氧化层b的厚度决定了IGBT阈值电压的大小，而两基区间的氧化层c的厚度则决定了栅集寄生电容的大小。由于IGBT阈值电压的限制，t取值只能维持在100nm到150nm之间，但是如果两基区间的氧化层c厚度太小，会导致其栅集寄生电容较大。
发明内容
本发明提供一种倒台面栅IGBT结构及其制作方法，用以解决现有技术中不能在减小栅集寄生电容的同时保持阈值电压不变的技术问题。
本发明一方面提供一种倒台面栅IGBT结构，包括：
半导体衬底和元胞区；元胞区包括位于半导体衬底表面内的第一基区、第二基区、位于第一基区中的第一源区、位于第二基区中的第二源区和位于第一基区与第二基区之间的倒台面，倒台面为上宽下窄结构，倒台面下部位于半导体衬底内，上部与半导体衬底表面相平齐，半导体衬底表面在部分第一源区和部分第二源区之间覆盖有氧化层，且倒台面被氧化层填充。
进一步的，倒台面中氧化层的厚度为半导体衬底表面覆盖的氧化层厚度的2倍到20倍。
进一步的，元胞区还包括多晶硅层，所述多晶硅层覆盖在氧化层上。
进一步的，元胞区还包括钝化层和第一金属层，其中，钝化层覆盖多晶硅层、部分第一源区和部分第二源区，第一金属层覆盖钝化层、部分第一源区、部分第二源区、部分第一基区和部分第二基区。
进一步的，还包括位于半导体衬底背面的发射区和覆盖发射区的第二金属层。
进一步的，第一源区、第二源区和半导体衬底为第一导电类型的掺杂区，第一基区、第二基区和发射区为第二导电类型的掺杂区，其中，第一导电类型与第二导电类型不相同。
本发明另一方面提供一种倒台面栅IGBT制作方法，包括：
步骤101，在半导体衬底表面内形成倒台面结构，倒台面结构被氧化层填满，其中，倒台面结构上宽下窄，倒台面下部位于半导体衬底内，上部与半导体衬底表面相平齐；
步骤102，在半导体衬底表面和倒台面上表面依次生长氧化层、淀积多晶硅层；
步骤103，对倒台面两侧的部分氧化层、多晶硅层进行刻蚀，使刻蚀后剩余的氧化层覆盖倒台面及与倒台面相邻的两侧部分区域，多晶硅层覆盖在氧化层上；
步骤104，在倒台面两侧的半导体衬底表面内形成第一基区和第二基区，其中，第一基区和第二基区均与氧化层相接触；
步骤105，对第一基区进行第一源区注入，对第二基区进行第二源区注入，其中，第一源区、第二源区均与氧化层相接触。
进一步的，在步骤105之后还包括：
步骤106，在半导体衬底正面淀积钝化层，并对钝化层进行刻蚀，刻蚀后的钝化层覆盖多晶硅层、部分第一源区和部分第二源区；
步骤107，在半导体衬底正面淀积第一金属层，使第一金属层覆盖钝化层、部分第一源区、部分第二源区、部分第一基区和部分第二基区。
进一步的，在步骤107之后还包括：
步骤108，在半导体衬底背面依次形成发射区和第二金属层，其中，第二金属层覆盖在发射区上。
本发明提供的倒台面栅IGBT结构及其制作方法，通过保持沟道上方的氧化层厚度不变，增大第一基区与第二基区之间氧化层的厚度，既可以保持阈值电压不变，又能大幅减小栅集寄生电容，降低IGBT开关过程中的电磁干扰。
附图说明
在下文中将基于实施例并参考附图来对本发明进行更详细的描述。其中：
图1为普通的IGBT元胞典型结构；
图2为本发明实施例一提供的倒台面栅IGBT结构的结构示意图；
图3为本发明实施例二提供的倒台面栅IGBT结构的结构示意图；
图4为本发明实施例三提供的倒台面栅IGBT制作方法的流程示意图；
图5为根据本发明实施例三提供的倒台面栅IGBT制作方法获得的第一结构示意图；
图6为根据本发明实施例三提供的倒台面栅IGBT制作方法获得的第二结构示意图；
图7为根据本发明实施例三提供的倒台面栅IGBT制作方法获得的第三结构示意图；
图8为根据本发明实施例三提供的倒台面栅IGBT制作方法获得的第四结构示意图；
图9为根据本发明实施例三提供的倒台面栅IGBT制作方法获得的第五结构示意图；
图10为本发明实施例四提供的倒台面栅IGBT制作方法的流程示意图；
图11为根据本发明实施例四提供的倒台面栅IGBT制作方法获得的第一结构示意图；
图12为根据本发明实施例四提供的倒台面栅IGBT制作方法获得的第二结构示意图。
在附图中，相同的部件使用相同的附图标记。附图并未按照实际的比例绘制。
具体实施方式
下面将结合附图对本发明作进一步说明。
实施例一
图2为本发明实施例一提供的倒台面栅IGBT结构的结构示意图；如图2所示，本实施例提供一种倒台面栅IGBT结构，包括：
半导体衬底1和元胞区2；元胞区2包括位于半导体衬底1表面内的第一基区21、第二基区22、位于第一基区21中的第一源区23、位于第二基区22中的第二源区24和位于第一基区21与第二基区22之间的倒台面25，倒台面25为上宽下窄结构，倒台面25下部位于半导体衬底1内，上部与半导体衬底1表面相平齐，半导体衬底1表面在部分第一源区23和部分第二源区24之间覆盖有氧化层26，且倒台面25被氧化层26填充。
具体的，本说明书中的“半导体衬底表面内”是指由半导体衬底1正面的表面向下延伸的一定深度的区域，该区域属于半导体衬底1的一部分。
其中，半导体衬底1可以包括半导体元素，例如单晶、多晶或非晶结构的硅或硅锗，也可以包括混合的半导体结构，例如碳化硅、合金半导体或其组合，在此不做限定。在本实施例中的半导体衬底1优选采用硅衬底，可采用N型或P型硅衬底。
元胞区2有多个，每个元胞区2包括位于半导体衬底1表面内的第一基区21、第二基区22、第一源区23、第二源区24和倒台面25，倒台面25为中空的上宽下窄结构，倒台面25下部位于半导体衬底1内，上部为开口设置且与半导体衬底1表面相平齐，半导体衬底1表面在部分第一源区23和部分第二源区24之间覆盖有氧化层26，倒台面25被氧化层26填充，覆盖在部分第一源区23与部分第二源区24的氧化层26位于半导体衬底1表面的部分具有相同的厚度。
本实施例提供的倒台面栅IGBT结构，氧化层26在第一基区21与第二基区22上方的厚度相同，且小于位于倒台面25的氧化层26的厚度，这样既可以保持阈值电压不变，又能大幅减小栅集寄生电容,降低IGBT开关过程中的电磁干扰。
实施例二
本实施例是在上述实施例的基础上进行的补充说明。
图3为本发明实施例一提供的倒台面栅IGBT结构的结构示意图；如图3所示，元胞区2还包括多晶硅层27，所述多晶硅层27覆盖在氧化层26上。
进一步的，元胞区2还包括钝化层28和第一金属层29，其中，钝化层28覆盖多晶硅层27、部分第一源区23和部分第二源区24，第一金属层29覆盖钝化层28、部分第一源区23、部分第二源区24、部分第一基区21和部分第二基区22。
具体的，钝化层28用于将第一金属层29与氧化层26、多晶硅层27分隔开，第一金属层29优选为铝层。
进一步的，上述IGBT还包括位于半导体衬底1背面的发射区3和覆盖发射区3的第二金属层4。
进一步的，倒台面25中氧化层26的厚度为半导体衬底1表面覆盖的氧化层26厚度的2倍到20倍。
进一步的，第一源区23、第二源区24和半导体衬底1为第一导电类型的掺杂区，第一基区21、第二基区22和发射区3为第二导电类型的掺杂区，其中，第一导电类型与第二导电类型不相同。
具体的，第一导电类型与第二导电类型均可为N型或者P型，只需满足第一导电类型与第二导电类型不相同即可。
本实施例提供的倒台面栅IGBT结构，通过保持沟道(第一基区21与第一源区23之间、第二基区22与第二源区24之间)上方的氧化层26厚度不变，增大第一基区21与第二基区22之间氧化层26的厚度来实现在保持阈值电压不变的同时，大幅减小栅集寄生电容，以降低IGBT开关过程中的电磁干扰。
实施例三
本实施例提供的倒台面栅IGBT制作方法用于制作上述实施例一中的倒台面栅IGBT结构。
图4为本发明实施例三提供的倒台面栅IGBT制作方法的流程示意图；如图4所示；本实施例提供一种倒台面栅IGBT制作方法，包括：
步骤101，在半导体衬底表面内形成倒台面结构，倒台面结构被氧化层填满，其中，倒台面结构上宽下窄，倒台面下部位于半导体衬底内，上部与半导体衬底表面相平齐。
本步骤形成的结构如图5所示，标号400为半导体衬底，401为倒台面结构。
步骤102，在半导体衬底表面和倒台面上表面依次生长氧化层、淀积多晶硅层。
具体的，氧化层起隔离作用，氧化层具体可为二氧化硅或者氮氧化硅。
本步骤形成的结构如图6所示，标号402为氧化层，403为多晶硅层。
步骤103，对倒台面两侧的部分氧化层、多晶硅层进行刻蚀，使刻蚀后剩余的氧化层覆盖倒台面及与倒台面相邻的两侧部分区域，多晶硅层覆盖在氧化层上。
本步骤形成的结构如图7所示。
步骤104，在倒台面两侧的半导体衬底表面内形成第一基区和第二基区，其中，第一基区和第二基区均与氧化层相接触。
本步骤形成的结构如图8所示。标号404为第一基区，405为第二基区。
步骤105，对第一基区进行第一源区注入，对第二基区进行第二源区注入，其中，第一源区、第二源区均与氧化层相接触。
本步骤形成的结构如图9所示。标号406为第一源区，407为第二源区。
本实施例提供的倒台面栅IGBT制作方法，通过将第一基区与第二基区之间设置倒台面结构，并在倒台面结构中填充氧化层，以此保持沟道上方的氧化层厚度不变，增大第一基区与第二基区之间氧化层的厚度来实现在保持阈值电压不变的同时，大幅减小栅集寄生电容，以降低IGBT开关过程中的电磁干扰。
实施例四
本实施例是在实施例三的基础上进行的补充说明。
图10为本发明实施例四提供的倒台面栅IGBT制作方法的流程示意图；本实施例在实施例三的基础上还包括：
步骤106，在半导体衬底正面淀积钝化层，并对钝化层进行刻蚀，刻蚀后的钝化层覆盖多晶硅层、部分第一源区和部分第二源区。
本步骤形成的结构如图11所示，标号408为钝化层。
步骤107，在半导体衬底正面淀积第一金属层，使第一金属层覆盖钝化层、部分第一源区、部分第二源区、部分第一基区和部分第二基区。
本步骤形成的结构如图12所示，标号409为第一金属层。
步骤108，在半导体衬底背面依次形成发射区和第二金属层，其中，第二金属层覆盖在发射区上。
虽然已经参考优选实施例对本发明进行了描述，但在不脱离本发明的范围的情况下，可以对其进行各种改进并且可以用等效物替换其中的部件。尤其是，只要不存在结构冲突，各个实施例中所提到的各项技术特征均可以任意方式组合起来。本发明并不局限于文中公开的特定实施例，而是包括落入权利要求的范围内的所有技术方案。
Claims (9)
1.一种倒台面栅IGBT结构，其特征在于，包括：
半导体衬底和元胞区；元胞区包括位于半导体衬底表面内的第一基区、第二基区、位于第一基区中的第一源区、位于第二基区中的第二源区和位于第一基区与第二基区之间的倒台面，倒台面为上宽下窄结构，倒台面下部位于半导体衬底内，上部与半导体衬底表面相平齐，半导体衬底表面在部分第一源区和部分第二源区之间覆盖有氧化层，且倒台面被氧化层填充。
2.根据权利要求1所述的倒台面栅IGBT结构，其特征在于，倒台面中氧化层的厚度为半导体衬底表面覆盖的氧化层厚度的2倍到20倍。
3.根据权利要求1所述的倒台面栅IGBT结构，其特征在于，元胞区还包括多晶硅层，所述多晶硅层覆盖在氧化层上。
4.根据权利要求3所述的倒台面栅IGBT结构，其特征在于，元胞区还包括钝化层和第一金属层，其中，钝化层覆盖多晶硅层、部分第一源区和部分第二源区，第一金属层覆盖钝化层、部分第一源区、部分第二源区、部分第一基区和部分第二基区。
5.根据权利要求1所述的倒台面栅IGBT结构，其特征在于，还包括位于半导体衬底背面的发射区和覆盖发射区的第二金属层。
6.根据权利要求5所述的倒台面栅IGBT结构，其特征在于，第一源区、第二源区和半导体衬底为第一导电类型的掺杂区，第一基区、第二基区和发射区为第二导电类型的掺杂区，其中，第一导电类型与第二导电类型不相同。
7.一种倒台面栅IGBT制作方法，其特征在于，包括：
步骤101，在半导体衬底表面内形成倒台面结构，倒台面结构被氧化层填满，其中，倒台面结构上宽下窄，倒台面下部位于半导体衬底内，上部与半导体衬底表面相平齐；
步骤102，在半导体衬底表面和倒台面上表面依次生长氧化层、淀积多晶硅层；
步骤103，对倒台面两侧的部分氧化层、多晶硅层进行刻蚀，使刻蚀后剩余的氧化层覆盖倒台面及与倒台面相邻的两侧部分区域，多晶硅层覆盖在氧化层上；
步骤104，在倒台面两侧的半导体衬底表面内形成第一基区和第二基区，其中，第一基区和第二基区均与氧化层相接触；
步骤105，对第一基区进行第一源区注入，对第二基区进行第二源区注入，其中，第一源区、第二源区均与氧化层相接触。
8.根据权利要求7所述的倒台面栅IGBT制作方法，其特征在于，在步骤105之后还包括：
步骤106，在半导体衬底正面淀积钝化层，并对钝化层进行刻蚀，刻蚀后的钝化层覆盖多晶硅层、部分第一源区和部分第二源区；
步骤107，在半导体衬底正面淀积第一金属层，使第一金属层覆盖钝化层、部分第一源区、部分第二源区、部分第一基区和部分第二基区。
9.根据权利要求8所述的倒台面栅IGBT制作方法，其特征在于，在步骤107之后还包括：
步骤108，在半导体衬底背面依次形成发射区和第二金属层，其中，第二金属层覆盖在发射区上。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610414894.8A CN107507860A (zh) | 2016-06-14 | 2016-06-14 | 倒台面栅igbt结构及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610414894.8A CN107507860A (zh) | 2016-06-14 | 2016-06-14 | 倒台面栅igbt结构及其制作方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN107507860A true CN107507860A (zh) | 2017-12-22 |
Family
ID=60678533
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610414894.8A Pending CN107507860A (zh) | 2016-06-14 | 2016-06-14 | 倒台面栅igbt结构及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107507860A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113594024A (zh) * | 2021-07-30 | 2021-11-02 | 中国电子科技集团公司第四十四研究所 | 金属电极剥离胶膜的制作方法及金属剥离电极的制作方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4571606A (en) * | 1982-06-21 | 1986-02-18 | Eaton Corporation | High density, high voltage power FET |
| EP0119400B1 (en) * | 1983-02-17 | 1987-08-05 | Nissan Motor Co., Ltd. | A vertical-type mosfet and method of fabricating the same |
| US20040164346A1 (en) * | 2003-02-20 | 2004-08-26 | Semiconductor Components Industries, Llc. | Power switching transistor with low drain to gate capacitance |
-
2016
- 2016-06-14 CN CN201610414894.8A patent/CN107507860A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4571606A (en) * | 1982-06-21 | 1986-02-18 | Eaton Corporation | High density, high voltage power FET |
| EP0119400B1 (en) * | 1983-02-17 | 1987-08-05 | Nissan Motor Co., Ltd. | A vertical-type mosfet and method of fabricating the same |
| US20040164346A1 (en) * | 2003-02-20 | 2004-08-26 | Semiconductor Components Industries, Llc. | Power switching transistor with low drain to gate capacitance |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113594024A (zh) * | 2021-07-30 | 2021-11-02 | 中国电子科技集团公司第四十四研究所 | 金属电极剥离胶膜的制作方法及金属剥离电极的制作方法 |
| CN113594024B (zh) * | 2021-07-30 | 2024-01-30 | 中国电子科技集团公司第四十四研究所 | 金属电极剥离胶膜的制作方法及金属剥离电极的制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6432775B2 (en) | Trench DMOS transistor structure having a low resistance path to a drain contact located on an upper surface | |
| US8659076B2 (en) | Semiconductor device structures and related processes | |
| CN102694009B (zh) | 半导体器件及其制造方法 | |
| CN105280711B (zh) | 电荷补偿结构及用于其的制造 | |
| CN105103294B (zh) | 用于改进垂直场效应器件的封装的器件体系结构和方法 | |
| CN107112276A (zh) | 具有带锥形氧化物厚度的多晶硅填充渠沟的功率组件 | |
| JP2008536316A (ja) | トレンチゲート電界効果トランジスタおよびその形成方法 | |
| US10510747B1 (en) | BCD semiconductor device and method for manufacturing the same | |
| CN102347220A (zh) | 具有薄epi工艺的沟槽超结mosfet器件及其制造方法 | |
| JP2007516617A (ja) | エッチングで形成された溝を用いて厚い誘電体領域を形成する方法 | |
| JP2006074054A (ja) | 上面ドレインｍｏｓゲートデバイスおよびそのための製造方法 | |
| WO2004061975A1 (en) | Trench mis device having implanted drain-drift region and thick bottom oxide and process for manufacturing the same | |
| CN104541378A (zh) | 半导体装置 | |
| US9627472B2 (en) | Semiconductor structure with varying doping profile and related ICS and devices | |
| US20170288047A1 (en) | Shallow-Trench Semi-Super-Junction VDMOS Device and Manufacturing Method Therefor | |
| CN106409912A (zh) | 高频率大功率沟槽mos场效应管及其制造方法 | |
| CN107910266A (zh) | 功率半导体器件及其制造方法 | |
| CN105826360B (zh) | 沟槽型半超结功率器件及其制作方法 | |
| WO2022193656A1 (zh) | 降低开关损耗的半导体器件及其制作方法 | |
| CN110504313B (zh) | 一种横向沟槽型绝缘栅双极晶体管及其制备方法 | |
| WO2023116383A1 (zh) | 带有超结结构的绝缘栅双极型晶体管及其制备方法 | |
| CN107507860A (zh) | 倒台面栅igbt结构及其制作方法 | |
| CN103681824A (zh) | 功率半导体元件 | |
| WO2023093132A1 (zh) | Iegt结构及其制作方法 | |
| CN107046062B (zh) | 一种具有半绝缘多晶硅层的纵向双扩散金属氧化物半导体场效应管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20200929 Address after: 412001 Room 309, floor 3, semiconductor third line office building, Tianxin hi tech park, Shifeng District, Zhuzhou City, Hunan Province Applicant after: Zhuzhou CRRC times Semiconductor Co.,Ltd. Address before: The age of 412001 in Hunan Province, Zhuzhou Shifeng District Road No. 169 Applicant before: ZHUZHOU CRRC TIMES ELECTRIC Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20171222 |
|
| RJ01 | Rejection of invention patent application after publication |