CN107507829B - 基于界面钝化层的mos电容器及其制备方法 - Google Patents

基于界面钝化层的mos电容器及其制备方法 Download PDF

Info

Publication number
CN107507829B
CN107507829B CN201710661954.0A CN201710661954A CN107507829B CN 107507829 B CN107507829 B CN 107507829B CN 201710661954 A CN201710661954 A CN 201710661954A CN 107507829 B CN107507829 B CN 107507829B
Authority
CN
China
Prior art keywords
layer
ohmic contact
passivation layer
interface
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710661954.0A
Other languages
English (en)
Other versions
CN107507829A (zh
Inventor
程新红
王谦
李静杰
郑理
沈玲燕
张栋梁
顾子悦
钱茹
俞跃辉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Institute of Microsystem and Information Technology of CAS
Original Assignee
Shanghai Institute of Microsystem and Information Technology of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Institute of Microsystem and Information Technology of CAS filed Critical Shanghai Institute of Microsystem and Information Technology of CAS
Priority to CN201710661954.0A priority Critical patent/CN107507829B/zh
Publication of CN107507829A publication Critical patent/CN107507829A/zh
Application granted granted Critical
Publication of CN107507829B publication Critical patent/CN107507829B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/06—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration
    • H01L27/07—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common
    • H01L27/0705—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type
    • H01L27/0727—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors
    • H01L27/0733—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including a plurality of individual components in a non-repetitive configuration the components having an active region in common comprising components of the field effect type in combination with diodes, or capacitors or resistors in combination with capacitors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/24—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only semiconductor materials not provided for in groups H01L29/16, H01L29/18, H01L29/20, H01L29/22

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供一种基于界面钝化层的MOS电容器及其制备方法，制备包括：提供一重掺杂的衬底，并于衬底一表面上形成轻掺杂的外延层；于外延层内形成欧姆接触区；于外延层表面形成界面钝化层，并于界面钝化层表面形成栅结构，于结构表面形成表面钝化层，并于表面钝化层内形成第一窗口及第二窗口；制作栅极金属电极、第一欧姆接触电极及第二欧姆接触电极。通过上述方案，本发明对MOS电容器的界面进行了优化，在栅介质层与外延层之间引入了界面钝化层，可消除MOS器件界面处不利的界面层，降低了界面密度和界面陷阱，制备方法简单，效果显著，提供了一种有效提高栅介质层与碳化硅界面特性的途径，具有广泛的应用前景。

Description

基于界面钝化层的MOS电容器及其制备方法
技术领域
本发明属于半导体元件及其制造技术领域，特别是涉及一种基于界面钝化层的MOS电容器及其制备方法。
背景技术
在半导体领域，碳化硅(SiC)材料作为第三代宽带隙半导体材料，具有高临界击穿电场、高热导率、高电子饱和漂移速率等特点，在高温、高频、大功率、抗辐射等领域，尤其是高温或强腐蚀性等恶劣环境中具有巨大的应用潜力。
随着能源危机不断增大以及环境问题的日益凸显，以节能减排为核心的技术不断涌现出来，其中，以改进现有电力系统来提高能源利用率最为引人关注，在提高电力利用效率中起关键作用的是功率器件，也称为电力电子器件，如何降低功率器件的能耗便已成为全球性的重要课题，在这种情况下，性能远优于普遍使用的Si器件的SiC器件受到人们青睐。
新一代SiC电力电子器件产业发展需求紧迫，将直接影响我国电力电子设备与系统产业的升级，迫切需要开展SiC电力电子器件产业的布局，以避免西方出现基于SiC电力电子器件的高性能大容量电力电子装备时，我国一时无法应对的尴尬局面。但是，我国核心的电力电子器件国产化较低，SiC电力电子器件尚处于原型研制、试制阶段，SiC MOSFET器件研究更是刚刚起步，严重制约了我国SiC电力电子器件产业化进程。
目前，在SiC MOSFET器件中，由于常规栅介质层SiO2相对于SiC材料具有较低的介电常数(kSiO2＝3.9；kSiC＝10)，根据高斯定理可知，当器件工作在反偏状态时，会在栅介质层中引入较高的电场强度，使栅介质层发生不可逆的击穿损坏，导致器件过早击穿，克服这一限制的有效方法之一是采用高介电常数的新型绝缘介质材料(high-k材料)，栅介质层介电常数的增加将使引入栅介质层中的电场减小。然而，高质量的high-k材料与SiC的界面特性却成为了要解决的技术问题。
因此，提供一种可以解决高介电常数的新型绝缘介质材料与碳化硅之间界面特性的MOS电容器及其制备方法实属必要。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于界面钝化层的MOS电容器及其制备方法，用于解决现有技术中高介电常数介质层与外延层材料界面特性的问题。
为实现上述目的及其他相关目的，本发明提供一种基于界面钝化层的MOS电容器的制备方法，包括如下步骤：
1)提供一重掺杂的衬底，且所述衬底具有第一表面和第二表面，并于所述第一表面上形成轻掺杂的外延层；
2)于所述外延层内定义栅区，并于环绕所述栅区的外延层中进行重掺杂，形成欧姆接触区；
3)于所述栅区表面形成界面钝化层，并于所述界面钝化层表面形成栅结构，其中，所述界面钝化层用于消除与其相接触的界面之间的坏层；
4)于步骤3)所得到的结构的表面形成表面钝化层，并于所述表面钝化层内形成第一窗口及第二窗口，所述第一窗口与所述栅结构相对应，所述第二窗口环绕所述第一窗口且与所述欧姆接触区相对应；
5)制作栅极金属电极、第一欧姆接触电极及第二欧姆接触电极，所述栅极金属电极形成于所述第一窗口内与所述栅结构电连接，所述第一欧姆接触电极形成于所述第二窗口内与所述欧姆接触区电连接，所述第二欧姆接触电极形成于所述衬底的第二表面上。
作为本发明的一种优选方案，步骤1)中，还包括于所述衬底和所述外延层之间形成缓冲层的步骤。
作为本发明的一种优选方案，步骤2)中，形成所述欧姆接触结构的具体步骤包括：
2-1)于所述外延层表面沉积一层注入屏蔽层；
2-2)于所述注入屏蔽层表面形成注入掩膜层，通过光刻工艺定义所述注入掩膜层以形成注入掩膜图形，其中，所述注入掩膜图形至少对应覆盖所述栅区；
2-3)以所述注入掩膜图形为注入掩膜，于环绕所述栅区的外延层中进行离子注入，以形成重掺杂区域；
2-4)对注入的所述离子进行激活处理，以形成所述欧姆接触区。
作为本发明的一种优选方案，步骤2-1)中，所述注入屏蔽层的厚度为30～50nm；步骤2-3)中，进行所述离子注入的次数为3～5次，注入能量为25～100keV，注入剂量为2e14～5e14cm-2；步骤2-4)中，所述激活处理的温度为1600～1750℃，进行所述激活处理的时间为20～40min。
作为本发明的一种优选方案，步骤2)和步骤3)之间，还包括于所述欧姆接触结构表面形成第一欧姆接触金属层，以及于所述第二表面形成第二欧姆接触金属层的步骤。
作为本发明的一种优选方案，形成所述第一欧姆接触金属层的具体步骤包括：
a)于所述欧姆接触结构表面依次沉积钛层、镍层以及金层；
b)将步骤a)得到的结构进行退火，其退火温度为1000～1050℃，退火时间为30～60s。
作为本发明的一种优选方案，步骤3)中，形成所述栅结构的具体步骤包括：
3-1)于所述界面钝化层表面形成栅介质层，其中，所述栅介质层为高介电常数介质层；
3-2)于所述栅介质层表面形成多晶硅层，以得到所述栅结构。
作为本发明的一种优选方案，步骤3)中，形成的所述界面钝化层为LaSiOx钝化层。
作为本发明的一种优选方案，形成所述LaSiOx钝化层的具体步骤包括：
3-1)于所述外延层的表面沉积La2O3薄膜；
3-2)于所述La2O3薄膜表面定义形成所述LaSiOx钝化层的刻蚀图形，且所述刻蚀图形覆盖定义的所述栅区；
3-3)刻蚀所述La2O3薄膜，以得到形成所述LaSiOx钝化层所需的La2O3薄膜图形；
3-4)对所述La2O3薄膜图形进行退火，以于所述栅区的表面形成所述LaSiOx钝化层。
作为本发明的一种优选方案，步骤3-1)中，还包括循环沉积所述La2O3薄膜的步骤。
作为本发明的一种优选方案，步骤3-2)中，采用光刻工艺或电子束曝光工艺定义形成所述LaSiOx钝化层的刻蚀图形；步骤3-3)中，采用干法刻蚀或湿法腐蚀刻蚀所述La2O3薄膜；步骤3-4)中，进行所述退火的退火温度为800～900℃，退火时间为30～60s，退火氛围为氮气。
本发明还提供一种基于界面钝化层的MOS电容器，其中，所述MOS电容器为采用上述任意制备方法所制备得到的结构，包括：
衬底，所述衬底为重掺杂的衬底，且具有第一表面和第二表面；
外延层，位于所述第一表面上，所述外延层为轻掺杂的外延层；
界面钝化层，位于所述外延层表面；
欧姆接触区，形成于所述外延层内，且环绕所述界面钝化层对应的所述外延层，所述欧姆接触区为重掺杂的欧姆接触结构；
栅结构，位于所述界面钝化层表面；
栅极金属电极、第一欧姆接触电极及第二欧姆接触电极，所述栅极金属电极与所述栅结构电连接，所述第一欧姆接触电极与所述欧姆接触区电连接，所述第二欧姆接触电极与所述衬底的第二表面电连接。
作为本发明的一种优选方案，还包括缓冲层，位于所述衬底与所述外延层之间。
作为本发明的一种优选方案，还包括第一欧姆接触金属层以及第二欧姆接触金属层，其中，所述第一欧姆接触金属层位于所述欧姆接触结构与所述第一欧姆接触电极之间，所述第二欧姆接触金属层位于所述衬底与所述第二欧姆接触电极之间。
作为本发明的一种优选方案，所述欧姆接触结构的深度为200～400nm；所述第一接触金属层的形状为方形且中部具有圆形通孔部，所述界面钝化层穿过所述通孔部与所述外延层相连接，所述圆形通孔部的半径为200～300um。
作为本发明的一种优选方案，所述栅结构包括位于所述界面钝化层表面的栅极介质层以及位于所述栅极介质层表面的多晶硅层，其中，所述栅介质层为高介电常数介质层。
作为本发明的一种优选方案，所述栅极介质层的材料为Al2O3、HfO2和HfAlO中的其中之一；所述多晶硅层为重掺杂的多晶硅层；所述多晶硅层的形状为圆柱形，且位于所述栅介质层的中部。
作为本发明的一种优选方案，所述外延层的材料为4H-SiC，所述衬底的晶向偏离(11-20)方向(4±0.5)°倾角。
作为本发明的一种优选方案，所述界面钝化层为LaSiOx钝化层，所述界面钝化层的厚度为1～3nm。
如上所述，本发明的基于界面钝化层的MOS电容器及其制备方法，具有以下有益效果：
1)本发明对MOS电容器的界面进行了优化，在栅介质层与外延层之间引入了界面钝化层，可消除MOS器件界面处不利的界面层，从而大大降低了界面密度和界面陷阱；
2)本发明的器件获得了优异的界面特性以及电学性能，且制备方法简单，效果显著，为碳化硅MOS功率器件的应用提供了一种有效提高栅介质层与碳化硅界面特性的途径，具有广泛的应用前景。
附图说明
图1显示为本发明提供的基于界面钝化层的MOS电容器制备方法的流程图。
图2～图13显示为本发明的MOS电容器制备中各步骤的结构示意图：
图2显示为本发明的MOS电容器制备中提供衬底的结构示意图；
图3显示为本发明的MOS电容器制备中形成外延层的结构示意图；
图4显示为本发明的MOS电容器制备中形成缓冲层的结构示意图；
图5显示为本发明的MOS电容器制备中形成欧姆接触结构的结构示意图；
图6显示为本发明的MOS电容器制备中形成第一欧姆接触金属层的结构示意图；
图7显示为本发明的MOS电容器制备中形成第二欧姆接触金属层的结构示意图；
图8显示为本发明的MOS电容器制备中形成界面钝化层的结构示意图；
图9显示为本发明的MOS电容器制备中形成栅介质层的结构示意图；
图10显示为本发明的MOS电容器制备中形成多晶硅栅的结构示意图；
图11显示为本发明的MOS电容器制备中形成表面钝化层的结构示意图；
图12显示为本发明的MOS电容器制备中形成第一窗口及第二窗口的结构示意图；
图13显示为本发明的MOS电容器制备中形成电极的结构示意图。
图14显示为本发明的基于界面钝化层的MOS电容器结构的俯视结构示意图。
元件标号说明
101 衬底
1011 第一表面
1012 第二表面
102 缓冲层
103 外延层
104 欧姆接触区
105 第一欧姆接触金属层
106 第二欧姆接触金属层
107 界面钝化层
108 栅介质层
109 多晶硅层
110 表面钝化层
111 第一窗口
112 第二窗口
113 栅极金属电极
114 第一欧姆接触电极
115 第二欧姆接触电极
116 栅结构
S1～S5 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图14。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，虽图示中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的形态、数量及比例可为一种随意的改变，且其组件布局形态也可能更为复杂。
如图1至14所示，本发明提供一种基于界面钝化层的MOS电容器的制备方法，包括如下步骤：
1)提供一重掺杂的衬底，且所述衬底具有第一表面和第二表面，并于所述第一表面上形成轻掺杂的外延层；
2)于所述外延层内定义栅区，并于环绕所述栅区的外延层中进行重掺杂，形成欧姆接触区；
3)于所述栅区表面形成界面钝化层，并于所述界面钝化层表面形成栅结构，其中，所述界面钝化层用于消除与其相接触的界面之间的坏层；
4)于步骤3)所得到的结构的表面形成表面钝化层，并于所述表面钝化层内形成第一窗口及第二窗口，所述第一窗口与所述栅结构相对应，所述第二窗口环绕所述第一窗口且与所述欧姆接触结构相对应；
5)制作栅极金属电极、第一欧姆接触电极及第二欧姆接触电极，所述栅极金属电极形成于所述第一窗口内与所述栅结构电连接，所述第一欧姆接触电极形成于所述第二窗口内与所述欧姆接触区电连接，所述第二欧姆接触电极形成于所述第二表面上。
下面结合具体附图对本发明提供的基于界面钝化层的MOS电容器的制备方法详细说明。
如图1中的S1及图2～4所示，进行步骤1)，提供一重掺杂的衬底101，且所述衬底具有第一表面1011和第二表面1012，并于所述第一表面1011上形成轻掺杂的外延层103。
作为示例，步骤1)中，还包括于所述衬底101和所述外延层103之间形成缓冲层102的步骤。
具体的，首先提供一半导体衬底，并对其进行预设掺杂类型的离子掺杂，所述预设掺杂类型可以为N型或P型，在本实施例中选择为N型重掺杂，即N+型半导体衬底，并定义其具有第一表面和第二表面，在本实施例中，将上表面定义为第一表面，衬底背面定义为第二表面。另外，所述衬底101的材料以及所述外延层103的材料可以为含有碳化硅(SiC)材料的半导体衬底，在本实施例中选择二者均为为4H-SiC，进一步，所述衬底101晶向偏离(11-20)方向(4±0.5)°倾角。
另外，在所述衬底101的任意表面，如本实施例中的所述第一表面1011上形成一层所述外延层103，其中，所述外延层103的掺杂类型选择为与所述衬底101的掺杂类型相同，但所述外延层为轻掺杂材料层(N-型外延层)，其材料为含有碳化硅(SiC)材料的半导体衬底，在本实施例中选择为4H-SiC。
进一步，在所述衬底101与所述外延层103之间形成一层缓冲层102，用于使衬底和外延层进行更好的匹配，所述缓冲层102的厚度为0.5～1μm，优选为0.6～0.8μm，本实施例中选择为0.7μm。
如图1中的S2及图5所示，进行步骤2)，于所述外延层103内定义栅区，并于环绕所述栅区的外延层中进行重掺杂，形成欧姆接触区104。
具体的，在所述外延层103中先定义处栅区以及欧姆接触区的区域，所述栅区位置对应的所述外延层表面用于后续制作栅结构，其中，所述欧姆接触区环绕所述栅区，优选地，所述栅区外围壁与所述欧姆接触区的内侧壁之间具有预设间距，进一步，在本实施例中，所述栅区的形状为圆形。
作为示例，步骤2)中，形成所述欧姆接触区104的具体步骤包括：
2-1)于所述外延层103表面沉积一层注入屏蔽层；
2-2)于所述注入屏蔽层表面形成注入掩膜层，通过光刻工艺定义所述注入掩膜层以形成注入掩膜图形，其中，所述注入掩膜图形至少对应覆盖所述栅区；
2-3)以所述注入掩膜图形为注入掩膜，于环绕所述栅区的外延层中进行离子注入，以形成重掺杂区域；
2-4)对注入的所述离子进行激活处理，以形成所述欧姆接触区104。
具体的，形成所述欧姆接触区104的具体步骤中，通过化学气相沉积技术(如等离子体增强化学气相沉积PECVD，或低压化学气相沉积LPCVD)在所述外延层103表面沉积一层所述注入屏蔽层，其材料包括但不限于SiO2，且其厚度为30～50nm，优选为35～45nm，本实施例中选择为40nm；其次，于所述注入屏蔽层表面形成注入掩膜层，在本实施例中，采用光刻胶作为所述注入掩膜层，即在所述注入屏蔽层表面涂覆光刻胶，然后对光刻胶进行曝光、显影及坚膜工艺后形成所述注入掩膜图形，所述注入掩膜图形覆盖定义的所述栅区的位置，或者大于所述栅区对应的位置；接着，以所述注入掩膜图形为注入掩膜进行离子注入，同时，所述注入屏蔽层在此作为离子注入的屏蔽层，降低离子沟道效应；接着，还包括在进行离子注入形成重掺杂区域后，将光刻胶层与注入屏蔽层去除的步骤；最后，对注入的离子进行高温激活处理，得到最终的与所述外延层掺杂类型相同的重掺杂的欧姆接触区104。
作为示例，步骤2-1)中，所述注入屏蔽层的厚度为30～50nm；步骤2-3)中，进行所述离子注入的次数为3～5次，注入能量为25～100keV，注入剂量为2e14～5e14cm-2；步骤2-4)中，所述激活处理的温度为1600～1750℃，进行所述激活处理的时间为20～40min。
具体的，可以以多次离子注入的方式进行离子掺杂，注入次数依实际需求而定，注入能量优选为50～85keV，注入剂量为3e14～4e14cm-2，所述激活处理采用高真空高温退火炉进行，处理温度优选为1680～1750℃，处理时间优选为25～35min。
作为示例，如图6和7所示，步骤2)和步骤3)之间，还包括于所述欧姆接触区104表面形成第一欧姆接触金属层105，以及于所述第二表面1012形成第二欧姆接触金属层106的步骤。
作为示例，形成所述第一欧姆接触金属层105的具体步骤包括：
a)于所述欧姆接触区104表面依次沉积钛层、镍层以及金层；
b)将步骤a)得到的结构进行退火，其退火温度为1000～1050℃，退火时间为30～60s。
具体的，形成的所述第一欧姆接触金属层105设置于所述欧姆接触结构104表面，所述第二欧姆接触金属层106形成于所述衬底101的表面，可以减小接触电阻，并优化电极的电连接特性。进一步，所述第一欧姆接触金属层105以及所述第二欧姆接触金属层106均包括自下而上依次叠置的Ti层、Ni层及Au层，所述Ti层的厚度为15～25μm，优选为20μm，所述Ni层的厚度为100～150μm，优选为120μm，所述Au层的厚度为200～300μm，优选为250μm。另外，进行所述退火时优选为在氮气氛围下进行，其中，退火温度优选为1020℃，退火时间优选为40s。
如图1中的S3及图8～10所示，进行步骤3)，于所述栅区表面形成界面钝化层107，并于所述界面钝化层107表面形成栅结构116，其中，所述界面钝化层用于消除与其相邻的界面之间的坏层；
作为示例，步骤3)中，形成的所述界面钝化层107为LaSiOx钝化层。
作为示例，形成所述LaSiOx钝化层的具体步骤包括：
3-1)于所述外延层的表面沉积La2O3薄膜；
3-2)于所述La2O3薄膜表面定义形成所述LaSiOx钝化层的刻蚀图形，且所述刻蚀图形覆盖定义的所述栅区；
3-3)刻蚀所述La2O3薄膜，以得到形成所述LaSiOx钝化层所需的La2O3薄膜图形；
3-4)对所述La2O3薄膜图形进行退火，以于所述栅区的表面形成所述LaSiOx钝化层。
作为示例，步骤3-1)中，还包括循环沉积所述La2O3薄膜的步骤。
作为示例，步骤3-2)中，采用光刻工艺或电子束曝光工艺定义形成所述LaSiOx钝化层的刻蚀图形；步骤3-3)中，采用干法刻蚀或湿法腐蚀刻蚀所述La2O3薄膜；步骤3-4)中，进行所述退火的退火温度为800～900℃，退火时间为30～60s，退火氛围为氮气。
具体的，在所述LaSiOx钝化层的形成过程中，可以采用等离子增强原子层沉积技术沉积La2O3薄膜，优选地，可以沉积10～20个循环的La2O3薄膜，循环次数依实际需求而定。刻蚀所述La2O3薄膜时，所述湿法腐蚀的液体包括但不限于氢氟酸(HF)，所述干法刻蚀可以为电感耦合等离子刻蚀。进行所述退火的退火温度优选为820～880℃，本实施例中选择为850℃，退火时间优选为35～55s，本实施例中选择为45s。
需要说明的是，本发明对MOS电容器的界面进行了优化，在本实施例中，在栅介质层108和所述外延层103之间引入界面钝化层，特别的，在高介电常数介质层和碳化硅界面之间引入了LaSiOx钝化层，该层的引入可以消除MOS界面处不利的SiOx界面层(也即所述界面钝化层用于消除与其相邻的界面之间的坏层)，从而大大降低了界面态密度和界面陷阱，使得器件获得优异的界面特性及电学特性，需要说明的是，在栅介质形成过程中，会不可避免的在栅介质与外延层界面处形成不利的SiOx界面层，因此，在形成栅介质之前，先形成一层La2O3薄膜，在800～900℃的退火过程中，利用La2O3对SiOx的自清洁作用，即La2O3会与SiOx反应转变为高质量的LaSiOx层，进而改善界面特性。这里，不利的层指的是SiOx界面层，该层的存在会导致后续形成的栅介质可靠性降低，并且会大大增加界面陷阱以及界面态密度。当然，当所述栅介质层的材料的为二氧化硅时，也可以采用将栅介质置于NO氛围中进行退火处理，以实现界面钝化，去除不利界面的效果。另外，所述界面钝化层107的厚度为1～3nm，优选为1.5～2.5nm，本实施例中选择为2nm。
作为示例，步骤3)中，形成所述栅结构116的具体步骤包括：
3-1)于所述界面钝化层表面形成栅介质层108，其中，所述栅介质层108为高介电常数介质层；3-2)于所述栅介质层108表面形成多晶硅层109，以得到所述栅结构116。
具体的，所述栅介质层108可以采用等离子增强原子层沉积技术沉积，其材料为High-k材料，包括但不限于Al2O3，HfO2，HfAlO等，进一步所述栅介质层108的厚度为20～30nm，在本实施例中选择为25nm。另外，所述多晶硅层109选择为与所述衬底的掺杂类型相同(本实施例中为N型掺杂)的多晶硅栅，所述多晶硅栅的形状优选为圆柱形状，半径为150～250μm，本实施例中为200μm，所述多晶硅栅位于所述栅介质层的中部，既所述多晶硅栅下底的中心与所述栅介质层的中心重合。
如图1中的S4及图11～12所示，进行步骤4)，于步骤3)所得到的结构的表面形成表面钝化层110，并于所述表面钝化层110内形成第一窗口111及第二窗口112，所述第一窗口111与所述栅结构116相对应，所述第二窗口112环绕所述第一窗口111且与所述欧姆接触区104相对应。
如图1中的S5及图13～14所示，进行步骤5)，制作栅极金属电极113、第一欧姆接触电极114及第二欧姆接触电极115，所述栅极金属电极113形成于所述第一窗口111内与所述栅结构116电连接，所述第一欧姆接触电极114形成于所述第二窗口内112与所述欧姆接触区104电连接，所述第二欧姆接触电极115形成于所述衬底的第二表面1012上。
具体的，在步骤3)得到结构的器件表面形成所述表面钝化层110，用于将器件之间进行绝缘。另外，在所述栅结构116、所述欧姆接触区104以及所述衬底101的所述第二表面1012形成接触电极，以完成整个器件的制备，其中，所述栅极金属电极113、所述第一欧姆接触电极114及所述第二欧姆接触电极115的材料为本领域普通技术人员熟知的任意材料，在此不做具体限定。
如图13及图14所示，本发明还提供一种基于界面钝化层的MOS电容器，其中，所述基于界面钝化层的MOS电容器为采用本实施例提供的基于界面钝化层的MOS电容器的制备方法制备得到的结构，包括：
衬底101，所述衬底101为重掺杂的衬底，且具有第一表面和第二表面；
外延层103，位于所述第一表面上，所述外延层103轻掺杂的外延层；
界面钝化层107，位于所述外延层103表面；
欧姆接触区104，形成于所述外延层103内，且环绕所述界面钝化层107对应的所述外延层，所述欧姆接触区104为重掺杂的欧姆接触区；
栅结构116，位于所述界面钝化层107表面；
栅极金属电极113、第一欧姆接触电极114及第二欧姆接触电极115，所述栅极金属电极114与所述栅结构116电连接，所述第一欧姆接触电极114与所述欧姆接触区104电连接，所述第二欧姆接触电极115与所述衬底101的第二表面电连接。
具体的，所述衬底101为预设掺杂类型的重掺杂的衬底，所述预设掺杂类型可以为N型或P型，在本实施例中选择为N型重掺杂，即N+型半导体衬底，并定义其具有第一表面和第二表面，在本实施例中，将上表面定义为第一表面，衬底背面定义为第二表面。另外，所述衬底101的材料及所述外延层103的材料可以为含有碳化硅(SiC)材料的半导体衬底，在本实施例中二者均选择为4H-SiC，进一步，所述衬底101晶向偏离(11-20)方向(4±0.5)°倾角。另外，所述外延层103的掺杂类型选择为与所述衬底101的掺杂类型相同，但所述外延层为轻掺杂材料层，其材料为含有碳化硅(SiC)材料的半导体衬底，在本实施例中选择为4H-SiC。
另外，所述欧姆接触区104的掺杂类型与所述外延层相同，所述栅极结构116外围壁对应的区域与所述欧姆接触区104对应的区域的内侧壁之间具有预设间距，进一步，在本实施例中，所述栅极结构底部的形状为圆形。
作为示例，还包括缓冲层102，位于所述衬底101与所述外延层103之间。
在所述衬底101与所述外延层103之间形成一层缓冲层102，用于使衬底和外延层进行更好的匹配，所述缓冲层102的厚度为0.5～1μm，优选为0.6～0.8μm，本实施例中选择为0.7μm。
作为示例，还包括第一欧姆接触金属层105以及第二欧姆接触金属层106，其中，所述第一欧姆接触金属层105位于所述欧姆接触区104靠近所述第一欧姆接触电极114一侧的表面，所述第二欧姆接触金属层106位于所述衬底101与所述第二欧姆接触电极115之间。
具体的，所述第一欧姆接触金属层105以及所述第二欧姆接触金属层106均包括自下而上依次叠置的Ti层、Ni层及Au层，所述Ti层的厚度为15～25μm，优选为20μm，所述Ni层的厚度为100～150μm，优选为120μm，所述Au层的厚度为200～300μm，优选为250μm。
作为示例，还包括表面钝化层，其中，所述表面钝化层位于所述金属栅极电极以及所述第一欧姆接触电极之间，用于将其绝缘，进一步，所述表面钝化层还位于所述界面钝化层的周围，将其对应的结构与所述欧姆接触结构绝缘。
作为示例，所述栅结构116包括位于所述界面钝化层107表面的栅极介质层108以及位于所述栅极介质层108表面的多晶硅层109，其中，所述栅介质层108为高介电常数介质层。
作为示例，所述栅极介质层108的材料为Al2O3、HfO2和HfAlO中的其中之一；所述多晶硅层109为重掺杂的多晶硅层；所述多晶硅层109的形状为圆柱形，且位于所述栅介质层108的中部。
具体的，所述栅介质层108的厚度为20～30nm，在本实施例中选择为25nm。另外，所述多晶硅层109优选为所述预设掺杂类型(本实施例中为N型掺杂)的多晶硅栅，所述多晶硅栅的形状优选为圆柱形状，下底半径为150～250μm，本实施例中为200μm，所述多晶硅栅位于所述栅介质层的中部，既所述多晶硅栅下底的中心与所述栅介质层的中心重合。
作为示例，所述外延层103的材料为4H-SiC，所述衬底101的晶向偏离(11-20)方向(4±0.5)°倾角。
作为示例，所述界面钝化层107为LaSiOx钝化层，所述界面钝化层107的厚度为1～3nm，优选地，所述界面钝化层107的厚度为1.5～2.5nm，本实施例中选择为2nm。
作为示例，所述欧姆接触区104的深度为200～400nm；所述第一接触金属层105的形状为方形且中部具有圆形通孔部，所述界面钝化层107经由所述通孔部与所述外延层103相连接，所述圆形通孔部的半径为200～300um。
具体的，所述第一欧姆接触金属层的形状为正方形，中部圆形中空，正方形边长为400～500μm，圆形半径为200～300μm。
需要说明的是，本发明对MOS电容器的界面进行了优化，在本实施例中，在栅介质层108和所述外延层103之间引入界面钝化层，特别的，在高介电常数介质层和碳化硅界面之间引入了LaSiOx钝化层，该层的引入可以消除MOS界面处不利的SiOx界面层，从而大大降低了界面态密度和界面陷阱，使得器件获得优异的界面特性及电学特性。
综上所述，本发明提供一种基于界面钝化层的MOS电容器及其制备方法，制备方法包括如下步骤：1)提供一重掺杂的衬底，且所述衬底具有第一表面和第二表面，并于所述第一表面上形成轻掺杂的外延层；2)于所述外延层内定义栅区，并于环绕所述栅区的外延层中进行重掺杂，形成欧姆接触区；3)于所述栅区表面形成界面钝化层，并于所述界面钝化层表面形成栅结构，其中，所述界面钝化层用于消除与其相接触的界面之间的坏层；4)于步骤3)所得到的结构的表面形成表面钝化层，并于所述表面钝化层内形成第一窗口及第二窗口，所述第一窗口与所述栅结构相对应，所述第二窗口环绕所述第一窗口且与所述欧姆接触结构相对应；5)制作栅极金属电极、第一欧姆接触电极及第二欧姆接触电极，所述栅极金属电极形成于所述第一窗口内与所述栅结构电连接，所述第一欧姆接触电极形成于所述第二窗口内与所述欧姆接触结构电连接，所述第二欧姆接触电极形成于所述第二表面上。通过上述方案，本发明对MOS电容器的界面进行了优化，在栅介质层与外延层之间引入了界面钝化层，可消除MOS器件界面处不利的界面层，从而大大降低了界面密度和界面陷阱；本发明的器件获得了优异的界面特性以及电学性能，且制备方法简单，效果显著，为碳化硅MOS功率器件的应用提供了一种有效提高栅介质层与碳化硅界面特性的途径，具有广泛的应用前景。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (15)

1.一种基于界面钝化层的MOS电容器的制备方法，其特征在于，包括如下步骤：
1）提供一重掺杂的衬底，且所述衬底具有第一表面和第二表面，并于所述第一表面上形成轻掺杂的外延层；
2）于所述外延层内定义栅区，并于环绕所述栅区的外延层中进行重掺杂，形成欧姆接触区，所述栅区外围壁与所述欧姆接触区的内侧壁之间具有预设间距，形成所述欧姆接触区的具体步骤包括：
2-1）于所述外延层表面沉积一层注入屏蔽层；
2-2）于所述注入屏蔽层表面形成注入掩膜层，通过光刻工艺定义所述注入掩膜层以形成注入掩膜图形，其中，所述注入掩膜图形至少对应覆盖所述栅区；
2-3）以所述注入掩膜图形为注入掩膜，于环绕所述栅区的外延层中进行离子注入，以形成重掺杂区域；
2-4）对注入的所述离子进行激活处理，以形成所述欧姆接触区，所述激活处理的温度为1600 ~1750℃；
步骤2）和步骤3）之间，还包括于所述欧姆接触区表面形成第一欧姆接触金属层，以及于所述第二表面形成第二欧姆接触金属层的步骤，形成步骤包括：
a）于所述欧姆接触区表面依次沉积钛层、镍层以及金层；
b）将步骤a）得到的结构进行退火，其退火温度为1000~1050℃；
3）于所述栅区表面形成界面钝化层，并于所述界面钝化层表面形成栅结构，其中，所述界面钝化层用于消除与其相接触的界面之间的坏层，形成的所述界面钝化层为LaSiOx钝化层，形成所述LaSiOx钝化层的具体步骤包括：
3-1）于所述外延层的表面沉积La2O3薄膜；
3-2）于所述La2O3薄膜表面定义形成所述LaSiOx钝化层的刻蚀图形，且所述刻蚀图形覆盖定义的所述栅区；
3-3）刻蚀所述La2O3薄膜，以得到形成所述LaSiOx钝化层所需的La2O3薄膜图形；
3-4）对所述La2O3薄膜图形进行退火，以于所述栅区的表面形成所述LaSiOx钝化层，进行所述退火的退火温度为800~900℃；
4）于步骤3）所得到的结构的表面形成表面钝化层，并于所述表面钝化层内形成第一窗口及第二窗口，所述第一窗口与所述栅结构相对应，所述第二窗口环绕所述第一窗口且与所述欧姆接触区相对应；
5）制作栅极金属电极、第一欧姆接触电极及第二欧姆接触电极，所述栅极金属电极形成于所述第一窗口内与所述栅结构电连接，所述第一欧姆接触电极形成于所述第二窗口内与所述欧姆接触区电连接，所述第二欧姆接触电极形成于所述衬底的第二表面上。
2.根据权利要求1所述的基于界面钝化层的MOS电容器的制备方法，其特征在于，步骤1）中，还包括于所述衬底和所述外延层之间形成缓冲层的步骤。
3.根据权利要求1所述的基于界面钝化层的MOS电容器的制备方法，其特征在于，步骤2-1）中，所述注入屏蔽层的厚度为30~50nm；步骤2-3）中，进行所述离子注入的次数为3~5次，注入能量为25~100keV，注入剂量为2e14~5e14cm-2；步骤2-4）中，进行所述激活处理的时间为20~40min。
4.根据权利要求1所述的基于界面钝化层的MOS电容器的制备方法，其特征在于，形成所述第一欧姆接触金属层的具体步骤中，退火时间为30~60s。
5.根据权利要求1所述的基于界面钝化层的MOS电容器的制备方法，其特征在于，步骤3）中，形成所述栅结构的具体步骤包括：
3-1）于所述界面钝化层表面形成栅极介质层，其中，所述栅极介质层为高介电常数介质层；
3-2）于所述栅极介质层表面形成多晶硅层，以得到所述栅结构。
6.根据权利要求1所述的基于界面钝化层的MOS电容器的制备方法，其特征在于，步骤3-1）中，还包括循环沉积所述La2O3薄膜的步骤。
7.根据权利要求1所述的基于界面钝化层的MOS电容器的制备方法，其特征在于，步骤3-2）中，采用光刻工艺或电子束曝光工艺定义形成所述LaSiOx钝化层的刻蚀图形；步骤3-3）中，采用干法刻蚀或湿法腐蚀刻蚀所述La2O3薄膜；步骤3-4）中，退火时间为30~60s，退火氛围为氮气。
8.一种采用权利要求1-7中的任意制备方法得到的基于界面钝化层的MOS电容器，其特征在于，包括：
衬底，所述衬底为重掺杂的衬底，且具有第一表面和第二表面；
外延层，位于所述第一表面上，所述外延层轻掺杂的外延层；
界面钝化层，位于所述外延层表面，所述界面钝化层为LaSiOx钝化层；
欧姆接触区，形成于所述外延层内，且环绕所述界面钝化层对应的所述外延层，所述欧姆接触区为重掺杂的欧姆接触区；
栅结构，位于所述界面钝化层表面；
栅极金属电极、第一欧姆接触电极及第二欧姆接触电极，所述栅极金属电极与所述栅结构电连接，所述第一欧姆接触电极与所述欧姆接触区电连接，所述第二欧姆接触电极与所述衬底的第二表面电连接。
9.根据权利要求8所述的基于界面钝化层的MOS电容器，其特征在于，还包括缓冲层，位于所述衬底与所述外延层之间。
10.根据权利要求8所述的基于界面钝化层的MOS电容器，其特征在于，还包括第一欧姆接触金属层以及第二欧姆接触金属层，其中，所述第一欧姆接触金属层位于所述欧姆接触区与所述第一欧姆接触电极之间，所述第二欧姆接触金属层位于所述衬底与所述第二欧姆接触电极之间。
11.根据权利要求10所述的基于界面钝化层的MOS电容器，其特征在于，所述欧姆接触区的深度为200~400nm；所述第一欧姆接触金属层的形状为方形且中部具有圆形通孔部，所述界面钝化层穿过所述通孔部与所述外延层相连接，所述圆形通孔部的半径为200~300μm。
12.根据权利要求8所述的基于界面钝化层的MOS电容器，其特征在于，所述栅结构包括位于所述界面钝化层表面的栅极介质层以及位于所述栅极介质层表面的多晶硅层，其中，所述栅极介质层为高介电常数介质层。
13.根据权利要求12所述的基于界面钝化层的MOS电容器，其特征在于，所述栅极介质层的材料为Al2O3、HfO2和HfAlO中的其中之一；所述多晶硅层为重掺杂的多晶硅层；所述多晶硅层的形状为圆柱形，且位于所述栅极介质层的中部。
14.根据权利要求8所述的基于界面钝化层的MOS电容器，其特征在于，所述外延层的材料为4H-SiC；所述衬底的晶向偏离（11-20）方向（4±0.5）º倾角。
15.根据权利要求8~14中任一项所述的基于界面钝化层的MOS电容器，其特征在于，所述界面钝化层的厚度为1~3nm。
CN201710661954.0A 2017-08-04 2017-08-04 基于界面钝化层的mos电容器及其制备方法 Active CN107507829B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710661954.0A CN107507829B (zh) 2017-08-04 2017-08-04 基于界面钝化层的mos电容器及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710661954.0A CN107507829B (zh) 2017-08-04 2017-08-04 基于界面钝化层的mos电容器及其制备方法

Publications (2)

Publication Number Publication Date
CN107507829A CN107507829A (zh) 2017-12-22
CN107507829B true CN107507829B (zh) 2020-11-06

Family

ID=60689611

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710661954.0A Active CN107507829B (zh) 2017-08-04 2017-08-04 基于界面钝化层的mos电容器及其制备方法

Country Status (1)

Country Link
CN (1) CN107507829B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112490001B (zh) * 2020-11-23 2021-11-05 桂林电子科技大学 一种片式电容器的制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100895637B1 (ko) * 2002-07-16 2009-05-07 매그나칩 반도체 유한회사 평판형 모스 캐패시터를 갖는 반도체 메모리 장치의 제조방법
CN104037239A (zh) * 2014-06-26 2014-09-10 西安电子科技大学 SiC MOS电容及制造方法
CN104617161A (zh) * 2015-01-07 2015-05-13 西安电子科技大学 Al2O3/La2O3/SiO2堆垛栅介质层的SiC MOS电容及制造方法
CN104576766A (zh) * 2015-01-07 2015-04-29 西安电子科技大学 Al2O3/LaAlO3/SiO2堆垛栅介质层的SiC MOS电容及制造方法

Also Published As

Publication number Publication date
CN107507829A (zh) 2017-12-22

Similar Documents

Publication Publication Date Title
TWI311814B (en) Silicon carbide semiconductor device and method for producing the same
US8685788B2 (en) Nanowire tunneling field effect transistor with vertical structure and a manufacturing method thereof
CN105161539B (zh) 碳化硅mosfet器件及其制作方法
CN110350035A (zh) SiC MOSFET功率器件及其制备方法
CN104576399B (zh) 一种薄膜晶体管及其制造方法
CN110473916A (zh) 一种具有p+区域自对准工艺的碳化硅MOSFET器件的制备方法
CN108198855A (zh) 半导体元件、半导体基底及其形成方法
CN104966720A (zh) Tft基板结构及其制作方法
CN109755322A (zh) 碳化硅mosfet器件及其制备方法
CN106876256A (zh) SiC双槽UMOSFET器件及其制备方法
CN107154426A (zh) 一种提高硅基GaN HEMT关态击穿电压的器件结构及实现方法
CN110854180A (zh) 终端结构的制造方法、终端结构及半导体器件
CN107393814A (zh) 一种mos功率器件及其制备方法
CN107507829B (zh) 基于界面钝化层的mos电容器及其制备方法
CN111463120B (zh) 一种碳化硅mosfet的沟道倾斜注入制备方法
CN113451129B (zh) 一种高电子迁移率晶体管及制备方法
CN111785776B (zh) 垂直结构Ga2O3金属氧化物半导体场效应晶体管的制备方法
US10672623B2 (en) Transistor and method of manufacturing the same
CN113178384A (zh) SiC基欧姆接触结构及其制造方法
CN102339868B (zh) 带反型隔离层结构的金属半导体场效应晶体管及制作方法
CN106847910B (zh) 一种GaN基半导体器件及其制备方法
CN110729196A (zh) 一种降低沟槽型金属氧化物半导体导通电阻的方法
US20180197952A1 (en) Junctionless nanowire transistor and manufacturing method for the same
TWI795286B (zh) 浮動保護環耐壓的穩定方法
CN113451130B (zh) 一种高电子迁移率晶体管及制备方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant