CN107507641A - 非易失性存储器的读操作方法、装置及相关设备 - Google Patents

Abstract

本申请实施例公开了一种非易失性存储器的读操作方法、装置及相关设备，该方法包括：对字线进行预充，在字线上施加读通过电压；依次执行至少两次数据感测操作；其中，每次数据感测操作，具体包括：在选中的字线上施加本次数据感测操作对应的读电压；经位线对选中的字线上存储单元管中存储的数据进行感测。在两次数据感测之间无需对字线放电、恢复及再次预充，连续在选中的字线上施加不同的读电压对其存储的数据进行感测，节约了每次读操作中的重复的充放电和恢复过程，提高了非易失性存储器读出数据的速度，降低了读操作过程中的动态功耗。

Description

非易失性存储器的读操作方法、装置及相关设备

技术领域

本申请涉及存储器技术领域，尤其涉及一种非易失性存储器的读操作方 法、装置及相关设备。

背景技术

非易失性存储器包括多个以矩阵排列的用于存储数据的存储单元管，存储 单元管分为若干个块(block)，每个block又分为若干个页(page)。在读写操 作时，一般以page为单位进行，通过连接的字线(word line,WL)和位线(bit line,BL)锁定被操作的存储单元管，在选中的字线上施加读电压，并在其余 未选中的字线上施加读通电压使其导通，通过感测位线上的电压或电流读取选 中的存储单元管上的数据。

目前，非易失性存储器主要分为SLC(Single-Level Cell)、MLC(Multi-LevelCell)和TLC(Trinary-Level Cell)三种类型。SLC，即1bit/cell，每个存储单 元管存储1比特数据；MLC，即2bit/cell，每个存储单元管存储2比特数据； TLC，即3bit/cell，每个存储单元管存储3比特数据。这三种类型的非易失性 存储器相比，每单元管多比特的MLC和TLC相较于SLC而言，数据的存储 量大、价格低廉，但是需要对同一存储单元管进行多次读操作以读出其存储的 数据，读出数据的速度慢、功耗高，这制约了MLC和TLC等每单元管多比特类型的非易失性存储器在高性能电子产品中的应用。

发明内容

有鉴于此，本申请提供了一种非易失性存储器的读操作方法、装置及相关 设备，能够解决现有技术中每单元管多比特类型的非易失性存储器读操作速度 慢、功耗高的问题。

本申请实施例提供的一种非易失性存储器的读操作方法，所述非易失性存 储器的每个存储单元管至少存储两比特的数据；所述方法，包括：

对字线进行预充，在字线上施加读通过电压；

依次执行至少两次数据感测操作，每次所述数据感测操作，具体包括：

在选中的字线上施加本次数据感测操作对应的读电压；

经位线对所述选中的字线上存储单元管中存储的数据进行感测；

其中，每次所述数据感测操作对应的读电压不同。

可选的，所述对字线进行预充，之前还包括：

获取读配置，所述读配置携带所述数据感测操作的次数N以及每次数据 感测操作对应的读电压；

所述依次执行至少两次数据感测操作，具体包括：

在所述选中的字线上施加所述读配置携带的第i个读电压；

经位线对所述选中的字线上存储单元管中存储的数据进行感测；

更新i后，返回所述在所述选中的字线上施加所述读配置携带的第i个读 电压，直到所述读配置携带的读电压均被施加在所述选中的字线上；

其中，i∈{1,2,…,N}。

可选的，所述读配置还携带读操作类型，所述读操作类型包括第一读操作 类型和第二读操作类型；

所述对字线进行预充，之前还包括：

识别所述读配置携带的读操作类型；

当所述读配置携带的读操作类型为所述第一读操作类型时，执行所述对字 线进行预充。

可选的，所述在所述选中的字线上施加第i个读电压，之后还包括：

在第j+1条字线和第j-1条字线上施加防耦合电压；

其中，所述防耦合电压大于所述读通过电压，所述选中的字线为第j条字 线。

本申请实施例提供的一种非易失性存储器的读操作装置，所述非易失性存 储器的每个存储单元管至少存储两比特的数据；所述装置，包括：字线控制模 块、读操作控制模块和位线控制模块；

所述字线控制模块，用于对字线进行预充，在字线上施加读通过电压；还 用于在选中的字线上施加读电压；

所述读操作控制模块，用于依次执行至少两次数据感测操作；

所述位线控制模块，用于经位线对所述选中的字线上存储单元管中存储的 数据进行感测；

每次所述数据感测操作，所述读操作控制模块具体用于：

控制所述字线控制模块在选中的字线上施加本次数据感测操作对应的读 电压；

控制所述位线控制模块经位线对所述选中的字线上存储单元管中存储的 数据进行感测；

其中，每次所述数据感测操作对应的读电压不同。

可选的，所述装置，还包括：配置获取模块；

所述配置获取模块，用于获取读配置，并将该读配置发送至所述读操作控 制模块，所述读配置携带所述数据感测操作的次数N以及每次数据感测操作 对应的读电压；

所述读操作控制模块，具体用于：

控制所述字线控制模块在所述选中的字线上施加所述读配置携带的第i个 读电压；

控制所述位线控制模块经位线对所述选中的字线上存储单元管中存储的 数据进行感测；

更新i后，返回所述控制所述字线控制模块在所述选中的字线上施加所述 读配置携带的第i个读电压，直到所述读配置携带的读电压均被施加在所述选 中的字线上；

其中，i∈{1,2,…,N}。

可选的，所述读配置还携带读操作类型，所述读操作类型包括第一读操作 类型和第二读操作类型；

所述装置，还包括：类型识别模块；

所述类型识别模块，用于识别所述读配置携带的读操作类型；

所述读操作控制模块，还用于当所述类型识别模块识别所述读配置携带的 读操作类型为所述第一读操作类型时，控制所述字线控制模块对字线进行预 充，依次执行至少两次所述数据感测操作。

可选的，所述字线控制模块，还用于在第j+1条字线和第j-1条字线上施 加防耦合电压；

其中，所述防耦合电压大于所述读通过电压，所述选中的字线为第j条字 线。

本申请实施例提供的一种设备，包括：存储器、处理器及存储在所述存储 器上并可在所述处理器上运行的计算机程序；

所述处理器执行所述计算机程序时实现以下步骤：

对字线进行预充，在字线上施加读通过电压；

依次执行至少两次数据感测操作，每次所述数据感测操作，具体包括：

在选中的字线上施加本次数据感测操作对应的读电压；

经位线对所述选中的字线上存储单元管中存储的数据进行感测；

其中，每次所述数据感测操作对应的读电压不同。

本申请实施例提供的一种计算机可读存储介质，其上存储有计算机程序， 该计算机程序被处理器执行时实现权利要求1-4任意一项所述方法的步骤。

与现有技术相比，本申请至少具有以下优点：

在本申请实施例中，先对字线进行预充，在字线上施加读通过电压后，依 次执行至少两次数据感测操作，每次数据感测操作先在选中的字线上施加本次 数据感测操作对应的读电压，再经位线对该字线上存储单元管存储的数据进行 感测。而后，执行下一次数据感测操作，改变选中的字线上的读电压，在该字 线上施加下一次数据感测操作对应的读电压后，再次经位线对该字线上存储单 元管存储的数据进行感测，在两次数据感测之间无需对字线放电、恢复及再次 预充，连续在选中的字线上施加不同的读电压对其存储的数据进行感测，节约 了每次读操作中的重复的充放电和恢复过程，提高了非易失性存储器读出数据 的速度，降低了读操作过程中的动态功耗。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施 例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述 中的附图仅仅是本申请中记载的一些实施例，对于本领域普通技术人员来讲， 在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为非易失性存储器的一种结构示意图；

图2为非易失性存储器的另一种结构示意图；

图3为本申请实施例提供的一种非易失性存储器的读操作方法的流程示 意图；

图4为现有的每存储单元管多比特类型非易失性存储器读操作过程的示 意图；

图5为本申请具体实施例提供的非易失性存储器读操作过程的示意图；

图6为本申请实施例提供的另一种非易失性存储器的读操作方法的流程 示意图；

图7为本申请实施例提供的又一种非易失性存储器的读操作方法的流程 示意图；

图8为本申请具体实施例提供的一种非易失性存储器的读操作方法的时 序图；

图9为MLC类型的存储单元管的两种存储状态示意图；

图10为MLC类型存储器的数据读出的流程示意图；

图11为本申请实施例提供的一种非易失性存储器的读操作装置的结构示 意图。

具体实施方式

为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施 例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所 描述的实施例仅是本申请一部分实施例，而不是全部的实施例。基于本申请中 的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其 他实施例，都属于本申请保护的范围。

为了便于理解本申请实施例提供的读操作方法及装置，首先介绍本申请实 施例的具体应用场景。非易失性存储器包括多个以矩阵排列的用于存储数据的 存储单元管。其中，存储单元管分为若干个块(block)，每个block又分为若 干个页(page)，对非易失性存储器的读写、验证、清除等操作均可以page为 单位进行。图1示意性的示出了一种非易失性存储器的结构。该非易失性存储 器，包括：存储单元管阵列10、状态控制逻辑电路20、页缓存电路(Page Buffer， PB)30和高压电路(在图2中示出)。图2为一种非易失性存储器的具体结构 示意图。

其中，存储单元管阵列10中的每列存储单元管通过一条位线(Bit Line, BL)连接页缓存电路30，每行存储单元管的栅极通过一条字线WL连接电压 生成电路。状态控制逻辑电路20用于控制页缓存电路30和高压电路。在进行 读操作时，状态控制逻辑电路20通过控制高压电路在选中的字线上施加读取 电压、在未选中的字线上施加读通过电压后，控制页缓存电路30根据不同的 读操作方法对相应位线上存储单元管存储的数据进行感测，从而读取出非易失 性存储器存储的数据。

目前，非易失性存储器主要分为SLC(Single-Level Cell)、MLC(Multi-LevelCell)和TLC(Trinary-Level Cell)三种类型。SLC，即1bit/cell，每个存储单 元管存储1比特数据，存储单元管只存在两种存储状态：“0”和“1”。MLC， 即2bit/cell，每个存储单元管存储2比特数据，存储单元管存在四种存储状态： “00”、“01”、“10”和“11”。TLC，即3bit/cell，每个存储单元管存储3比特 数据，存储单元管存在八种存储状态：“000”、“001”、“010”、“011”、“100”、 “101”、“110”和“111”。

为了确定存储单元管的存储状态，从而读出其存储的数据，对SLC型的 非易失性存储器而言，在选中的字线上执行一次读操作在字线上施加一次读电 压后感测数据，即可将对应的存储单元管中存储的数据读出。但对于MLC和 TLC等每存储单元管存储多比特数据的非易失性存储器而言，由于每个存储 单元管的存储状态不止两种，因此需要对同一存储单元管进行连续多次的读操 作在字线上施加多个不同大小的读电压后感测存储的数据，才可以确定存储单 元的实际存储状态，将该非易失性存储器存储的数据读出。

现有的读操作需要经过初始化(Initial)、预充(Prepulse)、感测(Read)、 放电(Postpulse)和恢复(Recovery)过程。初始化过程中对非易失性存储器 中各元件进行初始化，为后续操作做准备。预充过程中对字线预上电，一般在 字线上施加读通过电压，以防止后续感测过程中出现无法在选中的字线上施加 足够的读电压、在未选中的字线上施加足够的读通过电压，从而影响读操作的 结果的问题。感测过程，即在选中的字线上施加相应的读电压、在未选中的字 线上施加读通过电压，通过位线对选中的字线上连接的存储单元管存储的数据 进行感测。放电过程和恢复过程，对字线、位线及沟道、衬底等电压进行放电恢复，以防止非易失性存储器上的电压和电流对后续读操作的精确度造成影 响。

由于MLC和TLC等每存储单元管存储多比特数据的非易失性存储器需要 对同一存储单元管进行连续多次的读操作，才能够读出存储单元管上的数据， 这造成了上述两种类型的非易失性存储器的读出速度慢、读操作的功耗高的问 题，制约了MLC和TLC等每单元管多比特类型的非易失性存储器在高性能电 子产品中的应用。

为此，本申请实施例提供了一种非易失性存储器的读操作方法、装置及相 关设备，通过共享预充过程对字线的充放电，连续施加不同的读电压对选中的 字线上连接的存储单元管存储的数据进行感测，摒弃了两次感测过程之间的放 电、恢复和再次预充，缩短了数据读出所需的时间，减小了数据读出所消耗的 功耗。

基于上述思想，为使本申请的上述目的、特征和优点能够更加明显易懂， 下面结合附图对本申请的具体实施方式做详细的说明。

首先需要说明的是，本申请实施例提供的非易失性存储器的读操作方法、 装置及相关设备，不仅适用于如图1所示的NAND闪存存储器，还适用于磁 阻存储器(Magneto-resistive RAM，MRAM)、相变存储器(Phase-change RAM，PCM、PRAM)、相变存储器和开关(Phase-change RAM，PCMS)、阻性存储 器、铁电存储器(Ferroelectric RAM，F-RAM、FeRAM)、自旋转移转矩存储 器(Spin Torque Transfer memory，STT)、热辅助的开关存储器(TAS)、千足虫 存储器(Millipede memory)、浮动结栅存储器(FJG RAM)、电池备份RAM等其他非易失性存储器，该非易失性存储器中每个存储单元管至少存储两比特数 据。

参见图3，该图为本申请实施例提供的一种非易失性存储器的读操作方法 的流程示意图。可以理解的是，该读操作方法不仅可以应用于对非易失性存储 器中数据的读出，还可以应用于对非易失性存储器中存储数据的验证过程。下 面以数据的读出为例进行介绍，存储数据的验证与此类似，不再赘述。

本申请实施例提供的非易失性存储器的读操作方法，具体包括如下步骤 S301-S302。

S301：对字线进行预充，在字线上施加读通过电压。

即Prepulse，在字线上施加读通过电压后，可以保证在后续感测过程中对 字线施加足够的电压，从而保证读出数据的准确。本领域技术人员可以根据实 际需要设定预充过程中在字线上施加的读通过电压大小，本申请实施例对此不 作限定。

一般，在预充过程中，还需在图1所示的选通线bsg上施加电压控制其上 连接的开关管导通，使得每个串联的存储单元管，即一个串(string)上的存 储单元管均连接至共地线csl，保证器件安全。

S302：依次执行至少两次数据感测操作，每次数据感测操作对应的读电压 不同。

即执行至少两次Read，即Read1和Read2，通过调整感测时选中的字线 上施加的读电压，对多存储状态的存储单元管上的存储状态进行感测，从而读 出其中存储的数据。

由于在本申请实施例中两次施加读电压进行感测之间无需再对字线进行 放电、恢复和再次预充，在无需改变器件和工艺的条件下，仅通过对控制逻辑 的修改，缩短了对存储多比特数据的存储单元管中数据的读出速度，减少了读 操作的功耗。

在本申请实施例中，每次数据感测操作，具体包括如下步骤S3021-S3022。

S3021：在选中的字线上施加本次数据感测操作对应的读电压。

可以理解的是，本领域技术人员可以根据实际的存储情况和实际需求，具 体设定感测的次数以及每次感测所采用的读电压值，本申请实施例中对此不做 限定，这里也不再一一列举。

同时，还需在图1所示的选通线tsg上施加电压控制其上连接的开关管导 通，使得一个串(string)上的存储单元管均连接至位线，以经位线对数据进 行感测。

在具体实施时，可以增大与选中的字线相邻的字线上施加的电压，以防止 耦合电压。例如，选中的字线为WL1，则在WL0和WL2上施加大于读通过 电压的防耦合电压，以避免耦合电压。

S3022：经位线对选中的字线上存储单元管中存储的数据进行感测。

在实际应用中，通过状态控制逻辑电路控制页缓存电路经位线对选中的字 线上的存储单元管存储的数据进行感测，对其存储的数据进行读出。页缓存电 路具体可以通过感测位线电压或感测位线上电流的方式实现读出存储的数据。 本领域技术人员可以根据实际需要设定位线感测数据的方式，这里不再一一列 举。

图4和图5以两次数据感测为例分别示出了现有读操作过程以及本申请具 体实施例提供的读操作过程。对比图4和图5可看出，本申请实施例提供的读 操作过程的耗时明显少于现有的读操作过程所需的时间，对同一类型的存储单 元管的数据读出耗时更短，无需频繁的充放电降低了读操作的功耗。

在本申请实施例中，先对字线进行预充，在字线上施加读通过电压后，依 次执行至少两次数据感测操作，每次数据感测操作先在选中的字线上施加本次 数据感测操作对应的读电压，再经位线对该字线上存储单元管存储的数据进行 感测。而后，执行下一次数据感测操作，改变选中的字线上的读电压，在该字 线上施加下一次数据感测操作对应的读电压后，再次经位线对该字线上存储单 元管存储的数据进行感测，在两次数据感测之间无需对字线放电、恢复及再次 预充，连续在选中的字线上施加不同的读电压对其存储的数据进行感测，节约 了每次读操作中的重复的充放电和恢复过程，提高了非易失性存储器读出数据 的速度，降低了读操作过程中的动态功耗。

下面结合实际应用场景，对本申请实施例提供的非易失性存储器的读操作 方法进行详细说明。

参见图6，该图为本申请实施例提供的了另一种非易失性存储器的读操作 方法的流程示意图。

本申请实施例提供的非易失性存储器的读操作方法，在上述步骤S301， 之前还包括如下步骤S601。

S601：获取读配置。其中，读配置携带数据感测操作的次数N以及每次 数据感测操作对应的读电压。

在实际应用中，可以通过读指令预先对读操作进行配置，以控制实际的读 操作流程。本领域技术人员可以根据实际的读取需要对数据感测的次数以及每 次数据感测施加在选中的字线上的读电压进行设置，本申请实施例对此不做限 定，这里不再一一列举。

则本申请实施例的上述步骤S302具体可以包括如下步骤S6021-S6023。

S6021：在选中的字线上施加读配置携带的第i个读电压。

在具体实施时，可以增大与选中的字线相邻的字线上施加的电压，以防止 耦合电压。例如，选中的字线为WL1，则在WL0和WL2上施加大于读通过 电压的防耦合电压，以避免耦合电压。即，当选中的字线为时，在第j条字线 上施加读电压的同时，在第j+1条字线和第j-1条字线上施加大于读通过电压 的防耦合电压。

S6022：经位线对选中的字线上存储单元管中存储的数据进行感测。

S6023：更新i后，返回步骤S6021，直到读配置携带的读电压均被施加 在选中的字线上。其中，i∈{1,2,…,N}。

图7以两次数据感测为例示出了本申请具体实施例提供的一种非易失性 存储器的数据读出过程中电压施加的时序图。在预充(prepulse)阶段，字线 上施加读通过电压Vpass，选通线bsg上施加Vbsg打开选通管使存储单元管 串接地。在第一次数据感测过程(Read1)中，选中的字线上施加读电压Vr1， 位线上施加感应电压Vbl对存储单元管存储的数据进行感测，选通管tsg上施 加Vtsg打开选通管使存储单元管串连接位线。在第二次数据感测过程(Read2) 中，选中的字线上施加读电压Vr2，位线上施加感应电压Vbl对存储单元管存 储的数据进行感测。在放电恢复过程(Postpulse和Recovery)中，对字线、 位线和选通线进行放电后，结束读出过程。

在本申请实施例可能的实现方式中，还可以根据实际情况需要，设定读操 作具体方法，有选择的采用本申请实施例提供的非易失性存储器的读操作方 法，以缩短读出数据所需的时间，如图8所示，在上述步骤S301之前还包括 如下步骤S801。

S801：识别读配置携带的读操作类型。读配置还携带读操作类型，读操作 类型包括第一读配置类型和第二读操作类型。当读配置携带的读操作类型为第 一读配置类型时，执行上述步骤S301。在具体实施时，读操作类型可以分为 快速读操作和可靠读操作等，具体可以根据实际情况设定。

在一个例子中，当读配置携带的读操作类型为第二读操作类型时，执行N 次精确读操作。每次精确读操作，具体包括如下步骤S8021-S8024。

S8021：对字线进行预充，在字线上施加读通过电压。

这里需要说明的是，上述步骤S301和步骤S8021中的预充操作可以相同， 也可以不同。

S8022：在选中的字线上施加读配置携带的第i个读电压。

同理，在具体实施时，可以增大与选中的字线相邻的字线上施加的电压， 以防止耦合电压。

S8023：经位线对选中的字线上存储单元管中存储的数据进行感测后，对 字线进行放电。

可以理解的是，由于在每次数据感测操作之间对字线进行放电恢复，消除 了其中游离电荷或共地线上的电流对数据感测的影响，相应的提高了数据感测 的精度，更适用于高精度、高可靠性读出需求的场景。

S8024：更新i后，返回上述步骤S8021，直到读配置携带的读电压均被 施加在选中的字线上。

在实际应用中，作为一个示例，本领域技术人员可以在对字线进行预充后， 先采用本申请上述实施例提供的快速读操作，执行多次数据感测操作，对字线 进行放电恢复后，再执行精确读操作，将存储的数据读出。

下面以MLC类型存储器的具体数据读出过程为例，对本申请实施例提供 的非易失性存储器读操作方法进行说明。图9a和图9b示出了MLC类型存储 单元管的两种存储状态。当存储单元管中存储有2比特数据时，存储单元管的 存储状态如图9a所示。当存储单元管中仅存储有最低有效位(Least Significant Bit，LSB)1比特数据时，存储单元管的存储状态如图9b所示。

MLC结构中一般设置有两个标志位，用于指示每个page的存储状态，在 写入过程中对标志位进行设置。空白标志位(Blank Indicator，BLANK_IND)， 用于指示该page的存储单元管是否存储有数据。当BLANK_IND＝0时，存储 单元管中存储有数据；当BLANK_IND＝1时，存储单元管中未存储数据。最 高有效位(Most Significant Bit，MSB)标志位(MSBIndicator，MSB_IND)， 用于指示该page的存储单元管是否存储有第二位数据。当MSB_IND＝0时， 存储单元管中存储有2比特数据；当MSB_IND＝1时，存储单元管中仅存储有 最低有效位(Least Significant Bit，LSB)1比特数据。

图10示出了MLC类型存储器的数据读出流程。在数据读出过程中，需 要先对上述两个标志位进行识别。在相应的字线上施加第一个读电压Vrd1， 确定上述两个标志位的状态。当BLANK_IND＝0且MSB_IND＝0时，存储单 元管中存储2比特数据，对LSB位的读出在字线上施加第二个读电压Vrd2经 位线感测一次存储的数据，对MSB位的读出在字线上施加第三个读电压Vrd3 再次经位线感测存储的数据。采用本申请实施例提供的非易失性存储器读操作 方法，Vrd1、Vrd2和Vrd3的施加之间不对字线进行放电、恢复和再次预充， 缩短了数据读出的时间。当BLANK_IND＝0且MSB_IND＝1时，存储单元管 中存储1比特数据，在选中的字线上施加第四个读电压Vrd1_LSB经位线感测 存储的数据，Vrd1和Vrd1_LSB的施加之间不对字线进行放电、恢复和再次预 充，同样缩短了数据读出时间。若BLANK_IND＝1或，MSB_IND＝1时读取 MSB，读出过程无效。

可以理解的是，上述过程仅为示例性说明，本领域技术人员可以根据实际 需要，通过读配置对读出过程进行具体的设定，这里不再一一列举。

基于上述实施例提供的非易失性存储器的读操作方法，本申请实施例还提 供了一种非易失性存储器的读操作装置。

参见图11，该图为本申请实施例提供的一种非易失性存储器的读操作装 置的结构示意图。可以理解的是，该读操作方法不仅可以应用于对非易失性存 储器中数据的读出，还可以应用于对非易失性存储器中存储数据的验证过程。 下面以数据的读出为例进行介绍，存储数据的验证与此类似，不再赘述。

本申请实施例提供的一种非易失性存储器的读操作装置，包括：读操作控 制模块100、字线控制模块200和位线控制模块300。

字线控制模块200，用于对字线进行预充，在字线上施加读通过电压。还 用于在字线上施加读电压。

读操作控制模块100，用于依次执行至少两次数据感测操作。

位线控制模块300，用于经位线对选中的字线上存储单元管中存储的数据 进行感测。

每次数据感测操作，读操作控制模块100具体用于：

控制字线控制模块200在选中的字线上施加本次数据感测操作对应的读 电压。

控制位线控制模块100经位线对选中的字线上存储单元管中存储的数据 进行感测。

其中，每次数据感测操作对应的读电压不同。

在本申请实施例可能的实现方式中，该非易失性存储器的读操作装置，还 包括：配置获取模块400。

配置获取模块400，用于获取读配置，并将该读配置发送至读操作控制模 块100。

其中，读配置携带数据感测操作的次数N以及每次数据感测操作对应的 读电压。

读操作控制模块100，具体用于：

控制字线控制模块200在选中的字线上施加读配置携带的第i个读电压。

控制位线控制模块300经位线对选中的字线上存储单元管中存储的数据 进行感测。

更新i后，返回控制字线控制模块100在选中的字线上施加读配置携带的 第i个读电压，直到读配置携带的读电压均被施加在选中的字线上。

其中，i∈{1,2,…,N}。

在本申请实施例可能的实现方式中，该非易失性存储器的读操作装置，还 包括：类型识别模块。

类型识别模块，用于识别读配置携带的读操作类型。读配置还携带读操作 类型，读操作类型包括第一读操作类型和第二读操作类型。

读操作控制模块100，还用于当类型识别模块识别读配置携带的读操作类 型为第一读操作类型时，依次执行至少两次数据感测操作。

可选的，读操作控制模块100，还用于当类型识别模块读配置携带的读操 作类型为第二读操作类型时，执行N次精确读操作。

每次精确读操作，读操作控制模块100具体用于：

控制字线控制模块200对字线进行预充，在字线上施加读通过电压。

控制字线控制模块200在选中的字线上施加读配置携带的第i个读电压。

控制位线控制模块300经位线对选中的字线上存储单元管中存储的数据 进行感测后，控制字线控制模块100对字线进行放电。

更新i后，返回控制字线控制模块200对字线进行预充，直到读配置携带 的读电压均被施加在选中的字线上。

在本申请实施例可能的实现方式中，字线控制模块200，还用于在第j+1 条字线和第j-1条字线上施加防耦合电压。其中，防耦合电压大于读通过电压， 选中的字线为第j条字线。

在本申请实施例中，先对字线进行预充，在字线上施加读通过电压后，依 次执行至少两次数据感测操作，每次数据感测操作先在选中的字线上施加本次 数据感测操作对应的读电压，再经位线对该字线上存储单元管存储的数据进行 感测。而后，执行下一次数据感测操作，改变选中的字线上的读电压，在该字 线上施加下一次数据感测操作对应的读电压后，再次经位线对该字线上存储单 元管存储的数据进行感测，在两次数据感测之间无需对字线放电、恢复及再次 预充，连续在选中的字线上施加不同的读电压对其存储的数据进行感测，节约 了每次读操作中的重复的充放电和恢复过程，提高了非易失性存储器读出数据 的速度，降低了读操作过程中的动态功耗。

基于上述实施例提供的非易失性存储器的读操作方法及装置，本申请实施 例还提供了一种设备，包括：存储器、处理器及存储在存储器上并可在处理器 上运行的计算机程序；处理器执行该计算机程序时实现以下步骤：

对字线进行预充，在字线上施加读通过电压；

依次执行至少两次数据感测操作，每次所述数据感测操作，具体包括：

在选中的字线上施加本次数据感测操作对应的读电压；

经位线对所述选中的字线上存储单元管中存储的数据进行感测；

其中，每次所述数据感测操作对应的读电压不同。

基于上述实施例提供的非易失性存储器的读操作方法及装置，本申请实施 例还提供了一种计算机可读存储介质，其上存储有计算机程序，该计算机程序 被处理器执行时实现上述实施例提供的非易失性存储器的读操作方法的步骤。

需要说明的是，本说明书中各个实施例采用递进的方式描述，每个实施例 重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相 参见即可。对于实施例公开的装置而言，由于其与实施例公开的方法相对应， 所以描述比较简单，相关之处参见方法部分说明即可。

还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来 将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这 些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包 含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素 的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的 其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在 没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括 所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

结合本文中所公开的实施例描述的方法或算法的步骤可以直接用硬件、处 理器执行的软件模块，或者二者的结合来实施。软件模块可以置于随机存储器 (RAM)、内存、只读存储器(ROM)、电可编程ROM、电可擦除可编程ROM、 寄存器、硬盘、可移动磁盘、CD-ROM、或技术领域内所公知的任意其它形式 的存储介质中。

以上所述，仅是本申请的较佳实施例而已，并非对本申请作任何形式上的 限制。虽然本申请已以较佳实施例揭露如上，然而并非用以限定本申请。任何 熟悉本领域的技术人员，在不脱离本申请技术方案范围情况下，都可利用上述 揭示的方法和技术内容对本申请技术方案做出许多可能的变动和修饰，或修改 为等同变化的等效实施例。因此，凡是未脱离本申请技术方案的内容，依据本 申请的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属 于本申请技术方案保护的范围内。

Claims (10)

1.一种非易失性存储器的读操作方法，其特征在于，所述非易失性存储器的每个存储单元管至少存储两比特的数据；所述方法，包括：

对字线进行预充，在字线上施加读通过电压；

依次执行至少两次数据感测操作，每次所述数据感测操作，具体包括：

在选中的字线上施加本次数据感测操作对应的读电压；

经位线对所述选中的字线上存储单元管中存储的数据进行感测；

其中，每次所述数据感测操作对应的读电压不同。

2.根据权利要求1所述的非易失性存储器的读操作方法，其特征在于，所述对字线进行预充，之前还包括：

获取读配置，所述读配置携带所述数据感测操作的次数N以及每次数据感测操作对应的读电压；

所述依次执行至少两次数据感测操作，具体包括：

在所述选中的字线上施加所述读配置携带的第i个读电压；

经位线对所述选中的字线上存储单元管中存储的数据进行感测；

更新i后，返回所述在所述选中的字线上施加所述读配置携带的第i个读电压，直到所述读配置携带的读电压均被施加在所述选中的字线上；

其中，i∈{1,2,…,N}。

3.根据权利要求2所述的非易失性存储器的读操作方法，其特征在于，所述读配置还携带读操作类型，所述读操作类型包括第一读操作类型和第二读操作类型；

所述对字线进行预充，之前还包括：

识别所述读配置携带的读操作类型；

当所述读配置携带的读操作类型为所述第一读操作类型时，执行所述对字线进行预充。

4.根据权利要求2或3所述的非易失性存储器的读操作方法，其特征在于，所述在所述选中的字线上施加第i个读电压，之后还包括：

在第j+1条字线和第j-1条字线上施加防耦合电压；

其中，所述防耦合电压大于所述读通过电压，所述选中的字线为第j条字线。

5.一种非易失性存储器的读操作装置，其特征在于，所述非易失性存储器的每个存储单元管至少存储两比特的数据；所述装置，包括：字线控制模块、读操作控制模块和位线控制模块；

所述字线控制模块，用于对字线进行预充，在字线上施加读通过电压；还用于在选中的字线上施加读电压；

所述读操作控制模块，用于依次执行至少两次数据感测操作；

所述位线控制模块，用于经位线对所述选中的字线上存储单元管中存储的数据进行感测；

每次所述数据感测操作，所述读操作控制模块具体用于：

控制所述字线控制模块在选中的字线上施加本次数据感测操作对应的读电压；

控制所述位线控制模块经位线对所述选中的字线上存储单元管中存储的数据进行感测；

其中，每次所述数据感测操作对应的读电压不同。

6.根据权利要求5所述的非易失性存储器的读操作装置，其特征在于，所述装置，还包括：配置获取模块；

所述配置获取模块，用于获取读配置，并将该读配置发送至所述读操作控制模块，所述读配置携带所述数据感测操作的次数N以及每次数据感测操作对应的读电压；

所述读操作控制模块，具体用于：

控制所述字线控制模块在所述选中的字线上施加所述读配置携带的第i个读电压；

控制所述位线控制模块经位线对所述选中的字线上存储单元管中存储的数据进行感测；

更新i后，返回所述控制所述字线控制模块在所述选中的字线上施加所述读配置携带的第i个读电压，直到所述读配置携带的读电压均被施加在所述选中的字线上；

其中，i∈{1,2,…,N}。

7.根据权利要求6所述的非易失性存储器的读操作装置，其特征在于，所述读配置还携带读操作类型，所述读操作类型包括第一读操作类型和第二读操作类型；

所述装置，还包括：类型识别模块；

所述类型识别模块，用于识别所述读配置携带的读操作类型；

所述读操作控制模块，还用于当所述类型识别模块识别所述读配置携带的读操作类型为所述第一读操作类型时，控制所述字线控制模块对字线进行预充，依次执行至少两次所述数据感测操作。

8.根据权利要求6或7所述的非易失性存储器的读操作装置，其特征在于，

所述字线控制模块，还用于在第j+1条字线和第j-1条字线上施加防耦合电压；

其中，所述防耦合电压大于所述读通过电压，所述选中的字线为第j条字线。

9.一种设备，其特征在于，包括：存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序；

所述处理器执行所述计算机程序时实现以下步骤：

对字线进行预充，在字线上施加读通过电压；

依次执行至少两次数据感测操作，每次所述数据感测操作，具体包括：

在选中的字线上施加本次数据感测操作对应的读电压；

经位线对所述选中的字线上存储单元管中存储的数据进行感测；

其中，每次所述数据感测操作对应的读电压不同。

10.一种计算机可读存储介质，其特征在于，其上存储有计算机程序，该计算机程序被处理器执行时实现权利要求1-4任意一项所述方法的步骤。