CN107492493A - 晶体管的形成方法 - Google Patents

晶体管的形成方法 Download PDF

Info

Publication number
CN107492493A
CN107492493A CN201610407414.5A CN201610407414A CN107492493A CN 107492493 A CN107492493 A CN 107492493A CN 201610407414 A CN201610407414 A CN 201610407414A CN 107492493 A CN107492493 A CN 107492493A
Authority
CN
China
Prior art keywords
transistor
pit
layer
forming method
quantum dot
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610407414.5A
Other languages
English (en)
Other versions
CN107492493B (zh
Inventor
张海洋
刘盼盼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201610407414.5A priority Critical patent/CN107492493B/zh
Publication of CN107492493A publication Critical patent/CN107492493A/zh
Application granted granted Critical
Publication of CN107492493B publication Critical patent/CN107492493B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025Channel region of field-effect devices
    • H01L29/1029Channel region of field-effect devices of field-effect transistors
    • H01L29/1033Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明提供一种晶体管的形成方法,包括:形成基底;在所述基底中形成凹坑;在所述凹坑底部形成纳米材料层;在所述凹坑中的纳米材料层表面形成量子点,以在凹坑内形成沟道层。由于量子点对进入量子点的电子具有很强的束缚作用,从而能够减少沟道漏电流,改善晶体管性能。且电子在电压的作用下能够利用隧穿效应从一个量子点跳跃到另一个量子点,从而实现晶体管器件的导通,这种方向单一的电子移动方式能够降低能够损耗,提供半导体结构性能。此外,量子点为准零维的纳米材料,尺寸较小,有利于减小晶体管尺寸。

Description

晶体管的形成方法
技术领域
本发明涉及半导体制造技术领域,尤其涉及一种晶体管的形成方法。
背景技术
随着半导体技术的不断进步,半导体器件的应用越来越广泛。半导体器件的广泛应用也给半导体器件的性能提出了更高要求。半导体器件正在向着高质量、高集成度的方向发展。
随着平面晶体管集成度的提高,栅极尺寸逐渐缩小,导致栅极对沟道的控制作用下降,从而引起漏电流的增加。为了在提高晶体管集成度的同时,减小晶体管的漏电流,鳍式场效应晶体管(Fin Field-Effect Transistor,FinFET)被引入。鳍式场效应晶体管的栅极成类似鱼鳍的叉状3D架构。鳍式场效应晶体管的沟道凸出衬底表面形成鳍部,栅极覆盖鳍部的顶面和侧壁,从而使反型层形成在沟道各侧,从而能够增加栅极对鳍部的控制减少漏电流。
然而,半导体器件特征尺寸已经接近了极限值,很难进一步缩小,且半导体晶体管由于产生的热量较多,容易出现能量浪费。此外,半导体晶体管仍然存在漏电等不良的问题。
发明内容
本发明解决的问题是提供一种晶体管的形成方法,能够降低晶体管的漏电流,减小能量浪费。
为解决上述问题,本发明提供一种晶体管的形成方法,包括:形成基底;在所述基底中形成凹坑;在所述凹坑底部形成纳米材料层;在所述凹坑中的纳米材料层表面形成量子点,以在凹坑内形成沟道层。
可选的,所述纳米材料层为纳米管。
可选的,所述纳米材料层的材料为氮化硼纳米管。
可选的,所述纳米材料层的材料为纳米管;所述纳米管的直径为20nm~80nm。
可选的,所述量子点的材料为金、铝、钴或镍。
可选的,所述凹坑为条形,所述凹坑的宽度为20nm~80nm;或者,所述凹坑为圆形,所述凹坑的直径为20nm~80nm。
可选的,形成基底的步骤包括:提供初始衬底;对所述初始衬底进行图形化,形成衬底和位于所述衬底上的鳍部;在所述鳍部之间的初始衬底上形成隔离结构,所述隔离结构覆盖所述鳍部部分侧壁,暴露出所述鳍部顶部。
可选的,在所述基底中形成凹坑的步骤包括:在所述鳍部表面和所述隔离结构上形成催化层,所述催化层用于增加鳍部的刻蚀速率;在形成催化层之后,对所述鳍部进行刻蚀,形成所述凹坑。
可选的,对所述鳍部进行刻蚀的工艺包括各向同性湿法刻蚀;所述各向同性湿法刻蚀的反应物包括:乙酸、氢氟酸和双氧水。
可选的,所述催化层的材料为金、银、钯或铂。
可选的,形成纳米材料层的工艺包括外延生长或激光烧蚀法。
可选的,形成量子点的步骤包括:在所述基底上形成牺牲层;图形化所述牺牲层形成柱形孔,所述柱形孔暴露出部分所述凹坑中的纳米材料层表面;在所述牺牲层表面和所述柱形孔中形成纳米膜;去除所述牺牲层和所述牺牲层表面的纳米膜,保留所述柱形孔中的纳米膜形成纳米点;对所述纳米点进行收缩处理,形成量子点。
可选的,所述纳米膜的材料为金、铝、钴或镍。
可选的,所述纳米膜的材料为金,所述纳米膜的厚度为50埃~150埃;所述纳米膜的材料为铝、钴或镍,所述纳米膜的厚度为25埃~50埃。
可选的,所述牺牲层的材料为氧化硅;去除所述牺牲层和所述牺牲层表面的纳米膜的工艺包括:干法刻蚀、湿法刻蚀或干法、湿法刻蚀的共同应用。
可选的,所述牺牲层的材料为聚甲基丙烯酸甲酯;图形化所述牺牲层的工艺包括:曝光工艺。去除所述牺牲层和所述牺牲层表面的纳米膜的步骤包括:冲水工艺;所述冲水工艺的反应物包括:乙酸和去离子水。
可选的,在所述凹坑中纳米材料层表面和所述牺牲层表面形成纳米膜的工艺包括:电子束蒸镀工艺。
可选的,对所述量子点进行收缩处理的工艺包括:中性离子束刻蚀工艺。
可选的,所述纳米点的直径为17nm~22nm。
可选的,所述量子点的直径为3nm~10nm;所述量子点之间的距离为2nm~5nm。
与现有技术相比,本发明的技术方案具有以下优点:
本发明的晶体管的形成方法中,通过在所述凹坑中形成纳米材料层,之后在所述凹坑中的纳米材料层表面形成量子点,所述量子点用于作为晶体管沟道。由于量子点对进入量子点的电子具有很强的束缚作用,从而能够减少沟道漏电流,改善晶体管性能。且电子在电压的作用下能够利用隧穿效应从一个量子点跳跃到另一个量子点,从而实现晶体管器件的导通,这种方向单一的电子移动方式能够降低能够损耗,提供半导体结构性能。此外,量子点为准零维的纳米材料,尺寸较小,有利于减小晶体管尺寸。
附图说明
图1至图10本发明晶体管的形成方法一实施例各步骤的结构示意图。
具体实施方式
晶体管的形成方法存在诸多问题,例如:形成的半导体结构产生的热量较多,容易出现能量浪费,以及漏电漏较大的问题。
现结合一种晶体管的形成方法,分析半导体结构产生的热量较多,漏电流较大的原因:
所述晶体管的形成方法中,利用半导体衬底作为沟道,由于半导体材料在不加电压的情况下对载流子的束缚能力较差,使半导体结构容易出现漏电流。此外,半导体材料形成的晶体管在导通时,栅极结构对沟道中的载流子的控制作用较小,容易使载流子发生多个方向的移动,从而产生大量热量,引起较大的能量损耗。
为解决所述技术问题,本发明提供了一种晶体管的形成方法,包括:形成基底;在所述基底中形成凹坑;在所述凹坑底部形成纳米材料层;在所述凹坑中的纳米材料层表面形成量子点,以在凹坑内形成沟道层。
其中,通过在所述凹坑中形成纳米材料层,之后在所述凹坑中的纳米材料层表面形成量子点,所述量子点用于作为晶体管沟道。由于量子点对进入量子点的电子具有很强的束缚作用,从而能够减少沟道漏电流,改善晶体管性能。且电子在电压的作用下能够利用隧穿效应从一个量子点跳跃到另一个量子点,从而实现晶体管器件的导通,这种方向单一的电子移动方式能够降低能够损耗,提供半导体结构性能。此外,量子点为准零维的纳米材料,尺寸较小,有利于减小晶体管尺寸。
为使本发明的上述目的、特征和优点能够更为明显易懂,下面结合附图对本发明的具体实施例做详细的说明。
图1至图10是本发明晶体管的形成方法一实施例各步骤的结构示意图。
请参考图1,形成基底。
本实施例中,形成所述基底的步骤包括:提供初始衬底;对所述初始衬底进行图形化,形成衬底100和位于所述衬底100上的鳍部101;在所述鳍部101之间的初始衬底上形成隔离结构102,所述隔离结构102覆盖所述鳍部101部分侧壁,暴露出所述鳍部101顶部表面。在其他实施例中,所述基底还可以为平面基底。
本实施例中,所述衬底100和鳍部101的材料为硅。在其他实施中,所述鳍部和衬底的材料还可以为锗、硅锗、碳化硅或蓝宝石等。
本实施例中,所述隔离结构102的材料为氧化硅。在其他实施例中,所述隔离结构的材料还可以为氮化硅或氮氧化硅。
本实施例中,对所述初始衬底进行图形化的步骤包括:在所述初始基底上形成图形化的硬掩膜(未图示);以所述硬掩膜为掩膜对所述初始衬底进行刻蚀。
本实施例中,对所述初始衬底进行刻蚀的工艺为干法刻蚀。
请参考图2和图3,在所述基底中形成凹坑121。
所述凹坑121用于容纳后续形成的纳米材料层和量子点,减少纳米管和量子点脱落的几率。
本实施例中,通过金属辅助化学刻蚀(Metal assisted chemical etching,MaCE)工艺形成所述凹坑121。金属辅助化学刻蚀工艺能够形成纳米级别的凹坑121,且利用金属辅助化学刻蚀工艺形成的凹坑121侧壁的平坦性好。此外,金属辅助化学刻蚀工艺能够很好地控制形成的凹坑121大小。在其他实施例中,还可以通过湿法或干法刻蚀形成所述凹坑。
通过金属辅助化学刻蚀工艺形成所述凹坑121的步骤包括:在所述鳍部101顶部表面和所述隔离结构102上形成催化层110,所述催化层110用于增加鳍部101的刻蚀速率;形成催化层110之后,对所述催化层110和所述鳍部101进行刻蚀,形成所述凹坑121。
以下结合附图对形成所述凹坑121的步骤做详细说明。
请参考图2,在所述鳍部101顶部表面和所述隔离结构102上形成催化层110。
所述催化层110用于在后续对鳍部101进行刻蚀过程中,增加鳍部101的刻蚀速率。
本实施例中,所述催化层110的材料为贵金属。具体的,本实施例中,所述催化层110的材料为金、银、钯或铂。
本实施例中,形成所述催化层110的工艺包括:电子束蒸镀工艺。
请参考题图3,形成催化层110之后,对所述鳍部101进行刻蚀,形成所述凹坑121。
当鳍部101为硅时,对所述鳍部101进行刻蚀的过程中,所述催化层110能够夺取硅中的电子,使硅被反应物中的双氧水氧化为氧化硅,从而与反应物中的氢氟酸反应,形成所述凹坑121。本实施例中,对所述鳍部101进行刻蚀的过程中,所述催化层110作为催化剂能够增加所述鳍部101的刻蚀速率。当接近所述催化层110的鳍部101被刻蚀后,所述催化层会进入鳍部101被刻蚀后形成的凹陷中继续对下方的鳍部101进行催化,从而实现对鳍部101的刻蚀,在所述鳍部101顶部形成凹坑121。
本实施例中,所述凹坑121的顶部图形为沿鳍部101延伸方向延伸的长条形。所述的顶部图形指的是凹坑121在所述隔离结构102表面所在的平面内的投影图形。在其他实施例中,所述顶部图形还可以为圆形。
在其他实施例中,所述基底为平面基底,所述顶部图形指的是所述凹坑在基底表面所在平面内的投影图形。
本实施例中,对所述鳍部101进行刻蚀的步骤包括:在所述催化层110上形成图形化的光刻胶,所述光刻胶暴露出所述鳍部101顶部表面的催化层110;形成光刻胶之后,对所述鳍部101进行刻蚀;在对所述鳍部101刻蚀后,去除所述光刻胶。
本实施例中,对所述鳍部101进行刻蚀的工艺包括各向同性湿法刻蚀工艺。所述各向同性湿法刻蚀工艺刻蚀反应物包括:氢氟酸、双氧水和乙酸。
本实施例中,如果所述凹坑121的宽度过大,后续形成于所述凹坑121中的纳米点的直径过大,对进入所述量子点中的电子的束缚作用容易受到影响;如果所述凹坑121的宽度过小,容易增加对所述鳍部101进行刻蚀的难度。具体的,本实施例中,所述凹坑121的宽度为20nm~80nm。在其他实施例中,所述凹坑为圆形,所述凹坑的直径为20nm~80nm。
需要说明的是,对所述鳍部101进行刻蚀之后,所述形成方法还包括:对所述凹坑101进行清洗处理。清洗处理用于去除所述鳍部101顶部表面的残余物。
请参考图4,在所述凹坑121中形成纳米材料层120。
所述纳米材料层120在不受电场作用时,具有较好的绝缘性,能够减少所形成的晶体管的漏电流。此外,所述纳米材料层121能够为后续形成的量子点提供一维通道,从而使量子点沿纳米材料层延伸方向呈一维阵列式排列。所述纳米材料层121的尺寸较小,有利于提高所形成晶体管的集成度。
本实施例中,所述纳米材料层120为纳米管,纳米管尺寸较小,且能够为量子点提供一维通道,从而使量子点沿所述纳米管成一维排列。
本实施例中,所述纳米材料层121的材料为氮化硼纳米管。氮化硼纳米管具有很好的绝缘性,能够减少所形成的晶体管的漏电流,且氮化硼纳米管直径较小,有利于提高所形成的晶体管的集成度。
本实施例中,通过激光烧蚀法形成所述纳米材料层121。在其他实施例中,还可以通过外延生长、等离子体法、激光蒸发法形成所述纳米材料层。
激光烧蚀法就是用激光在高压的氩气或氮气气氛中轰击块状氮化硼、纯硼或含硼化合物后得到所述纳米材料层121。具体的,本实施例中,利用二氧化碳激光器在高压氮气气氛条件下轰击立方氮化硼晶体,反应温度在4500℃~5500℃范围内。
本实施例中,所述纳米材料层121为纳米管,所述纳米管的直径在20~80nm的范围内。
需要说明的是,本实施例中,在形成所述纳米材料层120之前,所述形成方法还包括:对所述隔离结构102进行刻蚀暴露出所述鳍部101顶部表面。
请参考图5至图10,在所述凹坑121(如图4所示)中的纳米材料层120表面形成量子点141,以在凹坑121内形成沟道层。
本实施例中,形成所述纳米点141的步骤包括:在所述基底上形成牺牲层131;图形化所述牺牲层131形成柱形孔122,所述柱形孔122暴露出部分所述凹坑121中的纳米材料层120表面;在所述牺牲层131表面和所述柱形孔122中形成纳米膜140;去除所述牺牲层131和所述牺牲层131表面的纳米膜140,保留所述柱形孔122中的纳米膜140,形成纳米点141;对所述纳米点141进行收缩处理,形成量子点150。
以下结合附图对形成所述纳米点141的步骤做详细说明。
请参考图5和图6,在所述基底上形成牺牲层131。
本实施例中,形成所述牺牲层131的步骤包括:在所述隔离结构102上形成第一牺牲膜130,所述第一牺牲膜130表面低于所述凹坑121表面;在所述第一牺牲膜130上形成第二牺牲膜,所述第二牺牲膜表面高于所述凹坑121顶部表面,所述第一牺牲膜130和第二牺牲膜形成牺牲层。
以下结合附图对形成所述牺牲层131的步骤做详细说明。
请参考图5,在所述隔离结构102上形成第一牺牲膜130,所述第一牺牲膜130表面低于所述凹坑121表面。
所述第一牺牲膜130表面较平坦,对后续检测所述凹坑121位置过程中所使用的光的散射作用小,因此能够降低检测难度。
本实施例中,通过旋涂工艺形成所述第一牺牲膜130。旋涂工艺能够形成表面平坦的第一牺牲膜130。
请参考图6,在所述第一牺牲膜130上形成第二牺牲膜,所述第一牺牲膜130和第二牺牲膜形成所述牺牲层131。
所述牺牲层131用于保护位于所述鳍部101侧壁的纳米材料层120,避免在覆盖所述鳍部101侧壁的纳米材料层120表面形成纳米膜,此外所述牺牲层131容易被剥离,从而能够去除后续形成于所述牺牲层131表面的纳米膜。
本实施例中,形成所述第二牺牲膜的工艺包括旋涂工艺。
本实施例中,所述第一牺牲膜和第二牺牲膜的材料相同。具体的,所述第一牺牲膜和第二牺牲膜的材料为PMMA(Polymethyl Methacrylate,聚甲基丙烯酸甲酯),俗称有机玻璃。PMMA的去除方法简单,容易剥离。在其他实施例中,所述第一牺牲膜和第二牺牲膜的材料还可以为氧化硅。则形成所述第一牺牲膜和第二牺牲膜的工艺包括:化学气相沉积工艺、物理气相沉积工艺或原子层沉积工艺。
继续参考图6,图形化所述牺牲层131形成柱形孔122,所述柱形孔122暴露出部分所述凹坑121(如图4所示)中的纳米材料层120表面。
本实施例中,图形化所述牺牲层131形成柱形孔122的工艺包括:曝光和冲水工艺。在其他实施例中,所述牺牲层的材料还可以为氧化硅,则图形化所述牺牲层形成柱形孔的工艺包括:干法刻蚀、湿法刻蚀或干法、湿法刻蚀的共同应用。
本实施例中,图形化所述牺牲层131形成柱形孔122之前,需要对所述凹坑121的位置进行检测。本实施例中,通过光学检测方法对所述凹坑121的位置进行检测。
请参考图7,在所述凹坑121底部表面的纳米材料层120表面和所述牺牲层131表面形成纳米膜140。
本实施例中,所述纳米膜140的材料为金。在其他实施例中,所述纳米膜的材料还可以为铝、镍或钴。
本实施例中,通过电子束蒸镀工艺形成所述纳米膜140。
如果所述纳米膜140的厚度过大,容易给后续的剥离过程带来困难;如果所述纳米膜140的厚度过小,容易给所述纳米膜140的形成工艺带来困难。具体的,本实施例中,所述纳米膜140的材料为金,所述纳米膜的厚度在50埃~150埃的范围内。在其他实施例中,所述纳米膜的材料为铝、钴或镍,所述纳米膜的厚度在25埃~50埃的范围内。
请参考图8和图9,图9是图8的俯视图,去除所述牺牲层131和所述牺牲层131表面的纳米膜140,保留所述柱形孔122中的纳米膜140,形成纳米点141。
本实施例中,通过对所述牺牲层131进行剥离,去除所述牺牲层131和所述牺牲层131表面的纳米膜140。
本实施例中,所述牺牲层131的材料为PMMA,可通过冲水工艺对所述牺牲层131进行剥离。在其他实施例中,所述牺牲层的材料还可以为氧化硅。去除所述牺牲层和所述牺牲层表面的纳米膜的工艺包括:干法刻蚀、湿法刻蚀或干法、湿法刻蚀的共同应用。
如果所述纳米点141的直径过大,容易使后续形成的量子点的收缩工艺带来困难;如果所述纳米点141的直径过小,容易给形成所述纳米点141的工艺带来困难。具体的,本实施例中,所述纳米点141的直径在17nm~22nm的范围内。
本实施例中,所述纳米膜140的材料为金,所述纳米点141的材料也为金。
请参考图10,对所述纳米点141(如图8所示)进行收缩处理,形成量子点150。
所述量子点150由少量的原子组成。在不加电压情况下,所述量子点150对进入所述量子点150的电子具有很强的束缚能力,电子很难摆脱所述量子点150的束缚,因此,由量子点150做沟道形成的晶体管的漏电流较小,且能够降低短沟道效应;当所述量子点150受到较大电压的作用时,所述量子点150中的电子会由于隧穿效应,从一个量子点150跳跃到另一个量子点150,从而实现所形成晶体管的导通。此外,量子点150中电子的这种单一的移动方式能够降低晶体管的漏电流及热损耗,从而提高晶体管性能。
如果所述量子点150的直径过大,容易降低量子点150对进入其中的电子的束缚作用,容易影响晶体管漏电流的降低;如果所述量子点150的直径过小,容易增加所述收缩处理的难度。具体的,本实施例中,所述量子点150的直径在3nm~10nm。所述量子点的直径较小有利于减小晶体管尺寸。
本实施例中,通过中性粒子束刻蚀工艺对所述纳米点141进行收缩处理。中性粒子束刻蚀工艺能较精确控制所形成的量子点150的尺寸,能够形成直径均匀的量子点150。在其他实施例中,还可以通过等离子刻蚀对所述纳米点进行收缩处理。
本实施例中,通过中性粒子束工艺对所述纳米点141进行收缩处理的步骤包括:在所述纳米点141表面形成生物掩膜;以所述生物掩膜为掩膜,通过中性粒子束对所述纳米点141进行刻蚀,形成所述量子点150。
本实施例中,形成生物掩膜的方法包括:提供超分子铁蛋白,所述超分子铁蛋白内具有含有负电荷的孔洞;将所述超分子铁蛋白放入含有铁离子的溶液中,铁离子被所述负电荷吸引进入所述孔洞,形成铁核;将含有所述铁核的超分子铁蛋白放置于所述纳米点141表面;去除所述超分子铁蛋白,保留所述铁核,形成生物掩膜。
本实施例中,去除所述超分子铁蛋白的方法包括:通过紫外光照射所述超分子铁蛋白,或对所述超分子铁蛋白进行加热处理,去除所述超分子铁蛋白。
还需要说明的是,本发明的晶体管的形成方法还包括:形成横跨所述鳍部101的栅极结构,所述栅极结构覆盖所述量子点表面和部分所述鳍部101侧壁。
本实施例中,所述栅极结构包括:横跨所述鳍部101的栅介质层,所述栅介质层覆盖所述量子点表面和部分所述鳍部101侧壁;位于所述栅介质层表面的栅极。
本实施例中,所述栅介质层的材料可以为氧化硅或高K介质材料(K大于3.9),如HfO2、La2O3、HfSiON、HfAlO2、ZrO2、Al2O3或HfSiO4
本实施例中,所述栅极可以为多晶硅电极或金属电极。所述金属电极的材料为Al、Cu、Ag、Au、Ni、Ti、W、WN或WSi。
综上,本发明的晶体管的形成方法中,通过在所述凹坑中形成纳米材料层,之后在所述凹坑中的纳米材料层表面形成量子点,所述量子点用于作为晶体管沟道。由于量子点对进入量子点的电子具有很强的束缚作用,从而能够减少沟道漏电流,改善晶体管性能。且电子在电压的作用下能够利用隧穿效应从一个量子点跳跃到另一个量子点,从而实现晶体管器件的导通,这种方向单一的电子移动方式能够降低能够损耗,提供半导体结构性能。此外,量子点为准零维的纳米材料,尺寸较小,有利于减小晶体管尺寸。
虽然本发明披露如上,但本发明并非限定于此。任何本领域技术人员,在不脱离本发明的精神和范围内,均可作各种更动与修改,因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (20)

1.一种晶体管的形成方法,其特征在于,包括:
形成基底;
在所述基底中形成凹坑;
在所述凹坑底部形成纳米材料层;
在所述凹坑中的纳米材料层表面形成量子点,以在凹坑内形成沟道层。
2.如权利要求1所述的晶体管的形成方法,其特征在于,所述纳米材料层为纳米管。
3.如权利要求2所述的晶体管的形成方法,其特征在于,所述纳米材料层的材料为氮化硼纳米管。
4.如权利要求2或3所述的晶体管的形成方法,其特征在于,所述纳米管的直径为20nm~80nm。
5.如权利要求1所述的晶体管的形成方法,其特征在于,所述量子点的材料为金、铝、钴或镍。
6.如权利要求1所述的晶体管的形成方法,其特征在于,所述凹坑顶部图形为条形,所述凹坑的宽度为20nm~80nm;
或者,所述凹坑顶部图形为圆形,所述凹坑的直径为20nm~80nm。
7.如权利要求1所述的晶体管的形成方法,其特征在于,形成基底的步骤包括:
提供初始衬底;
对所述初始衬底进行图形化,形成衬底和位于所述衬底上的鳍部;
在所述鳍部之间的初始衬底上形成隔离结构,所述隔离结构覆盖所述鳍部部分侧壁,暴露出所述鳍部顶部。
8.如权利要求7所述的晶体管的形成方法,其特征在于,在所述基底中形成凹坑的步骤包括:
在所述鳍部表面和所述隔离结构上形成催化层,所述催化层用于增加鳍部的刻蚀速率;
在形成催化层之后,对所述鳍部进行刻蚀,形成所述凹坑。
9.如权利要求8所述的晶体管的形成方法,其特征在于,对所述鳍部进行刻蚀的工艺包括各向同性湿法刻蚀;所述各向同性湿法刻蚀的反应物包括:乙酸、氢氟酸和双氧水。
10.如权利要求8所述的晶体管的形成方法,其特征在于,所述催化层的材料为金、银、钯或铂。
11.如权利要求1所述的晶体管的形成方法,其特征在于,形成纳米材料层的工艺包括:外延生长或激光烧蚀法。
12.如权利要求1所述的晶体管的形成方法,其特征在于,形成量子点的步骤包括:
在所述基底上形成牺牲层;
图形化所述牺牲层形成柱形孔,所述柱形孔暴露出部分所述凹坑中的纳米材料层表面;
在所述牺牲层表面和所述柱形孔中形成纳米膜;
去除所述牺牲层和所述牺牲层表面的纳米膜,保留所述柱形孔中的纳米膜形成纳米点;
对所述纳米点进行收缩处理,形成量子点。
13.如权利要求12所述的晶体管的形成方法,其特征在于,所述纳米膜的材料为金、铝、钴或镍。
14.如权利要求12所述的晶体管的形成方法,其特征在于,所述纳米膜的材料为金,所述纳米膜的厚度为50埃~150埃;
所述纳米膜的材料为铝、钴或镍,所述纳米膜的厚度为25埃~50埃。
15.如权利要求12所述的晶体管的形成方法,其特征在于,所述牺牲层的材料为氧化硅;
去除所述牺牲层和所述牺牲层表面的纳米膜的工艺包括:干法刻蚀、湿法刻蚀或干法、湿法刻蚀的共同应用。
16.如权利要求12所述的晶体管的形成方法,其特征在于,所述牺牲层的材料为聚甲基丙烯酸甲酯;
图形化所述牺牲层的工艺包括:曝光工艺。
去除所述牺牲层和所述牺牲层表面的纳米膜的步骤包括:冲水工艺;
所述冲水工艺的反应物包括:乙酸和去离子水。
17.如权利要求12所述的晶体管的形成方法,其特征在于,在所述凹坑中纳米材料层表面和所述牺牲层表面形成纳米膜的工艺包括:电子束蒸镀工艺。
18.如权利要求12述的晶体管的形成方法,其特征在于,对所述量子点进行收缩处理的工艺包括:中性离子束刻蚀工艺。
19.如权利要求12所述的晶体管的形成方法,其特征在于,所述纳米点的直径为17nm~22nm。
20.如权利要求12所述的晶体管的形成方法,其特征在于,所述量子点的直径为3nm~10nm;所述量子点之间的距离为2nm~5nm。
CN201610407414.5A 2016-06-12 2016-06-12 晶体管的形成方法 Active CN107492493B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610407414.5A CN107492493B (zh) 2016-06-12 2016-06-12 晶体管的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610407414.5A CN107492493B (zh) 2016-06-12 2016-06-12 晶体管的形成方法

Publications (2)

Publication Number Publication Date
CN107492493A true CN107492493A (zh) 2017-12-19
CN107492493B CN107492493B (zh) 2021-03-09

Family

ID=60642879

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610407414.5A Active CN107492493B (zh) 2016-06-12 2016-06-12 晶体管的形成方法

Country Status (1)

Country Link
CN (1) CN107492493B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001119038A (ja) * 1999-10-21 2001-04-27 Sharp Corp 単電子トランジスタおよびその製造方法
US20070278076A1 (en) * 2006-06-02 2007-12-06 Kabushiki Kaisha Toshiba Switching element, semiconductor device and method of manufacturing the same
CN101478003A (zh) * 2009-01-22 2009-07-08 中国人民解放军国防科学技术大学 一种基于有序介孔的单电子晶体管及其制备方法
CN101542700A (zh) * 2007-09-14 2009-09-23 忠北大学校产学协力团 室温运行的单电子器件及其制造方法
CN105448716A (zh) * 2014-06-20 2016-03-30 中芯国际集成电路制造(上海)有限公司 基于金属纳米点沟道的晶体管的制造方法及制得产品

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001119038A (ja) * 1999-10-21 2001-04-27 Sharp Corp 単電子トランジスタおよびその製造方法
US20070278076A1 (en) * 2006-06-02 2007-12-06 Kabushiki Kaisha Toshiba Switching element, semiconductor device and method of manufacturing the same
CN101542700A (zh) * 2007-09-14 2009-09-23 忠北大学校产学协力团 室温运行的单电子器件及其制造方法
CN101478003A (zh) * 2009-01-22 2009-07-08 中国人民解放军国防科学技术大学 一种基于有序介孔的单电子晶体管及其制备方法
CN105448716A (zh) * 2014-06-20 2016-03-30 中芯国际集成电路制造(上海)有限公司 基于金属纳米点沟道的晶体管的制造方法及制得产品

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
CHEE HUEI LEE ET AL: "Room-Temperature Tunneling Behavior of Boron Nitride Nanotubes Functionalized with Gold Quantum Dots", 《ADVANCED MATERIALS》 *

Also Published As

Publication number Publication date
CN107492493B (zh) 2021-03-09

Similar Documents

Publication Publication Date Title
US8753965B2 (en) Graphene transistor with a self-aligned gate
US9859388B1 (en) Uniform vertical field effect transistor spacers
US8889497B2 (en) Semiconductor devices and methods of manufacture thereof
US7101761B2 (en) Method of fabricating semiconductor devices with replacement, coaxial gate structure
CN107591362B (zh) 半导体结构及其形成方法
CN110571192A (zh) 半导体结构及其形成方法
CN107731738A (zh) 半导体结构的形成方法
CN107785266B (zh) 半导体结构的制造方法
WO2020151477A1 (zh) 一种环栅纳米线器件的制造方法
CN105336687B (zh) 半导体结构及其形成方法
US10460996B2 (en) Fin field effect transistor and fabrication method thereof
CN106898643B (zh) 一种高迁移率沟道双纳米线场效应晶体管及其制备方法
TWI598963B (zh) 真空奈米管場效電晶體及其製造方法
CN107492493A (zh) 晶体管的形成方法
CN112542384A (zh) 一种氮化镓增强型器件的制造方法
US20190115280A1 (en) Semiconductor structure and fabrication method thereof
WO2013105550A1 (ja) 半導体装置及びその製造方法
TWI585832B (zh) 互補奈米線半導體元件及其製造方法
CN105870005B (zh) 半导体结构及其形成方法
CN110071067A (zh) 半导体结构及其形成方法
CN112786452B (zh) 半导体结构及其形成方法
CN109841526B (zh) 半导体结构及其形成方法
CN113644109B (zh) 晶体管及其制备方法
CN110571332B (zh) 晶体管及其制造方法
CN109888014B (zh) 纳米线器件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant